[go: up one dir, main page]

CN1131552C - 用部分淀积和重新装载技术在半导体晶片上淀积膜的方法 - Google Patents

用部分淀积和重新装载技术在半导体晶片上淀积膜的方法 Download PDF

Info

Publication number
CN1131552C
CN1131552C CN97111639A CN97111639A CN1131552C CN 1131552 C CN1131552 C CN 1131552C CN 97111639 A CN97111639 A CN 97111639A CN 97111639 A CN97111639 A CN 97111639A CN 1131552 C CN1131552 C CN 1131552C
Authority
CN
China
Prior art keywords
wafers
film
wafer
loading
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97111639A
Other languages
English (en)
Other versions
CN1180926A (zh
Inventor
崔镇邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1180926A publication Critical patent/CN1180926A/zh
Application granted granted Critical
Publication of CN1131552C publication Critical patent/CN1131552C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y10S438/908—Utilizing cluster apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在半导体晶片上淀积膜的方法，包括如下步骤：将第一运送盒的第一组晶片装载到淀积设备中，淀积第一种材料。淀积第一膜后取出第一片晶片，装载另一晶片。然后在其余和增加的晶片上淀积第二膜。取出第二晶片，并把另一片晶片装入设备。如果设备具有N个分散头，则重复上述步骤，直到全部晶片均已装载，且第N个晶片已淀积具有期望厚度的复合膜。当最后晶片已经经历了最终淀积后终止淀积步骤，卸下最后晶片和第一运送盒的第一到第N-1片晶片。

Description

用部分淀积和重新装载 技术在半导体晶片上 淀积膜的方法
本发明涉及半导体制造方法，尤其是涉及在半导体晶片上淀积材料层的方法。
CVD膜形成工艺通常是以在待淀积的晶片装载于每个分散头(D/H)之上的方式由带有晶片的所有分散头来完成的。如图1和图2所示。当反应室中有五个D/H时，使用冷悬臂12依次把假片D1-D4从假片盒1移至升降机，并用装载接受器13装载在每个D/HE-B上。然后，第一开槽(slot)晶片W1从运送盒3移至升降机并装载于D/HA。接下来，所有五个D/H均装载了晶片。这就是起始的晶片装载步骤，如图1所示。
晶片装载步骤之后是CVD处理步骤，用于在晶片上淀积预定厚度的材料。淀积工艺的每一步骤中淀积的材料厚度，取决于100％除以D/H的数量之商，假定最终获得的厚度是100％。这就是说，在上述实例中，由淀积工艺所获得的厚度是100％/5＝20％。起始CVD淀积步骤之后，反应室中的各晶片移至下一个D/H。此时，第一个装载的假片通过升降机从D/HE卸下，第二个开槽晶片从运送盒3装载。如果重复在晶片上淀积膜、把晶片移至下一个D/H、卸下2移至D/H上的晶片和把新的开槽晶片装载在D/HA上的各步骤，则被卸下的假片D1-D4将分别仅接受到淀积在开槽晶片上的材料的20％、40％、60％和80％。包括假片D1-D4在内的卸下的晶片在冷却台10停留约30分钟，并存储于它们各自在盒1、3中的原始位置。在这种方法中，实现了对运送盒3中的所有晶片的淀积。
当运送盒3具有25片晶片时，以第25个装载于D/HA之上的开槽晶片来执行淀积工艺。完成淀积工艺后，晶片移至下一个D/H。这里，第21个开槽晶片(装载于D/HE之上)经升降机卸下。由于此时没有更多的开槽晶片留在运送盒中，所以当第25个开槽晶片从D/HA移至D/HE时，卸下的假片则重新装载于D/HA-D之上。图2展示了D/HE被第25个开槽晶片占据的情形。随后是清洁处理工艺，然后卸下清洁后的晶片。
遗憾的是，这种传统方法存在几种局限性。首先，需要使用假片，如果期望达到晶片高可靠性，则会产生假片的来源短缺。此外，假片一般需要以约一周一次至每三周一次的频率更换。第二，假片易于破裂，而且由破裂的假片产生的颗粒在处理时会污染其它晶片，降低晶片产率和可靠性。第三，由于对使用假片的各步骤的控制必须由人工操作而非计算机，所以假片的使用限制了实现晶片连续处理的可能性。这降低了效率并提高了成本。
因此，尽管有了需要使用假片的上述方法，但仍旧需要对在半导体晶片上淀积膜的方法进行改进。
本发明的一个目的是提供在半导体晶片上淀积膜的改进方法。
本发明的又一目的是提供在半导体晶片上淀积膜的方法，无需要采用假片来填充不使用的分散头。
由在多个半导体晶片上淀积膜的方法，提供了本发明的这些和其它目的、特征和优点，该方法消除了对使用假片的需求，可使多组有源晶片反复连续地装载进淀积设备，以便能够在其上淀积具有最终期望厚度的复合膜。根据本发明的一个实施例，将来自第一运送盒的第一组半导体晶片(如5片晶片)装载到化学汽相淀积设备中，然后将诸如未掺杂的石英玻璃(USG)或者硼磷硅玻璃(BSPG)的第一种材料作为第一膜淀积在每片装载的晶片上。这里，各晶片可以装载于设备中的对应的分散头上，第一膜的厚度一般等于最终期望厚度除以设备中的分散头数量。
在每片所装载的晶片上完全淀积了第一膜之后，将第一组中的第一晶片从设备中取出，将来自第一运送盒的另一晶片(如第六片晶片)装入设备。然后在第一组其余晶片和添加的晶片上淀积第一材料的第二层膜。此第二层膜一般淀积至与第一层膜相同的厚度。此淀积步骤之后从设备中移走第一组中的第二片晶片，把来自第一运送盒的另一块晶片(如第七块晶片)装入设备。在移走之时，第二片晶片其上将具有膜厚是先前移走的第一片晶片上的膜厚两倍的复合膜。如果此淀积设备具有N个分散头(如5个)，则重复进行上述步骤顺序，至少直到来自第一个运送盒的所有晶片均已装载，并且来自第一运送盒的第N个和更多的晶片其上已接受了具有期望最终厚度的淀积复合膜。
在第一运送盒中的最后一块晶片已经装载，并且对应第一淀积步骤已经在最后一块晶片上进行之后，则可顺序地装载来自第二运送盒的晶片，直至每片晶片其上接受了期望厚度的复合膜，并将其卸下返回第二运送盒。也可设置更多的运送盒并重复上述步骤。但是，在来自最后的运送盒的最后一片晶片已经装载后，来自第一运送盒的第一、第二......和N-1块晶片被重新装回设备，并且进行另外的淀积步骤，以便可以在重新装载的晶片上淀积另外的中间膜。然后，一旦来自最后运送盒的最后一块晶片在设备中经历最后淀积步骤，终止淀积步骤，将来自最后的运送盒的最后晶片和来自第一运送盒的第一、第二、......和N-1晶片从设备卸下。因此，使用上述步骤，由于在接受最终处理时，可以替代使用来自第一运送盒的第一、第二......和N-1块晶片并在后续点重新装载，所以在淀积过程开始时，在第一、第二......和N-1分散头中无需使用假片。
图1是传统淀积设备在初始装载状态的示意图，它反映出在半导体晶片上形成膜的传统方法的步骤。
图2是传统淀积设备在最终装载状态的示意图，它反映出在半导体晶片上形成膜的传统方法的步骤。
图3A是传统淀积设备在初始装载状态的示意图，它反映出根据本发明第一实施例在半导体晶片上形成膜的方法中的一个步骤。
图3B是传统淀积设备在最终装载状态的示意图，它反映出根据本发明第一实施例在半导体晶片上形成膜的方法中的一个步骤。
图4是根据本发明第一实施例的对应于在晶片上形成膜的方法进行各步骤的流程图。
图5A是传统淀积设备在初始装载状态的示意图，它反映出根据本发明第二实施例在半导体晶片上形成膜的方法中的一个步骤。
图5B是传统淀积设备在最终装载状态的示意图，它反映出根据本发明第二实施例在半导体晶片上形成膜的方法中的另一个步骤。
图6是根据本发明第二实施例的对应于在晶片上形成膜的方法进行各步骤的流程图。
图7A是传统淀积设备在初始装载状态的示意图，它反映出根据本发明第三实施例的在半导体晶片上形成膜的方法中的一个步骤。
图7B是传统淀积设备在最终装载状态的示意图，它反映出根据本发明第三实施例在半导体晶片上形成膜的方法中的一个步骤。
图8A是传统淀积设备在最终装载状态的示意图，它反映出根据本发明第四实施例在半导体晶片上形成膜的方法中的一个步骤。
图8B是传统淀积设备在最终装载状态的示意图，它反映出根据本发明第五实施例在半导体晶片上形成膜的方法中的一个步骤。
以下结合附图更全面地说明本发明，图中展示了本发明的优选实施例。但是，本发明可以按不同形式具体化，但不应限于这里所述的实施例。而且，提供这些实施例以使本公开充分而完全，并将把本发明的范围完全地转达给本领域的技术人员。全文中相同的标号代表相同的部分。
现在参看图3A-3B和图4，将说明在多个半导体晶片上形成膜的优先方法的第一实施例。具体地，图3A是传统设备在初始装载状态的示意图。如图4的框210所地，在初始时设置包含多个半导体晶片(如25片晶片)的运送盒23。当淀积设备如图所示具有五个分散头(D/HA-D/HE)时，则来自运送盒23的第一组四片晶片A1-A4装在第二、第三、第四和第五分散头D/HB-D/HE，如图所示。来自运送盒23的第五片晶片A5也装入第一分散头D/HA。这些步骤由图4中的方框220所示，其中第一组四片晶片构成第一组晶片，第五块晶片构成第二组晶片。此时，来自运送盒23的第六块晶片A6由升降机运载，并准备装载于第一分散头D/HA。如方框230所示，然后进行在每片装载的晶片上淀积预定厚度的膜的步骤。在此实施例中，淀积的膜厚度是最终期望的厚度的20％(亦即100％除以设备中的分散头的数量之商)。
现在参看方框240，每个淀积步骤之后，根据接受器的运动，各晶片被移至下一个D/H。然后，第一片晶片A1被升降机卸下，并在存储回运送盒23之前置于冷却台25约30分钟。此时，第一片晶片上的膜厚是最终期终厚度的20％。第六片晶片A6也装入第一分散头D/HA，然后进行另一个淀积步骤。在此时间点上，第六片晶片A6其上将具有厚度等于最终期望膜厚的20％的膜，但是第二至第五块晶片A2-A5将具有等于最终期望膜厚的40％的厚度。然后，第二块晶片A2被升降机卸下，并在存储回运送盒23之前置于冷却台25约30分钟。如方框250-260所示，依次反复进行这些装载、淀积和卸下步骤，直到来自对应运送盒的所有晶片均已装入设备。一旦所有晶片均已装载，由方框250所做决定将是“否”，并把第一片晶片A1将装入升降机。在最后一片晶片(如A25)已经经历淀积步骤之后，第一片晶片A1则将装在第一分散头D/HA上。此外，随着最后一片晶片A25进入后续的淀积步骤，第二、第三和第四片晶片A2-A4被重新装载，以便能在其上淀积另外的膜，即方框270-280。
如图3B所示，当最后一片晶片A25在第五分散头D/HE经历了最终淀积步骤之后，则完成处理。因此，在初始装载步骤之后，第一片晶片A1接受其复合膜的20％，并在重新装载后接受其余80％。类似地，在初始装载步骤之后，第二片晶片A2接受其复合膜的40％，并在重新装载之后接受其余60％；第三片晶片A3在初始装载步骤之后，接受其复合膜的60％，并在重新装载之后接受其余40％；第四片晶片A4在初始装载步骤之后，接受其复合膜的80％，并在重新装载之后接受其余20％。然后取出各晶片并进行清洗步骤，如方框290所示。
因此，本发明的上述实施例包括如下步骤：用来自运送盒的第一组多个半导体晶片(如A1-A5)装载设备(如其中具有5个分散头D/HA-D/HE的CVD淀积室)，在第一组多片晶片中的每一个上淀积第一种材料(如未掺杂的石英玻璃、硼磷硅玻璃)的第一膜，然后从设备中取出第一组多片晶片中的第一片晶片(如A1)。在尚未从设备取出的第一组多片晶片(如A2-A5)上淀积第一种材料的第二膜，以使其上包含第一和第二膜的复合膜。如上所述，第一和第二膜的复合膜的厚度为淀积材料的最终复合层的最终期望厚度的40％。然后从淀积设备取出第二片晶片(如A2)，并重复进行装载和淀积步骤，直到来自运送盒的所有晶片均已处理过。之后，当来自运送盒的最后一块晶片装载并接受了第一淀积膜后，依次重新装载第一、第二、第三和第四片晶片(A1-A4)。当来自运送盒的最后一块晶片已在最后的分散头D/HE进行处理，而且重新装载的第一、第二、第三和第四晶片已完全在第四、第三、第二和第一分散头D/HD-D/HA分别处理后，终止该方法。
现在参看图5A-5B和6，将说明在多片半导体晶片上形成膜的优选方法的第二实施例。第二实施例与上述第一实施例类似，但是，设置两个晶片运送盒，延迟第一组晶片的重新装载步骤，直至来自第二运送盒的全部晶片均已装载并至少部分地处理过之后。具体地，图5A与图3A类似，但是，靠近冷却台25设置运送盒A和运送盒B。图5B也与图3B类似，但是直到来自运送盒B的最后晶片(如B25)在最后分散头D/HE经受最终处理之后，再进行第一组晶片(A1-A4)的重新装载和最终处理。如图5B最佳地所示，在来自运送盒B和最后晶片的最终处理时刻，晶片22-24将分别定位于冷却台25、传送器和升降机。现在参看图6，这是根据本发明第二实施例对应在晶片上形成膜的方法所进行的各步骤的流程图，方框500、505、515、520和525的步骤分别与图4的步骤210、220、230、240、250和260类似。但是，如方框530所示，来自运送盒A的第一组晶片仅在运送盒B中的全部晶片均已装载且至少部分地处理后才重新装载(方框550)。换言之，作为针对运送盒B中的晶片的步骤535、540和545，重复方框525、510和515(对应于运送盒A)的步骤。在运送盒B中的最后晶片已在第一分散头D/HA处理后，开始第一组晶片的重新装载和处理，亦即方框550和555然后取出来自运送盒B的最后晶片和来自运送盒A的第一组四片晶片，进行清洗步骤，亦即方框560。
现在参看图7A-7B，将说明在多片半导体晶片上形成膜的优选方法的第三实施例。第三实施例与上述第一和第二实施例类似，但是，设置三个晶片运送盒，延迟第一组晶片的重新装载步骤，直到来自第三运送盒的全部晶片均已装载且至少部分地处理后。具体地，图7A与图5A类似，但靠近冷却台25设置运送盒A、B和C。图7B也与图5B类似，但在来自运送盒C的最后晶片(如C25)在最后分散头D/HE经历最终处理之前，不进行第一组晶片(A1-A4)的重新装载和最终处理。如图7B最佳地所示，在来自运送盒C的最终晶片(如C25)最终处理之时，晶片C22-C24将分别定位于冷却台25、传送器和升降机。因此，根据此第三实施例，在运送盒A中的晶片完全处理之前，两盒晶片可以完全处理过。
现在参看图8A，将说明在多片半导体晶片上形成膜的优选方法的第四实施例。第四实施例与上述实施例类似，但是，在运送盒C中的全部晶片均已装载之后，不是重新装载晶片A1-A4，而是装载来自新的运送盒B的新的一组晶片。这里，当每盒中的全部晶片均已处理后，用新盒晶片取代盒B和C，如此重复上述步骤。因此，盒的处理顺序如下：A1→B1→C1→B2→C2→B3→C3......。遗憾的是，根据此实施例，直到盒A的处理开始确实之后，才进行盒A的完全处理。为了论述这种限制，提供本发明的第五实施例，在运送盒C处理后，按交替顺序替换运送盒A和B。因此，在本发明第五实施例中的各盒处理顺序如下：A1→B1→C1→A1→B1→C2→A2→B2→A3→B3→C3→A3→B4→C4→A4→B4.......。因此，本发明无需使用假片而且可使各组有源晶片反复地、有效地及连续地装载进淀积设备，从而可以在其上淀积具有最终期望厚度的复合膜。
上述附图和说明中，已经公开了本发明的典型的优选实施例，虽然采用了特定的术语，但这仅仅是通常和描述性意义上的使用，目的不在于限定，本发明的范围由下面的权利要求书所限定。

Claims (15)

1.一种在多个半导体晶片上形成膜的方法，包括如下步骤：
在一化学汽相淀积设备中装载第一组多个半导体晶片；然后
在该设备中，在该第一组多个晶片中的每一片上淀积第一种材料的第一膜；然后
从设备中取出第一组中的第一片晶片；然后
在未从设备中取出的第一组晶片上淀积第一种材料的第二膜，以使它们其上包含第一和第二膜的复合膜；然后
从设备中取出第一组中的第二片晶片；然后
将第一组中的第一片晶片重新装载到该设备中；然后
在重新装载的第一片晶片上淀积第一材料的第三膜，以使重新装载的第一晶片其上包含第一和第三膜的复合膜。
2.根据权利要求1的方法，其中淀积第三膜的所述步骤遵循如下步骤：
将第一组中的第二片晶片重新装载到该设备中；然后
在第一片和第二片重新装载的晶片上淀积第一材料的第四膜，以使重新装载的第一晶片其上包含第一、第三和第四膜的复合膜，并且重新装载的第二片晶片其上包含第一、第二和第四膜的复合膜。
3.根据权利要求2的方法，其中在将第一组中的第一片晶片重新装载于设备中的所述步骤之前，进行冷却所取出的第一片晶片的步骤；和其中在将第二片晶片重新装载于设备中的所述步骤之前，进行冷却所取出的第二片晶片的步骤。
4.根据权利要求2的方法，其中在该设备中装载第一组晶片的所述步骤包括将来自第一运送盒的第一组晶片装载到该设备中；和其中将第一组中的第一片晶片重新装载到该设备中的所述步骤之前，进行将来自不同于第一运送盒的第二运送盒的第二组晶片装载到该设备中的步骤。
5.根据权利要求4的方法，其中第二运送盒包含N片晶片，其中N是正整数；和其中将第一组中的第一片晶片重新装载到该设备中的所述步骤之前进行将来自第二运送盒的N片晶片装载到该设备中的步骤。
6.根据权利要求5的方法，其中第一运送盒也包含N片晶片；且其中将第一组中的第一片晶片重新装载到该设备中的所述步骤之前，进行以下步骤：将来自第一运送盒的N片晶片装载到该设备中；在来自第一运送盒的N片晶片上淀积第一种材料的膜；然后将来自第二运送盒的至少一片晶片装载到该设备中。
7.根据权利要求6的方法，其中将来自第一运送盒的N片晶片装载到该设备中的所述步骤包括每次一片地把来自第一运送盒的每片晶片顺序地装载进该设备，并在每个顺序装载步骤之间淀积第一种材料的膜。
8.根据权利要求6的方法，其中将来自第二运送盒的至少一片晶片装载到该设备中的所述步骤包括每次一片地把来自第二运送盒的每片晶片顺序地装载进该设备，并在来自第二运送盒的顺序装载的每片晶片上淀积第一种材料的膜。
9.根据权利要求8的方法，其中该设备包括一个化学汽相淀积室；和其中在该化学汽相淀积室中于大气压下进行在每片第一组晶片上淀积第一种材料的第一膜的所述步骤。
10.一种在多个半导体晶片上淀积膜的方法，包括如下步骤：
将第一组半导体晶片装载到化学汽相淀积设备中；然后
在装载的第一组半导体晶片中的每一片上淀积具有第一厚度的第一膜；然后
从该设备中取出第一组中的第一晶片；然后
在未从该设备中取出的所装载的第一组晶片中的每一片上淀积具有第一厚度的第二膜，以使它们其上包含第一和第二膜的复合膜；然后
从该设备中取出第一组中的第二片晶片；然后
在未从该设备中取出的所装载的第一组晶片中的每一片上淀积具有第一厚度的第三膜，以使它们包含第一、第二和第三膜的复合膜；然后
将第二组半导体晶片装载到该设备中，并在所装载的第二组半导体晶片中的每一片上淀积具有第二厚度的膜；
在装载了第二组半导体晶片后，把来自第一组的第一和第二片晶片重新装载进该设备；和
在重新装载的第一和第二晶片上淀积膜，以使它们每片均包含具有第二厚度的复合膜。
11.根据权利要求10的方法，其中将第一组半导体晶片装载到设备中的所述步骤包括将来自第一运送盒的第一组半导体晶片装载到设备中；和其中将第二组半导体晶片装载到该设备中的所述步骤包括将来自第二运送盒的第二组半导体晶片装载到该设备中。
12.根据权利要求11的方法，其中在所装载的第二组半导体晶片中的每一片上淀积具有第二厚度的膜和在重新装载的第一和第二晶片上淀积膜以使它们其上均包含具有第二厚度的复合膜的所述步骤至少部分地在重叠时间间隔期间进行。
13.根据权利要求12的方法，其中该第一和第二膜具有相同厚度，和其中第二厚度大于第一厚度的整数倍。
14.一种在多个半导体晶片上淀积膜的方法，包括如下步骤：
将来自第一运送盒的第一组半导体晶片装载到其中具有N个分散头(这里N是整数)的淀积设备中；
在第一组晶片中的每一片上淀积厚度不同的对应第一膜；
将来自第二运送盒的第二组晶片装载到该设备中；
在第二组晶片中的每一片上淀积厚度相同的对应膜；
将其上具有第一膜的N-1个第一组晶片重新装载进该设备；
在其上具有第一膜的重新装载的N-1个晶片中的每一片上淀积厚度不同的对应的第二膜，以使第一组晶片中的每一片其上具有相同整体厚度的对应复合膜。
15.根据权利要求14的方法，其中将来自第二运送盒的第二组晶片装载到该设备中的所述步骤在第一组晶片中的每一片上开始淀积厚度不同的对应第一膜的所述步骤之后开始；
其中在第二组晶片中的每一片上淀积厚度相同的各个膜的所述步骤在将来自第二运送盒的第二组晶片装载到该设备中的所述步骤开始之后开始；
其中把N-1片第一组晶片重新装载进该设备的所述步骤在将来自第二运送盒的第二组晶片装载到该设备中的所述步骤开始之后开始；
其中在其上具有第一膜的重新装载的N-1片晶片的每一片上淀积厚度不同的对应的第二膜的所述步骤在把N-1片第一组晶片重新装载进该设备中的所述步骤开始之后开始。
CN97111639A 1996-10-24 1997-04-07 用部分淀积和重新装载技术在半导体晶片上淀积膜的方法 Expired - Fee Related CN1131552C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR48017/1996 1996-10-24
KR1019960048017A KR100213439B1 (ko) 1996-10-24 1996-10-24 더미 웨이퍼를 사용하지 않는 웨이퍼상에 막형성 방법
KR48017/96 1996-10-24

Publications (2)

Publication Number Publication Date
CN1180926A CN1180926A (zh) 1998-05-06
CN1131552C true CN1131552C (zh) 2003-12-17

Family

ID=19478738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97111639A Expired - Fee Related CN1131552C (zh) 1996-10-24 1997-04-07 用部分淀积和重新装载技术在半导体晶片上淀积膜的方法

Country Status (7)

Country Link
US (1) US5950109A (zh)
JP (1) JP3759661B2 (zh)
KR (1) KR100213439B1 (zh)
CN (1) CN1131552C (zh)
DE (1) DE19714296C2 (zh)
GB (1) GB2318682B (zh)
TW (1) TW396390B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635556B1 (en) * 2001-05-17 2003-10-21 Matrix Semiconductor, Inc. Method of preventing autodoping
US8155767B2 (en) * 2006-03-03 2012-04-10 Siemens Industry, Inc. Remote building control data display with automatic updates
KR100805526B1 (ko) * 2006-05-11 2008-02-20 삼성에스디아이 주식회사 박막 증착장치 및 이를 이용한 박막 증착방법
CN102664146A (zh) * 2012-05-28 2012-09-12 上海华力微电子有限公司 消除多站连续式沉积设备负载效应的方法
CN107858665A (zh) * 2017-11-13 2018-03-30 上海华力微电子有限公司 一种防止气相沉积成膜设备滑片的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217340A (en) * 1989-01-28 1993-06-08 Kokusai Electric Co., Ltd. Wafer transfer mechanism in vertical CVD diffusion apparatus
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
US5668056A (en) * 1990-12-17 1997-09-16 United Microelectronics Corporation Single semiconductor wafer transfer method and manufacturing system
JPH0812846B2 (ja) * 1991-02-15 1996-02-07 株式会社半導体プロセス研究所 半導体製造装置
JPH05275511A (ja) * 1991-03-01 1993-10-22 Tokyo Electron Ltd 被処理体の移載システム及び処理装置
JPH08181276A (ja) * 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法
US5747381A (en) * 1996-02-12 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback

Also Published As

Publication number Publication date
KR100213439B1 (ko) 1999-08-02
US5950109A (en) 1999-09-07
DE19714296C2 (de) 2002-07-11
KR19980028835A (ko) 1998-07-15
GB9707061D0 (en) 1997-05-28
JPH10125668A (ja) 1998-05-15
JP3759661B2 (ja) 2006-03-29
GB2318682A (en) 1998-04-29
TW396390B (en) 2000-07-01
GB2318682B (en) 2001-09-26
DE19714296A1 (de) 1998-04-30
CN1180926A (zh) 1998-05-06

Similar Documents

Publication Publication Date Title
US6580955B2 (en) Apparatus, method and medium for enhancing the throughput of a wafer processing facility using a multi-slot cool down chamber and a priority transfer scheme
US5310410A (en) Method for processing semi-conductor wafers in a multiple vacuum and non-vacuum chamber apparatus
US6251759B1 (en) Method and apparatus for depositing material upon a semiconductor wafer using a transition chamber of a multiple chamber semiconductor wafer processing system
EP1117850A1 (en) Sputter deposition apparatus
CN100346448C (zh) 原子层沉积方法和原子层沉积设备
JP2007173776A (ja) 基板を処理するための装置及び方法
CN1131552C (zh) 用部分淀积和重新装载技术在半导体晶片上淀积膜的方法
US6214751B1 (en) Method for forming thin film in fabricating semiconductor device
KR101685061B1 (ko) 기판 처리 방법
US6802935B2 (en) Semiconductor chamber process apparatus and method
US9653351B2 (en) Method of manufacturing semiconductor device
JP3222532B2 (ja) 基板処理装置
JP2002236512A (ja) ロット管理方式の生産方法と被処理体搬送容器
JPS5896874A (ja) スパツタ−コ−ト層の厚さの非対称輪郭付をおこなうための方法及び装置
JP2001250780A (ja) 半導体製造装置におけるダミー基板の運用方法
US5332692A (en) Method of manufacturing a semiconductor device having a polycide structure
CN1627310A (zh) 产品到达时间预测系统及方法以及计算机程序
US11702737B2 (en) Batch-type substrate processing apparatus and operation method thereof
JP2000332080A (ja) 被処理物の製造方法と製造装置
JPH053174A (ja) 半導体装置の製造方法
JP2003105544A (ja) 成膜装置
KR100486087B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP3156398B2 (ja) 薄膜形成装置
JP2001338855A (ja) 先行ウェハ決定方法、測定ウェハ決定方法及びウェハ数調整方法
JP2024544332A (ja) 個々の基板または基板群をコーティングするためのインラインシステムおよびインラインコーティングシステムにおいて個々の基板または基板群をコーティングする方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031217

Termination date: 20100407