[go: up one dir, main page]

CN113140455B - 倾斜通孔的刻蚀方法 - Google Patents

倾斜通孔的刻蚀方法 Download PDF

Info

Publication number
CN113140455B
CN113140455B CN202110399927.7A CN202110399927A CN113140455B CN 113140455 B CN113140455 B CN 113140455B CN 202110399927 A CN202110399927 A CN 202110399927A CN 113140455 B CN113140455 B CN 113140455B
Authority
CN
China
Prior art keywords
hole
etching
preset
excitation power
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110399927.7A
Other languages
English (en)
Other versions
CN113140455A (zh
Inventor
林源为
贺云瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202110399927.7A priority Critical patent/CN113140455B/zh
Publication of CN113140455A publication Critical patent/CN113140455A/zh
Application granted granted Critical
Publication of CN113140455B publication Critical patent/CN113140455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种倾斜通孔的刻蚀方法，用于在采用宽禁带半导体材料制作的膜层上刻蚀出孔壁倾斜的通孔，该刻蚀方法包括以下步骤：S1、在通孔的孔壁上沉积保护层；S2、对位于通孔的底面上的保护层进行刻蚀，直至暴露通孔的底面；S3、对通孔的底面刻蚀预设深度；S4、判断当前循环次数是否达到预设总循环次数，若否，则将当前循环次数加1，并进行步骤S5；若是，则流程结束；S5、将腔室压力值增大预设的第一单元调整量，同时将激励功率值减小预设的第二单元调整量，并返回步骤S1。本发明提供的刻蚀方法能够在宽禁带半导体材料上形成具有指定倾斜角度的孔壁的通孔，从而能够便于在其中填充金属层。

Description

倾斜通孔的刻蚀方法
技术领域
本发明涉及半导体制造领域，具体地，涉及一种倾斜通孔的刻蚀方法。
背景技术
目前，第三代半导体材料因其具有禁带宽度大、击穿电场强度大和饱和电子漂移速度大等优点，被广泛应用于半导体制造领域中。但由于部分第三代半导体材料(例如：氮化镓材料)的导热性较差，所以在采用导热性较差的第三代半导体材料制作晶体管时，需要在晶体管的膜层上设置背通孔以辅助散热，其中，背通孔为开设在膜层表面且与源漏极连通的表面孔。在背通孔中通常填充有金属层，其能够作为引线接地，以实现晶体管整体接地。
现有的背通孔刻蚀工艺普遍直接采用物理刻蚀或化学刻蚀，及物理刻蚀和化学刻蚀交替进行的工艺，但这种刻蚀方法会形成一个直孔或者孔壁倾斜角度极小的孔，而孔壁倾斜角度小或者不倾斜，都会增加后续工艺中在背通孔中填充金属的难度。
发明内容
本发明实施例旨在至少解决现有技术中存在的技术问题之一，提出了一种倾斜通孔的刻蚀方法，其能够在宽禁带半导体材料上形成具有指定倾斜角度的孔壁的通孔，从而满足不同的工艺需求。
为实现本发明的目的而提供一种倾斜通孔的刻蚀方法，其用于在采用宽禁带半导体材料制作的膜层上刻蚀出倾斜通孔，所述刻蚀方法包括循环执行的以下步骤：
S1、在所述通孔的孔壁上沉积保护层；
S2、对位于所述通孔的底面上的所述保护层进行轰击，直至暴露所述通孔的底面；
S3、对所述通孔的底面刻蚀预设深度；
S4、判断当前循环次数是否达到预设总循环次数，若否，则将所述当前循环次数加1，并进行步骤S5；若是，则流程结束；
S5、将腔室压力值增大预设的第一单元调整量，同时将激励功率值减小预设的第二单元调整量，并返回步骤S1。
可选的，所述第一单元调整量满足下述公式：
P1＝(Pfinal-Pinitial)/ntotal
其中，P1表示所述第一单元调整量，Pinitial表示预设初始腔室压力值，Pfinal表示预设终末腔室压力值，ntotal表示所述预设总循环次数。
可选的，所述第二单元调整量满足下述公式：
p2＝(pinitial-pfinal)/ntotal
其中，p2表示所述第二单元调整量，pinitial表示预设初始激励功率值，pfinal表示预设终末激励功率值，ntotal表示所述预设总循环次数。
可选的，所述步骤S1包括：
S11、向工艺腔室通入沉积气体；
S12、开启激励电源，向所述工艺腔室输出第一激励功率值，将所述沉积气体激发形成能够形成所述保护层的材料的等离子体，以沉积所述保护层。
可选的，所述沉积气体为包含氟元素和碳元素的气体。
可选的，所述步骤S2包括：
S21、向工艺腔室通入轰击气体；
S22、开启激励电源，向所述工艺腔室输出第二激励功率值，将所述轰击气体激发形成轰击等离子体；
S23、开启偏压电源，向下电极输出第一偏压功率值，使所述轰击等离子体对位于所述通孔的底面上的所述保护层进行物理轰击，以刻蚀所述通孔的底面上的所述保护层。
可选的，所述步骤S3包括：
S31、向工艺腔室通入刻蚀气体；
S32、开启激励电源，向所述工艺腔室输出第三激励功率值，将所述刻蚀气体激发形成刻蚀等离子体；
S33、开启偏压电源，向下电极上输出第二偏压功率值，使所述刻蚀等离子体对所述通孔的底面进行化学刻蚀。
可选的，所述宽禁带半导体材料包括碳化硅或氮化镓。
可选的，所述腔室压力值的范围为5mTorr～500mTorr。
可选的，所述激励功率值的范围为500W～3000W。
本发明实施例具有以下有益效果：
本发明实施例提供的倾斜通孔的刻蚀方法，通过在通孔的表面循环进行沉积步骤、轰击步骤和刻蚀步骤，并在每次循环后都提高腔室压力并降低激励功率，由于腔室压力越大，等离子体的平均自由程越短，这使得等离子体对通孔的刻蚀力度随着循环次数增加而逐渐减弱，从而可以使刻蚀步骤的刻蚀量随着循环次数增加而逐渐减少；同时，由于激励功率值越小，工艺气体的离化率越小，这使得用于刻蚀的等离子体数量随着循环次数增加而逐渐减少，从而也可以使刻蚀步骤的刻蚀量随着循环次数增加而减少，最终可以使通孔的孔壁倾斜指定角度，从而满足不同的工艺需求。例如，本发明提供的刻蚀方法应用于在宽禁带半导体材料上刻蚀孔时，可以获得倾斜度较大的孔，以便于金属填充。
附图说明
图1为本发明实施例1提供的倾斜通孔的刻蚀方法的流程图；
图2为本发明实施例2提供的应用于碳化硅膜层的刻蚀方法的流程图；
图3为采用本发明实施例2提供的刻蚀方法得到的通孔的孔壁形貌图；
图4为本发明实施例3提供的应用于氮化镓膜层的刻蚀方法的流程图。
具体实施方式
下面详细描述本发明，本发明的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本发明的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本技术领域技术人员可以理解，除非另外定义，本实施例中使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明实施例提供的倾斜通孔的刻蚀方法进行详细描述。
实施例1
本实施例提供一种倾斜通孔的刻蚀方法，其用于在采用宽禁带半导体材料制作的膜层上刻蚀出孔壁倾斜的通孔，该宽禁带半导体材料包括碳化硅或氮化镓，这两种材料作为第三代半导体材料的代表。但是，本实施例并不限于此，上述刻蚀方法还可以用于在氧化锌或金刚石等第三代半导体材料制成的膜层表面刻蚀孔。
上述宽禁带半导体材料普遍具有高硬度、高脆度和高熔点等特性，这种特性导致在宽禁带半导体材料膜层中加工具有倾斜角度的孔的难度较高，目前的刻蚀方法只能形成一个直孔或者孔壁倾斜角度极小的孔，而孔壁倾斜角度小或者不倾斜，都会增加后续工艺中在背通孔中填充金属的难度。
为了解决上述问题，如图1所示，本实施例提供的倾斜通孔的刻蚀方法，其包括循环执行的以下步骤：
S1、在通孔的孔壁上沉积保护层；
需要说明的是，在初次进行步骤S1时，前述保护层仅形成在未经加工的平整的膜层表面上。
具体的，上述保护层用于在后续轰击步骤和刻蚀步骤中保护通孔的孔壁表面不被刻蚀。
S2、对位于通孔的底面上的保护层进行轰击，直至暴露通孔的底面；
S3、对通孔的底面刻蚀预设深度；
具体的，本步骤可以采用各向同性的刻蚀方法，在纵向和横向上同时进行刻蚀，由于通孔底面因保护层在上述步骤S2中被去除而暴露，而通孔的侧面仍然有保护层的保护，故而可以仅在纵向上产生刻蚀量的增加，即，实现通孔的刻蚀深度的增加。
具体的，可以通过在膜层的待加工表面上覆盖掩膜板，将膜层表面上待形成孔口的部分暴露在工艺腔室中，以使等离子体轰击或刻蚀膜层表面上待形成孔口的部分，从而定义通孔的位置和孔口尺寸。
S4、判断当前循环次数是否达到预设总循环次数，若否，则将当前循环次数加1，并进行步骤S5；若是，则流程结束；
具体的，上述预设总循环次数可以根据通孔的总目标深度而设定。
S5、将腔室压力值增大预设的第一单元调整量，同时将激励功率值增大预设的第二单元调整量，并返回步骤S1。
由于等离子体的平均自由程会随着腔室压力增大而减小，随着当前腔室压力的逐步增大，能够使刻蚀步骤中的等离子体的动能逐步减小，以能够使刻蚀量随着循环次数增大而逐渐减少；同时，由于工艺气体的离化率会随着激励功率值减小而越小，随着当前激励功率值的逐步减小，能够使用于刻蚀的等离子体数量逐步减少，也可以使刻蚀量随着循环次数增大而逐渐减少；因此，逐步增大前述当前腔室压力值并减小当前激励功率值，能够使每次循环中的刻蚀量逐步减小，最终可以使通孔的孔壁倾斜指定角度，从而满足不同的工艺需求。
在一些实施例中，上述刻蚀方法可以应用在第三代宽禁带半导体材料的通孔刻蚀工艺中。例如，在制造薄膜晶体管的过程中，需要在源极和漏极层一侧的包含第三代宽禁带半导体材料膜层的所有膜层中形成背通孔，以能够经由该背通孔将源极和漏极层暴露出来并与外部连通，本发明实施例提供的刻蚀方法，可以应用于刻蚀上述背通孔，以增大其倾斜度，便于后续工艺中填充金属。
上述第一单元调整量是指每进行一次步骤S5，腔室压力的单次调整量，该调整量的大小可以采用多种方式设定，例如，在一些实施例中，第一单元调整量满足下述公式：
P1＝(Pfinal-Pinitial)/ntotal
其中，P1表示第一单元调整量，Pinitial表示预设初始腔室压力值，Pfinal表示预设终末腔室压力值，ntotal表示预设总循环次数。
在一些实施例中，可在下一次步骤S1开始前将当前腔室压力值P重置为：P＝Pinitial+(Pfinal-Pinitial)×n/ntotal
其中，n为当前循环次数。
在一些实施例中，腔室压力值的范围为5mTorr～500mTorr，腔室压力值的初始值和终末值需要根据工艺需求进行设置，以能够保证在前述步骤S2和步骤S3中等离子体的动能不会过大，以免单次刻蚀量过大而造成通孔的深度难以控制；同时能够保证在前述步骤S2和步骤S3中等离子体的动能不会过小，以避免单次刻蚀量过小而使保护层不能被轰击开或者造成工艺步骤的浪费。
具体的，前述多个参数可以在循环开始之前预先设置，其中，预设初始腔室压力值Pinitial小于预设终末腔室压力值Pfinal，将始末腔室压力差值划分成n份，以使每次循环中的第一单元调整量都相等，从而在每次循环中都能够使腔室压力均匀升高，以使刻蚀量均匀减少，从而能够使倾斜的孔壁表面形貌较为平整。但本实施例不限于此，在实际生产中，第一单元调整量可以根据生产需求做一定调整。
上述第二单元调整量是指每进行一次步骤S5，激励功率的单次调整量，该调整量的大小可以采用多种方式设定，例如，在一些实施例中，第二单元调整量满足下述公式：
p2＝(pinitial-pfinal)/ntotal
其中，p2表示第二单元调整量，pinitial表示预设初始激励功率值，pfinal表示预设终末激励功率值，ntotal表示预设总循环次数。在一些实施例中，可在下一次步骤S1开始前将当前激励功率值p重置为p＝pinitial+(pfinal-pinitial)×n/ntotal，其中，n为当前循环次数。
在一些实施例中，激励功率值的范围为500W～3000W，类似的，激励功率值的初始值和终末值也需要根据工艺需求进行设置，以能够保证在前述步骤S2和步骤S3中等离子体数量不会过小，以避免单次刻蚀量过小而使保护层不能被轰击开或者造成工艺步骤的浪费；同时能够保证在前述步骤S2和步骤S3中等离子体数量不会过多，以免单次刻蚀量过大而造成通孔的深度难以控制。
具体的，前述多个参数可以在循环开始之前预先设置好，其中，预设初始激励功率值pinitial要大于预设终末激励功率值pfinal，将始末激励功率差值划分成n份，以使每次循环中的第二单元调整量都相等；由于激励功率越小，工艺气体的离化率越小，所以减小激励功率能够使减少用于刻蚀的等离子体的数量，有助于形成倾斜的孔壁。因此，在每次循环中都将激励功率值减小一定值，以能够使刻蚀量均匀减少，从而能够使倾斜的孔壁表面形貌较为平整。但本实施例不限于此，在实际生产中，第二单元调整量可以根据生产需求做一定调整。
在一些实施例中，前述步骤S1包括：
S11、向工艺腔室通入沉积气体；
具体的，沉积气体的类型应根据膜层材料类型进行选择，例如，针对碳化硅材料可以采用八氟环丁烷气体作为沉积气体，具体的，八氟环丁烷气体的流量的取值范围可以为10sccm～1000sccm；
S12、开启激励电源，向工艺腔室输出第一激励功率值，以将沉积气体激发形成能够形成保护层的材料的等离子体。
在一些实施例中，沉积气体为包含氟元素和碳元素的气体。具体的，可以选用八氟环丁烷气体，其在离化后会产生包含氟离子和碳离子的等离子体，而且在高温高压催化下，氟离子和碳离子会发生化合反应，从而产生碳氟聚合物；由于碳氟聚合物性质稳定，所以沉积在通孔的孔壁上的碳氟聚合物能够很好地保护待刻蚀孔的孔壁表面。
在一些实施例中，前述步骤S2包括：
S21、向工艺腔室通入轰击气体；
具体的，轰击气体的类型应根据膜层材料类型进行选择，例如，针对碳化硅材料可以采用六氟化硫气体作为轰击气体，具体的，六氟化硫气体流量值的取值范围可以为10sccm～1000sccm；
S22、开启激励电源，向工艺腔室输出第二激励功率值，以将轰击气体激发形成轰击等离子体；
S23、开启偏压电源，向下电极输出第一偏压功率值，以使轰击等离子体能够对位于通孔的底面上的保护层进行物理轰击。具体的，施加了第一偏压功率的下电极能够对等离子体施加垂直于下电极表面的吸引力，以吸引等离子体冲向膜层；而且第一偏压功率值较高，所以其对等离子体施加的吸引力较高，此时，等离子体所受的除吸引力外的其他力都可以忽略不计，从而能够垂直冲向膜层，以轰击通孔的底面上的保护层。换言之，步骤S23中的轰击工艺可以理解为刻蚀力度较大的各向异性刻蚀工艺。
步骤S23用于去除通孔的底面上的保护层，将位于通孔的底部的膜层暴露出来，以为后续的刻蚀步骤做准备。
在一些实施例中，前述步骤S3包括：
S31、向工艺腔室通入刻蚀气体；
具体的，刻蚀气体的类型应根据膜层材料类型进行选择，例如，针对碳化硅材料可以采用六氟化硫和氧气的混合气体作为刻蚀气体，具体的，混合气体流量值的取值范围可以为10sccm～1000sccm。
S32、开启激励电源，向工艺腔室输出第三激励功率值，以将刻蚀气体激发形成刻蚀等离子体；
S33、开启偏压电源，向下电极上输出第二偏压功率值，其能够吸引刻蚀等离子体朝向膜层表面移动，以使刻蚀等离子体对通孔的底面进行化学刻蚀。具体的，施加在下电极上的第二偏压功率值较低，所以其对等离子体施加的吸引力较小，此时，等离子体的运动方向不仅仅受吸引力限制，从而能够以多种入射角度冲向膜层，以从与膜层表面呈多种角度的方向对膜层表面进行刻蚀。换言之，步骤S33中的化学刻蚀工艺可以理解为各向同性刻蚀工艺。
需要说明的是，前述步骤S33中的化学刻蚀工艺的目的在于沿纵向和横向在通孔底面处扩孔。但在实际化学刻蚀工艺过程中，在通孔壁上也存在一定的刻蚀量，然而步骤S12在通孔壁上沉积了不易被化学刻蚀的保护层，所以前述刻蚀量极小，不会影响通孔的形状，因此在这里忽略不计。
实施例2
在实施例1的基础上，本实施例提供一种应用于碳化硅膜层的倾斜通孔的刻蚀方法，其具体包括：
S41、对预设初始腔室压力值Pinitial、预设终末腔室压力值Pfinal、预设初始激励功率值pinitial、预设终末激励功率值pfinal、预设总循环次数ntotal进行设定；
S42、向工艺腔室中通入八氟环丁烷气体，并开启激励电源以激发八氟环丁烷气体形成等离子体，该等离子体中包含碳离子和氟离子，两者在高温高压的催化下能够发生聚合反应并生成碳氟聚合物，以使碳氟聚合物沉积在膜层表面，形成保护层；
具体的，进行上述步骤S42时，八氟环丁烷气体由工艺腔室顶部的中心进气口和边缘进气口同时进气，其中，工艺腔室顶部的中心进气口处的八氟环丁烷气体流量即为八氟环丁烷气体的中心流量，工艺腔室顶部的中心进气口处的八氟环丁烷气体流量即为八氟环丁烷气体的边缘流量；具体的，八氟环丁烷气体的中心流量值的取值范围可以为10sccm～1000sccm，优选的为350sccm；八氟环丁烷气体的边缘流量的取值范围可以为10sccm～1000sccm，优选的为150sccm；
进行上述步骤S42时，激励电源分别向的上电极的中心区域和边缘区域施加激励功率，其中，施加在上电极的中心区域的激励功率即为中心功率，施加在上电极的边缘区域的激励功率即为边缘功率；具体的，激励电源向工艺腔室施加的中心功率取值范围为500W～5000W，优选的为2000W；向工艺腔室施加的边缘功率取值范围为500W～3000W，优选的为1000W。
由于在等离子体反应中，碳离子和氟离子反应产生的聚合物，往往更容易形成在待加工表面的边缘处，导致通孔的侧壁上保护膜层材料沉积过多，而通孔的底面上的保护膜层材料沉积的过少，所以为了使保护层均匀地形成在膜层表面，前述气体流量的优选的取值方式是中心流量值大于边缘流量值，且前述激励电源在上电极施加的功率值的优选的取值方式也是中心功率值大于边缘功率值，以能够减少膜层边缘区中等离子体的量，从而减少膜层边缘区域中碳氟聚合物的沉积量。
S43、向工艺腔室中通入六氟化硫气体，开启激励电源激发六氟化硫气体形成等离子体；
具体的，进行上述步骤S43时，六氟化硫气体由工艺腔室顶部的中心进气口和边缘进行口同时进气；具体的，六氟化硫气体中心流量值的取值范围可以为10sccm～1000sccm，优选的为500sccm；六氟化硫气体边缘流量值的取值范围可以为10sccm～1000sccm，优选的为300sccm；
S44、开启偏压电源并向下电极输出第一偏压功率值吸引等离子体轰击保护层；具体的，第一偏压功率值的取值范围为5W～500W，优选的为100W；
S45、向工艺腔室中通入包含六氟化硫和氧气的混合气体，开启激励电源使混合气体起辉；具体的，氧气流量值的取值范围可以为10sccm～1000sccm，优选500sccm；六氟化硫气体中心流量值的取值范围可以为10sccm～1000sccm，优选的为500sccm；六氟化硫气体边缘流量值的取值范围可以为10sccm～1000sccm，优选的为300sccm；
S46、开启偏压电源，向下电极上输出第二偏压功率值，其能够将包含硫离子和氧离子的等离子体吸引向膜层；
具体的，氟离子和氧离子可以与碳化硅发生反应，生成四氟化硅和二氧化碳，具体是将碳化硅材料中的碳原子和硅原子转化为四氟化硅气体和二氧化碳气体，从而完成对碳化硅膜层的化学刻蚀，同时由于四氟化硅气体和二氧化碳气体都是气体，二者可以在工艺过程中被抽离腔室，从而避免残留在通孔中。具体的，第二偏压功率值的取值范围为5W～500W，优选的为25W。
需要说明的是，上述第二偏压功率值应小于上述第一偏压功率值，这样设置的原因在于，在进行步骤S44时，通过采用较大的第一偏压功率值，有利于赋予等离子体较大的动能，从而有助于吸引等离子体轰击保护层；而在进行步骤S45时，采用较小的第二偏压功率值即可实现将等离子体吸引至膜层表面以使其与膜层材料反应，无需赋予等离子体较大的动能。
S47、判断当前循环次数是否达到预设总循环次数，若是，则流程结束；若否，则将当前循环次数加1，继续进行步骤S48；
具体的，总循环次数越大，相应的总刻蚀深度就越大，因此预设总循环数可以根据通孔的总目标深度而设定；
S48、重置当前腔室压力P，使当前腔室压力P满足：
P＝Pinitial+(Pfinal-Pinitial)×n/ntotal；
同时重置当前激励功率值p，使当前激励功率值p满足：
p＝pinitial+(pfinal-pinitial)×n/ntotal；并返回步骤S41，以进行下一循环。
具体的，预设初始腔室压力值Pinitial小于预设终末腔室压力值Pfinal，所以随着循环次数n的增加，当前腔室压力P会均匀地升高，由于等离子体的平均自由程会随着腔室压力减小，所以循环增大当前腔室压力，能够使刻蚀步骤中的等离子体的动能逐步减小，以能够随着循环次数增大，刻蚀量越来越小，从而能够在碳化硅膜层上刻蚀出具有倾斜孔壁的孔；预设初始激励功率值pinitial大于预设终末激励功率值pfinal，所以随着循环次数n的增加，当前激励功率值p会均匀地减小，由于激励功率越小，工艺气体的离化率越小，所以减小激励功率能够使减少用于刻蚀的等离子体的数量，这有助于形成倾斜的孔壁。
本实施例还提供一种刻蚀工艺配方，其具体为：在进行上述步骤S42(沉积步骤)时，工艺腔室的腔室压力为35mTorr，上电极中心功率为1800W～500W，上电极边缘功率为500W，下电极功率为1W，八氟环丁烷的中心流量为350sccm，八氟环丁烷的边缘流量为150sccm，步骤S42的工艺时长为2s；
在进行上述步骤S43和步骤S44(轰击步骤)时，工艺腔室的腔室压力范围为35mTorr～65mTorr，上电极中心功率为2000W～500W，上电极边缘功率为500W，下电极功率为100W，六氟化硫的中心流量为500sccm，六氟化硫的边缘流量为300sccm，氧气的流量为500sccm，步骤S44的工艺时长为1s；
在进行上述步骤S45和步骤S46(刻蚀步骤)时，工艺腔室的腔室压力范围为35mTorr～65mTorr，上电极中心功率为2000W～500W，上电极边缘功率为500W，下电极功率为25W，六氟化硫的中心流量为500sccm，六氟化硫的边缘流量为300sccm，氧气的流量为500sccm，步骤S46的工艺时长为4s。
图3所示的是采用本实施例提供的应用于碳化硅膜层的刻蚀方法得到的通孔的孔壁形貌，由图3可知，通过采用本实施例提供的应用于碳化硅膜层的孔刻蚀方法，能够在碳化硅膜层上刻蚀出孔壁倾斜的通孔。
实施例3
在实施例1的基础上，本实施例提供一种应用于氮化镓膜层的通孔刻蚀方法，如图4所示，其具体包括：
S51、对预设初始腔室压力值Pinitial、预设终末腔室压力值Pfinal、预设初始激励功率值pinitial、预设终末激励功率值pfinal、预设总循环次数ntotal进行设定；
S52、向工艺腔室中通入三氯化硼气体，开启激励电源以激发三氯化硼气体形成等离子体，该等离子体中包含硼离子和氯离子，其中，在高温高压的催化下硼离子会与氮化镓膜层发生置换反应，并在氮化镓膜层生成致密的硼化镓化合物，以使硼化镓化合物沉积在膜层表面，形成保护层；
具体的，进行上述步骤S52时，三氯化硼气体由工艺腔室顶部的中心进气口和边缘进气口同时进气，其中，工艺腔室顶部的中心进气口处的三氯化硼气体流量即为三氯化硼气体的中心流量，工艺腔室顶部的中心进气口处的三氯化硼气体流量即为三氯化硼气体的边缘流量；具体的，三氯化硼气体的中心流量值的取值范围可以为10sccm～1000sccm，优选的为350sccm；三氯化硼气体的边缘流量的取值范围可以为10sccm～1000sccm，优选的为150sccm；
进行上述步骤S52时，激励电源分别向的上电极的中心区域和边缘区域施加激励功率，其中，施加在上电极的中心区域的激励功率即为中心功率，施加在上电极的边缘区域的激励功率即为边缘功率；具体的，激励电源向工艺腔室施加的中心功率取值范围为500W～5000W，优选的为2000W；向工艺腔室的上电极施加的边缘功率取值范围为500W～3000W，优选的为1000W；
S53、向工艺腔室中通入氯气，开启激励电源使氯气起辉；具体的，氯气中心流量值的取值范围可以为10sccm～1000sccm，优选的为500sccm；氯气边缘流量值的取值范围可以为10sccm～1000sccm，优选的为300sccm；
S54、开启偏压电源并向下电极输出第一偏压功率值吸引等离子体轰击保护层；具体的，氯气中心流量值的取值范围可以为10sccm～1000sccm，优选500sccm；氯气边缘流量值的取值范围可以为10sccm～1000sccm，优选300sccm；
S55、向工艺腔室中通入氯气，并开启激励电源使氯气起辉；
S56、开启偏压电源，向下电极上输出第二偏压功率值，其能够将包含氯离子的等离子体吸引向膜层，具体的，氯离子可以与氮化镓膜层发生反应，生成三氯化镓气体，其可以被抽离腔室，以能够对氮化镓膜层进行化学刻蚀；具体的，第二偏压功率值的取值范围为5W～500W，优选的为25W；
S57、判断当前循环次数是否达到预设总循环次数，若是，则流程结束；若否，则将当前循环次数加1，继续进行步骤S58；
具体的，总循环次数越大，相应的总刻蚀深度就越大，因此预设总循环数可以根据通孔的总目标深度而设定；
S58：重置当前腔室压力P，使当前腔室压力P满足：
P＝Pinitial+(Pfinal-Pinitial)×n/ntotal；
同时重置当前激励功率值p，使当前激励功率值p满足：
p＝pinitial+(pfinal-pinitial)×n/ntotal；并返回步骤S51，以进行下一循环；具体的，预设初始腔室压力值Pinitial小于预设终末腔室压力值Pfinal，所以随着循环次数n的增加，当前腔室压力P会均匀地升高，由于等离子体的平均自由程会随着腔室压力减小，所以循环增大当前腔室压力，能够使刻蚀步骤中的等离子体的动能逐步减小，以能够随着循环次数增大，刻蚀量越来越小，从而能够在氮化镓膜层上刻蚀出具有倾斜孔壁的孔；预设初始激励功率值pinitial大于预设终末激励功率值pfinal，所以随着循环次数n的增加，当前激励功率值p会均匀地减小，由于激励功率越小，工艺气体的离化率越小，所以减小激励功率能够使减少用于刻蚀的等离子体的数量，这有助于形成倾斜的孔壁。
上述各实施例提供的倾斜通孔的刻蚀方法，通过在通孔的表面循环进行沉积步骤、轰击步骤和刻蚀步骤，并在每次循环后都提高腔室压力并降低激励功率，由于腔室压力越大，等离子体的平均自由程越短，这使得等离子体对通孔的刻蚀力度随着循环次数增加而逐渐减弱，从而可以使刻蚀步骤的刻蚀量随着循环次数增加而逐渐减少；同时，由于激励功率值越小，工艺气体的离化率越小，这使得用于刻蚀的等离子体数量随着循环次数增加而逐渐减少，从而也可以使刻蚀步骤的刻蚀量随着循环次数增加而减少，最终可以使通孔的孔壁倾斜指定角度，从而满足不同的工艺需求。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (8)

1.一种倾斜通孔的刻蚀方法，其特征在于，用于在采用宽禁带半导体材料制作的膜层上刻蚀出孔壁倾斜的通孔，所述宽禁带半导体材料包括氮化镓，所述刻蚀方法包括循环执行的以下步骤：
S1、在所述通孔的孔壁上沉积保护层；其中，所述步骤S1中采用的沉积气体为三氯化硼；
S2、对位于所述通孔的底面上的所述保护层进行刻蚀，直至暴露所述通孔的底面；
S3、对所述通孔的底面刻蚀预设深度；
S4、判断当前循环次数是否达到预设总循环次数，若否，则将所述当前循环次数加1，并进行步骤S5；若是，则流程结束；
S5、将腔室压力值增大预设的第一单元调整量，同时将激励功率值减小预设的第二单元调整量，以减小刻蚀量，并返回步骤S1，其中，所述激励功率为上电极功率。
2.根据权利要求1所述的刻蚀方法，其特征在于，所述第一单元调整量满足下述公式：
P1＝(Pfinal-Pinitial)/ntotal
其中，P1表示所述第一单元调整量，Pinitial表示预设初始腔室压力值，Pfinal表示预设终末腔室压力值，ntotal表示所述预设总循环次数。
3.根据权利要求1所述的刻蚀方法，其特征在于，所述第二单元调整量满足下述公式：
p2＝(pinitial-pfinal)/ntotal
其中，p2表示所述第二单元调整量，pinitial表示预设初始激励功率值，pfinal表示预设终末激励功率值，ntotal表示所述预设总循环次数。
4.根据权利要求1所述的刻蚀方法，其特征在于，所述步骤S1包括：
S11、向工艺腔室通入沉积气体；
S12、开启激励电源，向所述工艺腔室输出第一激励功率值，将所述沉积气体激发形成能够形成所述保护层的材料的等离子体，以沉积所述保护层。
5.根据权利要求1所述的刻蚀方法，其特征在于，所述步骤S2包括：
S21、向工艺腔室通入轰击气体；
S22、开启激励电源，向所述工艺腔室输出第二激励功率值，将所述轰击气体激发形成轰击等离子体；
S23、开启偏压电源，向下电极输出第一偏压功率值，使所述轰击等离子体对位于所述通孔的底面上的所述保护层进行物理轰击，以刻蚀所述通孔的底面上的所述保护层。
6.根据权利要求1所述的刻蚀方法，其特征在于，所述步骤S3包括：
S31、向工艺腔室通入刻蚀气体；
S32、开启激励电源，向所述工艺腔室输出第三激励功率值，将所述刻蚀气体激发形成刻蚀等离子体；
S33、开启偏压电源，向下电极上输出第二偏压功率值，使所述刻蚀等离子体对所述通孔的底面进行化学刻蚀。
7.根据权利要求1所述的刻蚀方法，其特征在于，所述腔室压力值的范围为5mTorr～500mTorr。
8.根据权利要求1所述的刻蚀方法，其特征在于，所述激励功率值的范围为500W～3000W。
CN202110399927.7A 2021-04-14 2021-04-14 倾斜通孔的刻蚀方法 Active CN113140455B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110399927.7A CN113140455B (zh) 2021-04-14 2021-04-14 倾斜通孔的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110399927.7A CN113140455B (zh) 2021-04-14 2021-04-14 倾斜通孔的刻蚀方法

Publications (2)

Publication Number Publication Date
CN113140455A CN113140455A (zh) 2021-07-20
CN113140455B true CN113140455B (zh) 2024-11-26

Family

ID=76812598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110399927.7A Active CN113140455B (zh) 2021-04-14 2021-04-14 倾斜通孔的刻蚀方法

Country Status (1)

Country Link
CN (1) CN113140455B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051503A (en) * 1996-08-01 2000-04-18 Surface Technology Systems Limited Method of surface treatment of semiconductor substrates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849554B2 (en) * 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
WO2004112120A1 (ja) * 2003-06-10 2004-12-23 Sumitomo Precision Products Co., Ltd. シリコン基板のエッチング方法
US7829465B2 (en) * 2006-08-09 2010-11-09 Shouliang Lai Method for plasma etching of positively sloped structures
TW201216354A (en) * 2010-10-05 2012-04-16 Univ Nat Taiwan Science Tech Method for etching high-aspect-ratio features
CN102456610B (zh) * 2010-10-20 2013-11-06 中国科学院微电子研究所 控制背孔剖面形状的方法
CN104916577B (zh) * 2014-03-14 2018-08-24 北京北方华创微电子装备有限公司 斜孔刻蚀方法
CN104952788B (zh) * 2014-03-27 2019-03-12 北京北方华创微电子装备有限公司 一种斜孔刻蚀方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051503A (en) * 1996-08-01 2000-04-18 Surface Technology Systems Limited Method of surface treatment of semiconductor substrates

Also Published As

Publication number Publication date
CN113140455A (zh) 2021-07-20

Similar Documents

Publication Publication Date Title
JP4674368B2 (ja) シリコンの異方性エッチングのための方法
KR102513051B1 (ko) 에칭 방법
TWI716378B (zh) 蝕刻方法
CN111243951B (zh) 一种深硅刻蚀方法
KR102429615B1 (ko) 에칭 방법
TWI766866B (zh) 蝕刻方法
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JP2000509915A (ja) シリコン用の異方性のフッ素ベースのプラズマエッチング法
TWI692809B (zh) 蝕刻方法
Sirard Introduction to plasma etching
KR102832041B1 (ko) 산화물 박막의 제조 방법
TWI694531B (zh) 蝕刻方法
TW200402102A (en) Two stage etching of silicon nitride to form a nitride spacer
JP2013229351A (ja) ドライエッチング方法
CN109196624A (zh) 蚀刻方法
JPH06151385A (ja) ＳｉＯｘ材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法
US6103631A (en) Method of manufacturing semiconductor device
JP3705977B2 (ja) ゲート電極の形成方法
CN107579001B (zh) 半导体器件的形成方法
Mahorowala et al. Etching of polysilicon in inductively coupled Cl 2 and HBr discharges. I. Experimental characterization of polysilicon profiles
CN105810582A (zh) 蚀刻方法
CN113140455B (zh) 倾斜通孔的刻蚀方法
CN106024617A (zh) 制造半导体器件的干蚀刻气体和方法
KR20230044309A (ko) 저-응력 탄소-함유 층들의 증착
KR20210004866A (ko) 에칭 처리 방법 및 기판 처리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant