[go: up one dir, main page]

CN113130384A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN113130384A
CN113130384A CN202010048630.1A CN202010048630A CN113130384A CN 113130384 A CN113130384 A CN 113130384A CN 202010048630 A CN202010048630 A CN 202010048630A CN 113130384 A CN113130384 A CN 113130384A
Authority
CN
China
Prior art keywords
layer
forming
material layer
metal
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010048630.1A
Other languages
English (en)
Inventor
张海洋
刘盼盼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010048630.1A priority Critical patent/CN113130384A/zh
Publication of CN113130384A publication Critical patent/CN113130384A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法,包括:提供半导体基底,在所述半导体基底上依次形成第一介质层和覆盖层;在所述第一介质层和所述覆盖层内形成若干分立的第一金属层,所述第一金属层顶部与所述覆盖层顶部表面齐平;在所述覆盖层和所述第一金属层表面形成第一材料层;在所述第一材料层表面形成第二介质层;刻蚀所述第二介质层直至暴露出所述第一材料层表面,形成通孔;对暴露出的所述第一材料层进行化学处理,形成第二材料层。本发明提供的形成方法可以提高形成的通孔的质量,从而提高半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种半导体结构的形成方法。
背景技术
随着集成电路的制作向超大规模集成电路(ULSI)发展,其内部的电路密度越来越大,所含元件数量不断增加,使得晶片的表面无法提供足够的面积来制作所需的互连线(Interconnect)。为了配合元件缩小后所增加的互连线需求,利用通孔实现的两层以上的多层金属互连线的设计,成为超大规模集成电路技术所必须采用的方法。
随着半导体工艺节点的不断减小,半导体器件中的金属互连线越来越密集、互连线的关键尺寸(CD)也越来越小,为了扩大光刻的工艺窗口,在形成所述通孔时,可以采用自对准通孔(SAV)工艺。通孔的形成质量对半导体器件的性能影响很大,严重时会影响半导体器件的正常工作。
然而,目前形成通孔的工艺会对半导体结构的性能产生不利影响。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法,提高形成的通孔的质量,从而提高半导体结构的性能。
为解决上述技术问题,本发明实施例提供一种半导体结构的形成方法,包括:提供半导体基底,在所述半导体基底上依次形成第一介质层和覆盖层;在所述第一介质层和所述覆盖层内形成若干分立的第一金属层,所述第一金属层顶部与所述覆盖层顶部表面齐平;在所述覆盖层和所述第一金属层表面形成第一材料层;在所述第一材料层表面形成第二介质层;刻蚀所述第二介质层直至暴露出所述第一材料层表面,形成通孔;对暴露出的所述第一材料层进行化学处理,形成第二材料层。
可选的,所述化学处理包括氧化处理或还原处理。
可选的,当所述化学处理为氧化处理时,所述第一材料层为碳化硼,所述第二材料层为三氧化二硼。
可选的,当所述化学处理为还原处理时,所述第一材料层包括氮化铜或氮化铝。
可选的,在形成所述第二材料层之后,还包括:在所述通孔内填充满第二金属层,形成连接所述第一金属层的导电插塞。
可选的,在形成所述第二材料层之后,还包括:去除所述第二材料层;在所述通孔内填充满第二金属层,形成连接所述第一金属层的导电插塞。
可选的,采用湿法清洗去除所述第二材料层,所述湿法清洗的溶液包括去离子水或氢氟酸溶液。
可选的,在氧化处理之前,在所述通孔侧壁形成保护层。
可选的,在形成所述第一材料层之前,刻蚀部分厚度的所述第一金属层,使所述第一金属层顶部低于所述覆盖层的顶部表面。
可选的,刻蚀所述第二介质层的方法包括:在所述第二介质层表面形成硬掩膜层;图形化所述硬掩膜层,形成开口,所述开口暴露出所述第一材料层顶部的所述第二介质层;沿所述开口刻蚀所述第二介质层直至暴露出所述第一材料层表面。
可选的,所述硬掩膜层的材料包括氮化钛、氮化铝、氮化硼或氮化钽的其中一种或多种。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
形成覆盖第一金属层和覆盖层的第一材料层,一方面,在刻蚀所述第二介质层形成通孔时,可以保护所述覆盖层免受损伤,使所述覆盖层在整个通孔的形成过程中保持稳定的形状,由于所述覆盖层位于所述第一金属层的两侧,所述覆盖层的形状固定,可以限定所述第一金属层两侧的距离,从而限定后续形成的与所述第一金属层连接的导电插塞的底部尺寸,避免发生短路的情况;另一方面,对暴露出的所述第一材料层进行化学处理,形成第二材料层,没有采用干法刻蚀工艺去除所述第一材料层,避免干法刻蚀过程中对第一金属层以及覆盖层造成损伤,提高互连结构的质量,从而提高了半导体结构的性能。
附图说明
图1至图4是一实施例中半导体结构的形成方法的结构示意图;
图5至图11是本发明一实施例中半导体结构形成方法各步骤对应的结构示意图。
具体实施方式
图1至图4是一实施例半导体结构的形成方法的结构示意图。
参考图1,提供半导体结构,所述半导体结构包括第一层间介质层100、位于所述第一层间介质层100表面的覆盖层110、以及位于所述第一层间介质层100和所述覆盖层110内的第一金属层120,所述第一金属层120的顶部低于所述第一层间介质层100的顶部表面。
参考图2,依次在所述第一金属层120表面形成阻挡层121和刻蚀停止层122,所述阻挡层121和所述刻蚀停止层122还覆盖所述覆盖层110的表面。
参考图3,在所述刻蚀阻挡层122上形成第二层间介质层130,在所述第二层间介质层130上形成图形化的硬掩膜层140,以所述图形化的硬掩膜层140为掩膜刻蚀所述第二层间介质层130至所述刻蚀停止层122,再继续刻蚀所述刻蚀停止层122和所述阻挡层121,至露出所述第一金属层120表面,形成通孔150。
参考图4,去除所述图形化的硬掩膜层140,在所述通孔150内形成第二金属层160,所述第二金属层160与所述第一金属层120连接。
发明人发现,采用上述方法形成通孔时,如果所述图形化的硬掩膜层140的开口过大,很容易过多地刻蚀所述第二介质层130,以及第二介质层130下方的刻蚀停止层122和阻挡层122,甚至造成所述覆盖层110和所述第一金属层120的损伤,一方面,导致了刻蚀形成的通孔的尺寸过大,容易与连接的金属层相邻的金属层发生桥接;另一方面,所述覆盖层110和所述第一金属层120的损伤容易造成金属层的穿通,对半导体结构的可靠性造成不利影响。
为了解决上述问题,发明人经过研究,提供了一种半导体结构的形成方法,在覆盖层和第一金属层上形成第一材料层,利用第一材料层与第二介质层高的刻蚀选择比,在刻蚀第二介质层形成通孔时,可以保护覆盖层和第一金属层,避免遭受损伤;并且,还可以限定形成的通孔的底部尺寸,防止通孔尺寸的扩大,避免发生短路的情况;另外,对第一材料层进行化学处理,生成第二材料层,不采用干法刻蚀工艺去除第一材料层,避免干法刻蚀工艺中第一金属层损伤,防止第一金属层穿通,从而提高了形成的半导体结构的可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图5至图11是本发明一实施例半导体结构形成方法中各步骤对应的结构示意图。
参考图5,提供半导体基底(图未示),在所述半导体基底上依次形成第一介质层200和覆盖层210。
所述第一介质层200的材料为超低K介质材料(超低K介质材料指相对介质材料小于2.5的介质材料)或低K介质材料(低K介质材料指相对介电常数大于等于2.5、小于3.9的介质材料)。所述第一介质层200的材料为低K介质材料或超低K介质材料时,所述第一介质层200的材料为SiOH、SiCOH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)、氢化硅倍半氧烷(HSQ,(HSiO1.5)n)或甲基硅倍半氧烷(MSQ,(CH3SiO1.5)n)。
本实施例中,所述第一介质层200的材料为超低K介质材料,所述超低K介质材料为SiCOH。采用超低K介质材料作为介质层,可以降低金属互连结构的RC延迟。
本实施例中,所述覆盖层210为碳化硅;其他实施例中,所述覆盖层210还可以是K值较高的氧化物层,例如相对介电常数在4左右的氧化物。
所述覆盖层210为绝缘材质,并且位于相邻所述第一金属层300之间,用于隔绝最终形成的相邻的导电插塞,避免发生短路。
继续参考图5,在所述第一介质层200和所述覆盖层210内形成若干分立的第一金属层300,所述第一金属层300顶部与所述覆盖层210顶部表面齐平。
本实施例中,形成所述第一金属层300的方法包括:利用光刻和刻蚀工艺在所述覆盖层210和所述第一介质层200内形成若干平行排布的沟槽;然后在沟槽中填充满第一金属材料,以构成第一金属层300。
所述第一金属层300的材料包括铜、钴、钨或铂。本实施例中,所述第一金属层300的材料为铜。
参考图6,形成所述第一金属层300后,刻蚀部分厚度的所述第一金属层300,使所述第一金属层300顶部低于所述覆盖层210的顶部表面。
由于金属互连线的寄生电容反比于两个金属层之间的间距,因此刻蚀部分厚度的所述第一金属层300,增加两个互连金属层之间的间距,有利于降低金属互连线的寄生电容,减小RC延迟。
本实施例中,刻蚀所述第一金属层300的方法为干法刻蚀。
继续参考图6,在所述覆盖层210和所述第一金属层300表面形成第一材料层400。
本实施例中,形成所述第一材料层400的方法为原子层沉积工艺。
所述第一材料层400包括碳化硼、氮化铜或氮化铝。
本实施例中,形成的所述第一材料层400的厚度为
Figure BDA0002370308450000051
本实施例中,形成所述第一材料层400的原因在于:由于所述第一材料层400和所述第二介质层有高的刻蚀选择比,在后续刻蚀所述第二介质层时,不会对所述第一材料层400造成损伤,由于所述第一材料层400覆盖所述覆盖层210和所述第一金属层300的表面,因此可以保护所述覆盖层210和所述第一金属层300免受损伤,从而提高形成的金属互连结构的质量。同时,所述覆盖层210免受破坏,相邻所述覆盖层210之间的间距决定了后续形成的所述通孔的底部尺寸,保持所述覆盖层210间距不变,从而限定了通孔的底部尺寸,避免通孔尺寸扩大,减小发生短路的可能性。
参考图7,在所述第一材料层400表面形成第二介质层500。
本实施例中,形成所述第二介质层500的方法为化学气相沉积法。
本实施例中,所述第二介质层500为超低K介质材料。
本实施例中,所述第二介质层500待后续刻蚀形成通孔。
本实施例中,具体形成通孔的步骤包括:
继续参考图7,在所述第二介质层500表面形成硬掩膜层510;图形化所述硬掩膜层510,形成开口511,所述开口暴露出所述第一材料层400顶部的所述第二介质层500。
本实施例中,所述开口511对应的位置为后续形成通孔的位置,所述开口511暴露与所述第一金属层300位置对应的所述第二介质层500。
本实施例中,形成所述硬掩膜层510的方法为化学气相沉积法;其他实施例中,还可以采用物理气相沉积法或原子层沉积法形成所述硬掩膜层510。
本实施例中,所述硬掩膜层510的材料为氮化钛;其他实施例中,所述硬掩膜层510的材料还可以是氮化铝、氮化硼或氮化钽中的一种或多种。
参考图8,沿所述开口511刻蚀所述第二介质层500,直至暴露出所述第一材料层400表面,形成通孔600。
本实施例中,刻蚀所述第二介质层500的方法为干法刻蚀,所述干法刻蚀的工艺参数包括:采用的气体包括CHF3、C4F6、O2、Ar、C4F2和H2,其中CHF3的气体流量为10~300sccm、C4F6的气体流量为10~300sccm、O2的气体流量为0~100sccm、Ar的气体流量为50~500sccm、C4F2的气体流量为20~100sccm、H2的气体流量为0~100sccm,腔室压强为5~100毫托,射频功率为100~1000瓦。
由于所述第一材料层400为非导电材质,无法直接在所述第一材料层400上形成于所述第一金属层300连接的导电插塞。
参考图9,对暴露出的所述第一材料层400进行化学处理,形成第二材料层410。
对所述第一材料层400进行化学处理,避免采用干法刻蚀等工艺直接去除所述第一材料层400,不会损伤所述覆盖层210和所述第一金属层300,保证了形成的互连结构的质量,并且不会造成第一金属层300的穿通,提高了半导体结构的可靠性。
本实施例中,所述化学处理为氧化处理,所述第一材料层400为碳化硼。具体表现为对暴露出的所述第一材料层400进行定向氧化,生成所述第二材料层410。本实施例中,所述第二材料层410为三氧化二硼。
本实施例中,所述氧化处理采用的气体包括氧气和氩气。
继续参考图9,本实施例中,在对所述第一材料层400进行氧化处理前,还在所述通孔600侧壁形成保护层610。
本实施例中,所述保护层610为低K介质层,具有防水防氧化的作用,可以在氧化处理的过程中,保护所述第二介质层500免受损伤。
本实施例中,参考图10,生成所述第二材料层410后,去除所述第二材料层410。
本实施例中,采用湿法清洗去除所述第二材料层410,所述湿法清洗的溶液为稀释的氢氟酸溶液,所述氢氟酸与水的体积比为1:2000~1:3000。
其他实施例中,所述湿法清洗的溶液也可以是去离子水。
当采用稀释的氢氟酸溶液作为湿法清洗的溶液时,去除所述第二材料层410的同时,一起去除所述保护层610;当采用去离子水作为湿法清洗的溶液时,去除所述第二材料层410时,保留了所述保护层610。
本实施例中,将对所述第一材料层400的去除,转化为对所述第二材料层410的去除,因为直接去除所述第一材料层400容易导致所述第一金属层300穿通,降低生成的半导体结构的可靠性,转化为所述第二材料层410后,再采用湿法清洗方式去除所述第二材料层,用去离子水或稀释的氢氟酸溶液不会对所述覆盖层210和所述第一金属层300造成损伤,从而可以提高半导体结构的性能。
继续参考图10,去除所述第二材料层410后,在所述通孔600内填充满第二金属层620,形成连接所述第一金属层300的导电插塞。
本实施例中,形成所述导电插塞的方法包括:在所述通孔600内填充第二金属材料层,所述第二金属材料层覆盖所述通孔600的侧壁、底部以及所述第二介质层500表面;对所述第二金属材料层进行化学机械研磨,使所述第二金属材料层顶部与所述第二介质层500顶部表面齐平,形成所述第二金属层620,所述第二金属层620与所述第一金属层300接触连接。
本实施例中,采用电化学电镀法在所述通孔600内填充所述第二金属材料层。
所述第二金属层620的材料可以是铜、钴、钨或铂。本实施例中,所述第二金属层620为铜。
本实施例中,在形成所述导电插塞的过程中,所述覆盖层210的形状保持稳定,相邻所述覆盖层210之间的间距也固定,因此,最终形成的所述导电插塞的底部尺寸也固定,不会扩大,以免发生短路的情况。
另一实施例中,所述化学处理为还原处理,所述第一材料层400为氮化铜或氮化铝。
所述还原处理的工艺参数包括:采用氢气作为还原气体。
当所述第一材料层400为氮化铜时,还可以采用加热分解法生成所述第二材料层,所述加热分解的温度为300~400℃。
参考图11,当所述第一材料层400为氮化铜时,还原处理后形成所述第二材料层410为铜。由于本实施例中所述第一金属层300为铜,因此不需要去除所述第二材料层410,可以直接在所述第二材料层410上形成第二金属层620,所述第二金属层620与所述第一金属层300通过所述铜相互连接。
形成所述第二金属层620的方法与前述实施例公开的方法相同,在此不再赘述。
采用氮化铜作为第一材料层400的材料,不仅可以满足提高半导体结构性能的要求,还可以减少工艺步骤,简化工艺流程。
当所述第一材料层400为氮化铝时,还原处理后形成的所述第二材料层410为铝。本实施例中,由于所述第一金属层300的材料为铜,为了更好的互连效果,因此形成铝后,先去除铝,再在所述通孔内形成所述第二金属层620。
在其他实施例中,如果所述第一金属层300的材料为铝,形成铝后也可以不去除,直接在铝上形成所述第二金属层620。
去除铝的方法为湿法腐蚀,湿法腐蚀的腐蚀液包括硝酸溶液或磷酸溶液或稀释的氢氧化钠溶液等。
需要说明的是,当所述第一材料层400为氮化铝时,在形成所述第一材料层400之前,还刻蚀部分宽度的所述覆盖层210,使相邻所述覆盖层210之间的间距变大。这样做的目的在于,后续去除了铝层后,能完全暴露出所述第一金属层300,使所述第一金属层300和所述第二金属层620充分接触,提高通孔的质量。
本发明提供的技术方案中,一方面,通过在覆盖层和第一金属层上沉积第一材料层,可以保护覆盖层和第一金属层在通孔形成过程中不被损伤,提高了通孔的质量,限定了通孔底部尺寸,避免发生短路;另一方面,通过对第一材料层进行化学处理,形成第二材料层,不直接去除第一材料层,可以减小第一金属层穿通的可能性,提高形成的半导体结构的可靠性。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种半导体结构的形成方法,其特征在于,包括:
提供半导体基底,在所述半导体基底上依次形成第一介质层和覆盖层;
在所述第一介质层和所述覆盖层内形成若干分立的第一金属层,所述第一金属层顶部与所述覆盖层顶部表面齐平;
在所述覆盖层和所述第一金属层表面形成第一材料层;
在所述第一材料层表面形成第二介质层;
刻蚀所述第二介质层直至暴露出所述第一材料层表面,形成通孔;
对暴露出的所述第一材料层进行化学处理,形成第二材料层。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述化学处理包括氧化处理或还原处理。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,当所述化学处理为氧化处理时,所述第一材料层为碳化硼,所述第二材料层为三氧化二硼。
4.如权利要求2所述的半导体结构的形成方法,其特征在于,当所述化学处理为还原处理时,所述第一材料层包括氮化铜或氮化铝。
5.如权利要求4所述的半导体结构的形成方法,其特征在于,在形成所述第二材料层之后,还包括:在所述通孔内填充满第二金属层,形成连接所述第一金属层的导电插塞。
6.如权利要求3所述的半导体结构的形成方法,其特征在于,在形成所述第二材料层之后,还包括:
去除所述第二材料层;
在所述通孔内填充满第二金属层,形成连接所述第一金属层的导电插塞。
7.如权利要求6所述的半导体结构的形成方法,其特征在于,采用湿法清洗去除所述第二材料层,所述湿法清洗的溶液包括去离子水或氢氟酸溶液。
8.如权利要求3所述的半导体结构的形成方法,其特征在于,在氧化处理之前,在所述通孔侧壁形成保护层。
9.如权利要求1所述的半导体结构的形成方法,其特征在于,在形成所述第一材料层之前,刻蚀部分厚度的所述第一金属层,使所述第一金属层顶部低于所述覆盖层的顶部表面。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,刻蚀所述第二介质层的方法包括:
在所述第二介质层表面形成硬掩膜层;
图形化所述硬掩膜层,形成开口,所述开口暴露出所述第一材料层顶部的所述第二介质层;
沿所述开口刻蚀所述第二介质层直至暴露出所述第一材料层表面。
11.如权利要求10所述的半导体结构的形成方法,其特征在于,所述硬掩膜层的材料包括氮化钛、氮化铝、氮化硼或氮化钽的其中一种或多种。
CN202010048630.1A 2020-01-16 2020-01-16 半导体结构的形成方法 Pending CN113130384A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010048630.1A CN113130384A (zh) 2020-01-16 2020-01-16 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010048630.1A CN113130384A (zh) 2020-01-16 2020-01-16 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN113130384A true CN113130384A (zh) 2021-07-16

Family

ID=76771801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010048630.1A Pending CN113130384A (zh) 2020-01-16 2020-01-16 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN113130384A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116130414A (zh) * 2023-04-20 2023-05-16 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101069280A (zh) * 2004-12-01 2007-11-07 皇家飞利浦电子股份有限公司 一种在集成电路管芯上形成互连结构的方法
CN101154622A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN101330019A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法及通孔区内钝化层去除方法
CN101364565A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US20100044869A1 (en) * 2008-08-22 2010-02-25 Chartered Semiconductor Manufacturing, Ltd. Reliable interconnects
US20110163062A1 (en) * 2009-10-23 2011-07-07 Gordon Roy G Self-aligned barrier and capping layers for interconnects
CN103151335A (zh) * 2007-04-09 2013-06-12 哈佛学院院长等 用于铜互连的氮化钴层及它们的形成方法
CN103928389A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104103575A (zh) * 2013-04-10 2014-10-15 中芯国际集成电路制造(上海)有限公司 铜互连线的形成方法
CN105448805A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20160305024A1 (en) * 2013-12-24 2016-10-20 Up Chemical Co., Ltd. Copper metal film, method for preparing the same, and method for forming copper interconnect for semiconductor device using the same
US20180350621A1 (en) * 2017-06-02 2018-12-06 Applied Materials, Inc. Dry stripping of boron carbide hardmask

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101069280A (zh) * 2004-12-01 2007-11-07 皇家飞利浦电子股份有限公司 一种在集成电路管芯上形成互连结构的方法
CN101154622A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN103151335A (zh) * 2007-04-09 2013-06-12 哈佛学院院长等 用于铜互连的氮化钴层及它们的形成方法
CN101330019A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法及通孔区内钝化层去除方法
CN101364565A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US20100044869A1 (en) * 2008-08-22 2010-02-25 Chartered Semiconductor Manufacturing, Ltd. Reliable interconnects
US20110163062A1 (en) * 2009-10-23 2011-07-07 Gordon Roy G Self-aligned barrier and capping layers for interconnects
CN103928389A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104103575A (zh) * 2013-04-10 2014-10-15 中芯国际集成电路制造(上海)有限公司 铜互连线的形成方法
US20160305024A1 (en) * 2013-12-24 2016-10-20 Up Chemical Co., Ltd. Copper metal film, method for preparing the same, and method for forming copper interconnect for semiconductor device using the same
CN105448805A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20180350621A1 (en) * 2017-06-02 2018-12-06 Applied Materials, Inc. Dry stripping of boron carbide hardmask

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116130414A (zh) * 2023-04-20 2023-05-16 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构

Similar Documents

Publication Publication Date Title
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
CN108074861B (zh) 半导体结构及其制造方法
TWI671810B (zh) 半導體裝置的形成方法與半導體裝置
KR20100122701A (ko) 반도체 소자의 제조방법
KR20020085722A (ko) 반도체 소자의 연결 배선 형성 방법
CN106409752B (zh) 半导体结构的形成方法
CN106409751B (zh) 半导体结构的形成方法
CN106952863B (zh) 半导体器件的形成方法
US10468348B2 (en) Method for manufacturing interconnection
US20010012690A1 (en) Optimized metal etch process to enable the use of aluminum plugs
CN115295530A (zh) 一种半导体结构及其制作方法
CN115116938A (zh) 半导体结构及其形成方法
KR100672823B1 (ko) 반도체 장치에서 배선의 형성 방법
CN115472556A (zh) 形成互连结构的方法
CN111293074B (zh) 半导体结构及其形成方法
KR100852207B1 (ko) 절연막 제거방법 및 금속 배선 형성방법
CN113130384A (zh) 半导体结构的形成方法
TWI872508B (zh) 半導體裝置及其製造方法
JP2008010824A (ja) 半導体メモリ素子の製造方法
CN109755175B (zh) 互连结构及其形成方法
KR100613390B1 (ko) 금속 배선된 반도체 소자 및 반도체 소자 금속 배선 형성방법
CN111834197A (zh) 半导体结构及其制备方法
CN112289675B (zh) 半导体结构的形成方法及半导体结构
CN101308809A (zh) 铝导线的制作方法
CN106328616B (zh) 导体插塞及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination