[go: up one dir, main page]

CN113097137B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113097137B
CN113097137B CN202010018892.3A CN202010018892A CN113097137B CN 113097137 B CN113097137 B CN 113097137B CN 202010018892 A CN202010018892 A CN 202010018892A CN 113097137 B CN113097137 B CN 113097137B
Authority
CN
China
Prior art keywords
channel pillar
forming
oxide layer
gate oxide
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010018892.3A
Other languages
English (en)
Other versions
CN113097137A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010018892.3A priority Critical patent/CN113097137B/zh
Publication of CN113097137A publication Critical patent/CN113097137A/zh
Application granted granted Critical
Publication of CN113097137B publication Critical patent/CN113097137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，包括：提供基底，所述基底包括相邻接的外围区与核心区，所述外围区上具有第一沟道柱，所述核心区上具有第二沟道柱；在所述第一沟道柱的侧壁形成第一栅氧层；在所述基底上形成隔离结构，所述隔离结构覆盖所述第一栅氧层的部分侧壁。通过所述隔离结构覆盖部分所述第一栅氧层的侧壁表面，在后续对所述第二沟道柱的侧壁表面进行清洗处理时，虽然清洗溶液会对所述隔离结构造成一定刻蚀，进而减小所述隔离结构的厚度，但是并不会暴露出第一沟道柱的侧壁，因而能够保证后续在第一沟道柱侧壁上形成的第一栅极结构全部形成在第一栅氧层的表面，使得所述第一沟道柱的电学性能稳定，进而提升最终形成的半导体结构的电学性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的金属-氧化物半导体场效应晶体管相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。
随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种沟道栅极环绕(gate-all-around，简称GAA)结构的鳍式场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。
然而，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效的提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：基底，所述基底包括相邻接的外围区与核心区，所述外围区上具有第一沟道柱，所述核心区上具有第二沟道柱；位于所述第一沟道柱侧壁上的第一栅氧层；位于所述基底上的隔离结构，所述隔离结构覆盖所述第一栅氧层的部分侧壁，且所述隔离结构的顶部表面低于所述第一沟道柱与第二沟道柱的顶部表面。
可选的，所述基底包括衬底以及位于所述衬底上的源掺杂层，所述第一沟道柱与所述第二沟道柱位于所述源掺杂层上。
可选的，还包括：位于所述第二沟道柱侧壁上的第二栅氧层。
可选的，还包括：位于所述隔离结构上的第一栅极结构与第二栅极结构。
可选的，还包括：位于所述隔离结构上的介质层，所述介质层覆盖所述第一栅极结构与所述第二栅极结构。
可选的，还包括：位于所述外围区上的第一导电结构、以及位于所述核心区上的第二导电结构。
相应的，本发明还提供了一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括相邻接的外围区与核心区，所述外围区上具有第一沟道柱，所述核心区上具有第二沟道柱；在所述第一沟道柱的侧壁形成第一栅氧层；在所述基底上形成隔离结构，所述隔离结构覆盖所述第一栅氧层的部分侧壁，且所述隔离结构的顶部表面低于所述第一沟道柱与第二沟道柱的顶部表面。
可选的，所述基底包括衬底以及位于所述衬底上的源掺杂层，所述第一沟道柱与所述第二沟道柱位于所述源掺杂层上。
可选的，在所述第一沟道柱的侧壁形成第一栅氧层的方法包括：在所述第一沟道柱与所述第二沟道柱的侧壁表面、以及所述基底上形成初始第一栅氧层；刻蚀去除所述第二沟道柱侧壁表面的初始第一栅氧层，在所述第一沟道柱的侧壁形成所述第一栅氧层。
可选的，所述初始第一栅氧层的材料包括氧化硅。
可选的，所述初始第一栅氧层的形成工艺包括物理气相沉积工艺或热氧化工艺。
可选的，在形成所述初始第一栅氧层之后，且在形成所述第一栅氧层之前形成所述隔离结构，所述隔离结构的形成方法包括：在所述基底上形成初始隔离结构，所述初始隔离结构覆盖所述第一沟道柱与所述第二沟道柱；对所述初始隔离结构进行平坦化处理，直至暴露出所述第一沟道柱与所述第二沟道柱的顶部表面为止；在平坦化处理之后，刻蚀部分所述初始隔离结构，形成所述隔离结构。
可选的，所述初始隔离结构的材料包括氧化硅。
可选的，在形成所述初始隔离结构之前，还包括：在所述初始第一栅氧层上形成保护层，所述初始隔离结构位于所述保护层上。
可选的，所述保护层的材料包括氧化硅。
可选的，在形成所述第一栅氧层之后，还包括：对所述第二沟道柱的侧壁表面进行清洗处理。
可选的，在所述清洗处理之后，还包括：在所述第二沟道柱的侧壁表面形成第二栅氧层。
可选的，在形成所述隔离结构之后，还包括：在所述第一沟道柱上形成第一栅极结构；在所述第二沟道柱上形成第二栅极结构。
可选的，在所述隔离结构上形成介质层，所述介质层覆盖所述第一栅极结构与所述第二栅极结构。
可选的，在所述外围区上形成第一导电结构；在所述核心区上形成第二导电结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，通过在所述第一沟道柱的侧壁表面形成第一栅氧层，在所述基底上形成隔离结构，所述隔离结构覆盖部分所述第一栅氧层的侧壁表面，在后续对所述第二沟道柱的侧壁表面进行清洗处理时，虽然清洗溶液会对所述隔离结构造成一定刻蚀，进而减小所述隔离结构的厚度，但是并不会暴露出所述第一沟道柱的侧壁，因而能够保证后续在所述第一沟道柱侧壁上形成的第一栅极结构全部形成在所述第一栅氧层的表面，使得所述第一沟道柱的电学性能稳定，进而提升最终形成的半导体结构的电学性能。
进一步，在所述第一沟道柱的侧壁形成第一栅氧层的方法包括：在所述第一沟道柱与所述第二沟道柱的侧壁表面、以及所述基底上形成初始第一栅氧层；刻蚀去除所述第二沟道柱侧壁表面的初始第一栅氧层，在所述第一沟道柱的侧壁形成所述第一栅氧层。由于所述初始第一栅氧层的材料与所述隔离结构的材料相同，形成在所述基底表面上的初始第一栅氧层也能够起到隔离效果，因此只需要去除第二沟道柱侧壁上的初始第一栅氧层，而不需要去除形成在所述基底表面的初始第一栅氧层，能够减少制程的工序，有效的提升生产效率。
进一步，在形成所述初始隔离结构之前，还包括：在所述初始第一栅氧层上形成保护层，所述初始隔离结构位于所述保护层上。通过所述保护层能够减小在刻蚀去除所述初始隔离结构时对所述第一栅氧层的损伤。
进一步，在形成所述第一栅氧层之后，还包括：对所述第二沟道柱的侧壁表面进行清洗处理。通过所述清洗处理能够提升所述第二沟道柱侧壁的洁净度，在后续的制程中，使得在所述第二沟道柱侧壁上形成的第二栅氧层与所述第二沟道柱之间具有更好的结合性。
附图说明
图1至图4是一种半导体结构的结构示意图；
图5至图15是本发明半导体结构的形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。以下将结合附图进行具体说明。
请参考图1，提供基底100，所述基底100包括相邻接的核心区I与外围区III，所述外围区III上具有第一沟道柱101，所述核心区I上具有第二沟道柱102。
请参考图2，在所述基底100上形成隔离结构103，所述隔离结构103覆盖部分所述第一沟道柱101与所述第二沟道柱102的侧壁表面，且所述隔离结构103的顶部表面低于所述第一沟道柱101与所述第二沟道柱102的顶部表面。
请参考图3，在形成所述隔离结构103之后，在所述第一沟道柱101与所述第二沟道柱102的侧壁形成初始第一栅氧层；刻蚀去除所述第二沟道柱侧壁上的初始第一栅氧层，形成所述第一栅氧层104。
请参考图4，对所述第二沟道柱102的侧壁进行清洗处理。
在后续的制程中，需要在所述第二沟道柱102的侧壁上形成第二栅氧层，由于第一沟道柱101与所述第二沟道柱102分别位于外围区III与核心区I，对所述第一栅氧层104与所述第二栅氧层的要求会存在不同，具体表现在第一栅氧层104与所述第二栅氧层的厚度不同，这是由于所述外围区的工作电压较大，因此需要所述第一栅氧层104的厚度较厚。
在上述实施例中，先在外围区III的第一沟道柱101与第二沟道柱102的侧壁上形成初始第一栅氧层，然后去除所述第二沟道柱102上的初始第一栅氧层，在去除所述第二沟道柱102上的初始第一栅氧层之后，需要对所述第二沟道柱102的侧壁进行清洗处理，清洗处理的目的是为了在后续的制程中更好的在所述第二沟道柱102上形成第二栅氧层。
然而，在对所述第二沟道柱102进行清洗处理的过程中，清洗溶液会对隔离结构103造成一定的刻蚀，使得隔离结构103的沿垂直于基底100表面方向的厚度减小，进而会暴露出所述第一沟道柱101的部分侧壁表面A，在后续的制程中，还需要在所述第一沟道柱101的侧壁上形成第一栅极结构，由于所述第一沟道柱101的部分侧壁是直接暴露在外的，进而导致会有部分所述第一栅极结构直接形成于第一沟道柱101的侧壁表面，剩余部分的第一栅极结构形成在第一栅氧层104的侧壁表面，因此会使得所述第一沟道柱101的电学性能不稳定，进而影响最终形成的半导体结构的电学性能。
在此基础上，本发明提供一种半导体结构及其形成方法，通过在所述第一沟道柱的侧壁表面形成第一栅氧层，在所述基底上形成隔离结构，所述隔离结构覆盖部分所述第一栅氧层的侧壁表面，在后续对所述第二沟道柱的侧壁表面进行清洗处理时，虽然清洗溶液会对所述隔离结构造成一定刻蚀，进而减小所述隔离结构的厚度，但是并不会暴露出所述第一沟道柱的侧壁，因而能够保证后续在所述第一沟道柱侧壁上形成的第一栅极结构全部形成在所述第一栅氧层的表面，使得所述第一沟道柱的电学性能稳定，进而提升最终形成的半导体结构的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图5至图15，是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图5，提供基底200，所述基底包括相邻接的外围区II与核心区I，所述外围区II上具有第一沟道柱201，所述核心区I上具有第二沟道柱202。
所述基底包括衬底203以及位于所述衬底203上的源掺杂层204，所述第一沟道柱201与所述第二沟道柱202位于所述源掺杂层204上。
在本实施例中，所述衬底203为硅衬底；在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅衬底或绝缘体上锗等半导体衬底。
所述源掺杂层204为所述半导体结构的源极。所述源掺杂层204内具有掺杂离子，所述掺杂离子的类型为N型或P型；所述N型离子包括磷离子或砷离子；所述P型离子包括硼离子或铟离子。
在本实施例中，所述源掺杂层204的形成工艺包括离子注入工艺，所述离子注入工艺的方法包括：对所述衬底203进行离子注入，形成所述源掺杂层204。
在其他实施例中，所述源掺杂层的形成工艺还可以采用原位掺杂工艺，所述原位掺杂工艺的方法包括：在所述基底上形成外延层，对所述外延层进行原位掺杂，形成所述源掺杂层。
所述第一沟道柱201与所述第二沟道柱202的形成方法包括：在所述源掺杂层204上形成沟道材料层(未图示)；在所述沟道材料层表面形成第一掩膜层(未图示)，所述第一掩膜层暴露出部分所述沟道材料层表面；以所述第一掩膜层为掩膜刻蚀所述沟道材料层，直至暴露出所述源掺杂层204表面，在所述源掺杂层204上形成所述第一沟道柱201与所述第二沟道柱202，所述第一沟道柱201位于所述外围区II上，所述第二沟道柱202位于所述核心区I上。
在本实施例中，刻蚀所述沟道材料层的工艺包括干法刻蚀工艺。
在本实施例中，所述第一沟道柱201与所述第二沟道柱202的材料包括硅；在其他实施例中，所述第一沟道柱与所述第二沟道柱的材料还可以包括锗、锗化硅、砷化镓等半导体材料。
在本实施例中，形成所述沟道材料层的工艺包括外延生长工艺；在其他实施例中，形成所述沟道材料层的工艺包括物理气相沉积工艺或原子层沉积工艺。
在本实施例中，所述第一掩膜层的材料包括光刻胶；在其他实施例中，所述第一掩膜层的材料包括硬掩膜材料，所述硬掩膜材料包括氧化硅或氮化硅。
在本实施例中，形成所述第一掩膜层的工艺采用旋涂工艺。
在形成所述第一沟道柱201与所述第二沟道柱202之后，去除所述第一掩膜层。在本实施例中，去除所述第一掩膜层的工艺包括灰化工艺。
在形成所述第一沟道柱201与所述第二沟道柱202之后，在所述第一沟道柱201的侧壁形成第一栅氧层；在所述基底200上形成隔离结构，所述隔离结构覆盖所述第一栅氧层的部分侧壁，且所述隔离结构的顶部表面低于所述第一沟道柱201与第二沟道柱202的顶部表面。所述第一栅氧层与所述隔离结构的具体形成过程请参考图6至图10。
请参考图6，在所述第一沟道柱201与所述第二沟道柱202的侧壁与顶部表面、以及所述基底200上形成初始第一栅氧层205。
在本实施例中，在所述外围区II所形成的鳍式场效应晶体管用于形成输入输出电路，所述核心区I所形成的鳍式场效应晶体管用于构成集成电路的核心器件。因此，所述核心区I所形成的鳍式场效应晶体管的工作电压较小；而外围区II所形成的鳍式场效应晶体管的工作电压较大，因此对所述第一沟道柱201与所述第二沟道柱202上形成的栅氧层的要求不一致，具体体现在后续的制程中，需要在所述第一沟道柱201侧壁上形成的第一栅氧层的厚度较厚。
由于对所述第一沟道柱201与所述第二沟道柱202上形成的栅氧层的要求不一致，在后续的制程中，通过将形成于所述第二沟道柱202上的初始第一栅氧层205去除，先在所述第一沟道柱201的侧壁形成厚度较大的第一栅氧层，再在所述第二沟道柱202的侧壁上形成第二栅氧层。由于所述第一栅氧层的厚度较大，因此对应的所述初始第一栅氧层205的厚度也要较大。
在本实施例中，所述初始第一栅氧层205的材料包括氧化硅。
在本实施例中，所述初始第一栅氧层205的形成工艺包括物理气相沉积工艺；在其他实施例中，初始第一栅氧层的形成工艺还可以包括热氧化工艺。
请参考图7，在形成所述初始第一栅氧层205之后，在所述初始第一栅氧层205上形成保护层206。
在本实施例中，所述保护层206的材料包括氧化硅。
在本实施例中，所述保护层206的形成工艺包括原子层沉积工艺。
所述保护层206的作用是在后续刻蚀初始隔离结构时，通过所述保护层206能够减小在刻蚀过程中对所述初始第一栅氧层205的损伤。
请参考图8，在形成所述保护层206之后，在所述基底200上形成初始隔离结构207，所述初始隔离结构207覆盖所述第一沟道柱201与所述第二沟道柱202；对所述初始隔离结构207进行平坦化处理，直至暴露出所述保护层206的顶部表面为止。
在本实施例中，所述初始隔离结构207的材料包括氧化硅；在其他实施例中，所述初始隔离结构的材料还可以包括氮化硅或氮碳化硅。
在本实施例中，所述平坦化处理的工艺包括化学机械打磨工艺；在其他实施例中，所述平坦化处理的工艺还可以为湿法刻蚀工艺或干法刻蚀工艺。
请参考图9，在平坦化处理之后，刻蚀部分所述初始隔离结构207，形成所述隔离结构208。
形成的所述隔离结构208的顶部表面低于所述第一沟道柱201与所述第二沟道柱202的顶部表面。
在本实施例中，刻蚀部分所述初始隔离结构207的工艺包括湿法刻蚀工艺；在其他实施例中，刻蚀部分所述初始隔离结构的工艺还可以包括干法刻蚀工艺。
请继续参考图9，在本实施例中，在刻蚀部分所述初始隔离结构207之后，刻蚀去除暴露在所述第一沟道柱与第二沟道柱202侧壁与顶部上的保护层206；在去除暴露在所述第一沟道柱201与第二沟道柱202侧壁与顶部上的保护层206之后，刻蚀去除所述第一沟道柱201与所述第二沟道柱202顶部表面的初始第一栅氧层205。
在本实施例中，刻蚀去除暴露在所述第一沟道柱201与第二沟道柱202侧壁与顶部上的保护层206、以及所述第一沟道柱201与所述第二沟道柱202顶部表面的初始第一栅氧层205的工艺包括各向异性的湿法刻蚀工艺。
请参考图10，在形成所述隔离结构208之后，刻蚀去除所述第二沟道柱202侧壁表面的初始第一栅氧层205，在所述第一沟道柱201的侧壁形成所述第一栅氧层209。
刻蚀去除所述第二沟道柱202侧壁表面的初始第一栅氧层205的方法包括：在所述基底200上形成牺牲层(未图示)，所述牺牲层覆盖所述第一沟道柱201，且所述牺牲层暴露出所述第二沟道柱202；以所述牺牲层为掩膜，刻蚀位于所述第二沟道柱202侧壁上的初始第一栅氧层205，形成所述第一栅氧层209；在形成所述第一栅氧层209之后，去除所述牺牲层。
在本实施例中，刻蚀去除所述初始第一栅氧层205的工艺包括各向异性的湿法刻蚀工艺。
通过将形成的所述隔离结构208覆盖部分所述第一栅氧层209的侧壁表面，在后续对所述第二沟道柱202的侧壁表面进行清洗处理时，虽然清洗溶液会对所述隔离结构208造成一定刻蚀，进而减小所述隔离结构208的厚度，但是并不会暴露出所述第一沟道柱201的侧壁，因而能够保证后续在所述第一沟道柱201侧壁上形成的第一栅极结构全部形成在所述第一栅氧层209的表面，使得所述第一沟道柱201的电学性能稳定，进而提升最终形成的半导体结构的电学性能。
另外，由于所述初始第一栅氧层205的材料与所述隔离结构208的材料相同，形成在所述基底200表面上的初始第一栅氧层205也能够起到隔离效果，因此只需要去除第二沟道柱202侧壁上的初始第一栅氧层205，而不需要去除形成在所述基底200表面的初始第一栅氧层205，能够减少制程的工序，有效的提升生产效率。
请参考图11，在形成所述第一栅氧层209之后，对所述第二沟道柱202的侧壁表面进行清洗处理。
所述清洗处理的目的是去除所述第二沟道柱202侧壁的杂质或缺陷，所述缺陷包括形成于所述第二沟道柱侧壁上的悬挂键，目的是保证后续在所述第二沟道柱202侧壁形成的第二栅氧层能够与所述第二沟道柱202更好的结合。
在清除处理的过程中，清洗溶液容易对所述隔离结构208造成一定的损伤，进而对隔离结构208造成一定的减薄，同时所述清洗溶液对所述第一沟道柱201侧壁的第一栅氧层209也会造成一定的损伤，对所述第一栅氧层209的厚度造成一定的减薄，但是，在电学性能的要求中，只要所述第一栅氧层209的厚度到达一定值即可，即使清洗溶液对所述第一栅氧层209的表面会造成一定的损伤，只要保证所述第一栅氧层209的厚度在预设范围内即可。
请参考图12，在所述清洗处理之后，在所述第二沟道柱202的侧壁表面形成第二栅氧层210。
所述第二栅氧层210的形成方法包括：在所述第二沟道柱202的侧壁表面、以及所述第二沟道柱202与所述隔离结构208的顶部表面形成初始第二栅氧层(未图示)；回刻蚀所述初始第二栅氧层，直至暴露出所述第二沟道柱202与所述基底200的顶部表面为止，形成所述第二栅氧层210。
在本实施例中，所述初始第二栅氧层的形成工艺采用原子层沉积工艺。
请参考图13，在形成所述第二栅氧层210之后，在所述第一沟道柱201上形成第一栅极结构211；在所述第二沟道柱202上形成第二栅极结构212。
在本实施例中，所述第一栅极结构211具体形成于第一栅氧层209上，所述第二栅极结构212具体形成于第二栅氧层210上。
所述第一栅极结构211与所述第二栅极结构212分别包括位于所述第一沟道柱201与所述第二沟道柱202侧壁的栅介质层，以及位于所述栅介质层表面的栅极层(未标示)；在其他实施例中，所述第一栅极结构与所述第二栅极结构的第一部分还可以包括所述功函数层，所述功函数层位于所述栅介质层与所述栅极层之间。
所述栅介质层的形成方法包括：在所述隔离结构208表面以及所述第一沟道柱201或所述第二沟道柱202的侧壁表面和顶部表面形成栅介质材料层(未图示)；在所述栅介质材料层表面形成第二掩膜层(未图示)，所述第二掩膜层暴露出部分所述栅介质材料层表面；以所述第二掩膜层为掩膜刻蚀所述栅介质材料层，直至暴露出所述隔离结构208表面，在所述第一沟道柱201或第二沟道柱202的侧壁形成所述栅介质层。
在其他实施例中，所述栅介质层与所述栅极层可以同时形成，所述栅介质层与所述栅极层的形成方法包括：在所述隔离结构表面以及所述第一沟道柱或所述第二沟道柱的侧壁表面和顶部表面形成栅介质材料层；在所述栅介质材料层上形成栅极材料层；在所述栅极材料层表面形成第二掩膜层，所述第二掩膜层暴露出部分所述栅极材料层表面；以所述第二掩膜层为掩膜刻蚀所述栅极材料层与所述栅介质材料层，直至暴露出所述隔离结构表面，在所述第一沟道柱或所述第二沟道柱侧壁形成所述栅极层与所述栅介质层。
在本实施例中，所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9；所述高介电常数材料包括氧化铪或氧化铝；在其他实施例中，所述栅介质层的材料包括氧化硅。
在本实施例中，形成所述栅介质材料层的工艺包括化学气相沉积工艺；在其他实施例中，形成所述栅介质材料层的工艺包括原子层沉积工艺。
在本实施例中，所述第二掩膜层的材料包括光刻胶；在其他实施例中，所述第二掩膜层的材料包括硬掩膜材料，所述硬掩膜材料包括氧化硅或氮化硅。
在本实施例中，形成所述第二掩膜层的工艺包括旋涂工艺。
在形成所述栅介质层之后，去除所述第二掩膜层。在本实施例中，去除所述第二掩膜层的工艺包括灰化工艺。
在形成所述第一栅极结构211与所述第二栅极结构212之后，在所述外围区II上形成第一导电结构；在所述核心区I上形成第二导电结构。所述第一导电结构与所述第二导电结构的具体形成方法请参考图14至图15。
请参考图14，在所述基底200上形成介质层213，所述介质层覆盖所述第一沟道柱201、第二沟道柱202、第一栅极结构211以及第二栅极结构212。
所述介质层213的材料包括氧化硅、低k介质材料(低k介质材料指相对介电常数低于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数低于2.5的介质材料)。
请参考图15，在所述介质层213上形成第三掩膜层(未图示)，所述第三掩膜层内具有暴露出所述介质层213顶部表面的第一开口、第二开口、第三开口以及第四开口(未图示)；以所述第三掩膜层为掩膜刻蚀所述介质层与所述隔离结构，形成第一凹槽、第二凹槽、第三凹槽以及第四凹槽(未标示)，所述第一凹槽暴露出所述第一栅极结构211，所述第二凹槽暴露出所述外围区II的源掺杂层204顶部表面，所述第三凹槽暴露出所述第二栅极结构212，所述第四凹槽暴露出所述核心区I的源掺杂层204顶部表面；在所述第一凹槽内形成第一导电插塞214；在所述第二凹槽内形成第二导电插塞215；在所述第三凹槽内形成第三导电插塞216；在所述第四凹槽内形成第四导电插塞217。
所述第一导电结构包括所述第一导电插塞214与所述第二导电插塞215；所述第二导电结构包括所述第三导电插塞216与所述第四导电插塞217。
所述第一导电结构与第二导电结构用于与外部的器件结构实现电连接。
在本实施例中，所述第一导电插塞214、第二导电插塞215、第三导电插塞216与所第四导电插塞217的材料包括铜；在其他实施例中，所述第一导电插塞、第二导电插塞、第三导电插塞与所第四导电插塞的材料还可以包括钴、钨、铝、钛、氮化钛、钽、氮化钽和钌中的一种或多种。
相应的，本发明实施例中还提供了一种由上述方法所形成的半导体结构，请继续参考图10，所述半导体结构包括：基底200，所述基底200包括相邻接的外围区II与核心区I，所述外围区II上具有第一沟道柱201，所述核心区I上具有第二沟道柱202；位于所述第一沟道柱201侧壁上的第一栅氧层209；位于所述基底200上的隔离结构208，所述隔离结构208覆盖所述第一栅氧层209的部分侧壁，且所述隔离结构208的顶部表面低于所述第一沟道柱201与第二沟道柱202的顶部表面。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构，其特征在于，包括：
基底，所述基底包括相邻接的外围区与核心区，所述外围区上具有第一沟道柱，所述核心区上具有第二沟道柱；
位于所述第一沟道柱侧壁上的第一栅氧层；
位于所述基底上的隔离结构，所述隔离结构覆盖所述第一栅氧层的部分侧壁，且所述隔离结构的顶部表面低于所述第一沟道柱与第二沟道柱的顶部表面；
位于所述隔离结构上的第一栅极结构与第二栅极结构。
2.如权利要求1所述的半导体结构，其特征在于，所述基底包括衬底以及位于所述衬底上的源掺杂层，所述第一沟道柱与所述第二沟道柱位于所述源掺杂层上。
3.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第二沟道柱侧壁上的第二栅氧层。
4.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述隔离结构上的介质层，所述介质层覆盖所述第一栅极结构与所述第二栅极结构。
5.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述外围区上的第一导电结构、以及位于所述核心区上的第二导电结构。
6.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括相邻接的外围区与核心区，所述外围区上具有第一沟道柱，所述核心区上具有第二沟道柱；
在所述第一沟道柱的侧壁形成第一栅氧层；
在所述基底上形成隔离结构，所述隔离结构覆盖所述第一栅氧层的部分侧壁，且所述隔离结构的顶部表面低于所述第一沟道柱与第二沟道柱的顶部表面；
在形成所述隔离结构之后，在所述第一沟道柱上形成第一栅极结构；在所述第二沟道柱上形成第二栅极结构。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述基底包括衬底以及位于所述衬底上的源掺杂层，所述第一沟道柱与所述第二沟道柱位于所述源掺杂层上。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述第一沟道柱的侧壁形成第一栅氧层的方法包括：在所述第一沟道柱与所述第二沟道柱的侧壁表面、以及所述基底上形成初始第一栅氧层；刻蚀去除所述第二沟道柱侧壁表面的初始第一栅氧层，在所述第一沟道柱的侧壁形成所述第一栅氧层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述初始第一栅氧层的材料包括氧化硅。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述初始第一栅氧层的形成工艺包括物理气相沉积工艺或热氧化工艺。
11.如权利要求8所述的半导体结构的形成方法，其特征在于，在形成所述初始第一栅氧层之后，且在形成所述第一栅氧层之前形成所述隔离结构，所述隔离结构的形成方法包括：在所述基底上形成初始隔离结构，所述初始隔离结构覆盖所述第一沟道柱与所述第二沟道柱；对所述初始隔离结构进行平坦化处理，直至暴露出所述第一沟道柱与所述第二沟道柱的顶部表面为止；在平坦化处理之后，刻蚀部分所述初始隔离结构，形成所述隔离结构。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述初始隔离结构的材料包括氧化硅。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，在形成所述初始隔离结构之前，还包括：在所述初始第一栅氧层上形成保护层，所述初始隔离结构位于所述保护层上。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氧化硅。
15.如权利要求8所述的半导体结构的形成方法，其特征在于，在形成所述第一栅氧层之后，还包括：对所述第二沟道柱的侧壁表面进行清洗处理。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，在所述清洗处理之后，还包括：在所述第二沟道柱的侧壁表面形成第二栅氧层。
17.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述隔离结构上形成介质层，所述介质层覆盖所述第一栅极结构与所述第二栅极结构。
18.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述外围区上形成第一导电结构；在所述核心区上形成第二导电结构。
CN202010018892.3A 2020-01-08 2020-01-08 半导体结构及其形成方法 Active CN113097137B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010018892.3A CN113097137B (zh) 2020-01-08 2020-01-08 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010018892.3A CN113097137B (zh) 2020-01-08 2020-01-08 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113097137A CN113097137A (zh) 2021-07-09
CN113097137B true CN113097137B (zh) 2023-11-21

Family

ID=76664038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010018892.3A Active CN113097137B (zh) 2020-01-08 2020-01-08 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113097137B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795332A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106653693A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(上海)有限公司 改善核心器件和输入输出器件性能的方法
CN109037154A (zh) * 2017-06-09 2018-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083871B2 (en) * 2016-06-09 2018-09-25 International Business Machines Corporation Fabrication of a vertical transistor with self-aligned bottom source/drain

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795332A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106653693A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(上海)有限公司 改善核心器件和输入输出器件性能的方法
CN109037154A (zh) * 2017-06-09 2018-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN113097137A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
CN109979880B (zh) 半导体结构及其形成方法
CN107346762A (zh) 鳍式场效应管的形成方法
CN107958873A (zh) 鳍式场效应管及其形成方法
CN110581101B (zh) 半导体器件及其形成方法
CN108122976A (zh) 半导体结构及其形成方法、以及sram
CN111490092B (zh) 半导体结构及其形成方法
CN111200011B (zh) 半导体器件及其形成方法
CN106373993B (zh) 晶体管的形成方法
CN108269847A (zh) 半导体结构及其形成方法
CN113314605B (zh) 半导体结构及半导体结构的形成方法
CN109087892B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN113097137B (zh) 半导体结构及其形成方法
CN112928025B (zh) 半导体结构及其形成方法
CN107180760A (zh) 半导体结构及其形成方法
CN111863723A (zh) 半导体结构及其形成方法
TW201944467A (zh) 半導體裝置及其製造方法
CN113903805B (zh) 半导体结构及其形成方法
CN113314595B (zh) 半导体结构及半导体结构的形成方法
CN113363321A (zh) 半导体结构及其形成方法
CN113823692B (zh) 半导体结构及其形成方法
CN112151605A (zh) 半导体结构及其形成方法
CN113745112B (zh) 半导体器件的形成方法
CN112397588B (zh) 半导体结构及其形成方法
CN111755498A (zh) 半导体结构及其形成方法
CN104037084B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant