[go: up one dir, main page]

CN113066872A - 可变电容器 - Google Patents

可变电容器 Download PDF

Info

Publication number
CN113066872A
CN113066872A CN202110317371.2A CN202110317371A CN113066872A CN 113066872 A CN113066872 A CN 113066872A CN 202110317371 A CN202110317371 A CN 202110317371A CN 113066872 A CN113066872 A CN 113066872A
Authority
CN
China
Prior art keywords
gate electrode
well region
variable capacitor
semiconductor substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110317371.2A
Other languages
English (en)
Inventor
孙超
田武
江宁
钟灿
薛磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110317371.2A priority Critical patent/CN113066872A/zh
Publication of CN113066872A publication Critical patent/CN113066872A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/64—Variable-capacitance diodes, e.g. varactors 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H10D84/215—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors of only varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种可变电容器包括半导体衬底、阱区和栅电极。所述阱区设置于所述半导体衬底中。所述栅电极设置在所述半导体衬底上，所述栅电极在所述半导体衬底的横截方向上与所述阱区的一部分重叠。所述栅电极的导电类型与所述阱区的导电类型互补，用于改善所述可变电容器的电气性能。

Description

可变电容器
本申请是申请日为2020年4月22日、申请号为202080000812.X、发明名称为“可变电容器”的专利申请的分案申请。
技术领域
本公开涉及可变电容器，更具体而言涉及包括栅电极的可变电容器。
背景技术
半导体集成电路中使用了很多种类的电容器结构。例如，半导体集成电路中使用的常见电容器包括金属-氧化物-半导体(MOS)电容器、金属-绝缘体-金属(MIM)电容器以及可变电容器。随着半导体集成电路技术的不断发展以及新一代产品的电路设计比前一代产品变得更小更复杂，电容器的电气性能受到影响，尤其是在电容器的制造工艺与半导体集成电路中的主要部件(例如，金属-氧化物-半导体场效应晶体管(MOSFET))的制造工艺集成的时候。
发明内容
本公开提供了一种可变电容器。该可变电容器中的栅电极的导电类型与该可变电容器中阱区的导电类型互补，以改善可变电容器的电气性能。
根据本公开的实施例，提供了一种可变电容器。该可变电容器包括半导体衬底、阱区和栅电极。阱区设置于半导体衬底中。栅电极设置在半导体衬底上，栅电极在半导体衬底的横截方向上与阱区的一部分重叠。栅电极的导电类型与阱区的导电类型互补。
在一些实施例中，阱区是n型阱区，且栅电极是p型栅电极。
在一些实施例中，栅电极包括p型掺杂多晶硅。
在一些实施例中，栅电极的功函数高于半导体衬底的导带。
在一些实施例中，栅电极的功函数高于或等于5eV。
在一些实施例中，可变电容器还包括设置于阱区中并分别设置于栅电极的两个相对侧的两个源极/漏极区。两个源极/漏极区中的每个包括n型掺杂区。
在一些实施例中，两个源极/漏极区彼此电连接。
在一些实施例中，阱区是p型阱区，且栅电极是n型栅电极。
在一些实施例中，栅电极包括n型掺杂多晶硅。
在一些实施例中，栅电极的功函数低于半导体衬底的价带。
在一些实施例中，栅电极的功函数低于或等于4.1eV。
在一些实施例中，可变电容器还包括设置于阱区中并分别设置于栅电极的两个相对侧的两个源极/漏极区。两个源极/漏极区中的每个包括p型掺杂区。
在一些实施例中，两个源极/漏极区彼此电连接。
在一个实施例中，半导体衬底包括硅半导体衬底。
根据本公开的另一实施例，提供了一种可变电容器。该可变电容器包括半导体衬底、n型阱区和栅电极。n型阱区设置于半导体衬底中。栅电极设置在半导体衬底上，栅电极在半导体衬底的横截方向上与n型阱区的一部分重叠。栅电极的功函数高于半导体衬底的导带。
在一些实施例中，栅电极包括金属栅电极，并且栅电极的功函数高于或等于5eV。
在一些实施例中，可变电容器还包括设置于n型阱区中并分别设置于栅电极的两个相对侧的两个源极/漏极区。两个源极/漏极区中的每个包括n型掺杂区。
根据本公开的另一实施例，提供了一种可变电容器。该可变电容器包括半导体衬底、p型阱区和栅电极。p型阱区设置于半导体衬底中。栅电极设置在半导体衬底上，栅电极在半导体衬底的横截方向上与p型阱区的一部分重叠。栅电极的功函数低于半导体衬底的价带。
在一些实施例中，栅电极包括金属栅电极，并且栅电极的功函数低于或等于4.1eV。
在一些实施例中，可变电容器还包括设置于p型阱区中并分别设置于栅电极的两个相对侧的两个源极/漏极区。两个源极/漏极区中的每个包括p型掺杂区。
本公开的其他方面可以由本领域的技术人员考虑到本公开的说明书、权利要求和附图而理解。
在阅读各附图所示的优选实施例的以下详细描述之后，本领域的普通技术人员毫无疑问将明了本发明的这些和其他目的。
附图说明
附图被并入本文并形成说明书的一部分，例示了本公开的实施例并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。
图1是示出了根据本公开实施例的可变电容器的示意图。
图2是沿图1的线A-A’截取的截面图。
图3是示出了根据本公开实施例的可变电容器的电连接的示意图。
图4是示出了根据本公开另一实施例的可变电容器的示意图。
具体实施方式
尽管对具体配置和布置进行了讨论，但应当理解，这只是出于示例性目的而进行的。相关领域中的技术人员将认识到，在不脱离本公开的实质和范围的情况下，可使用其他的配置和布置。对相关领域的技术人员显而易见的是，本公开还可用于多种其他应用。
要指出的是，在说明书中提到“一个实施例”、“实施例”、“一些实施例”等表示所述的实施例可包括特定的特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这样的措辞用语未必是指相同的实施例。另外，在结合实施例描述特定的特征、结构或特性时，结合明确或未明确描述的其他实施例实现此类特征、结构或特性应在相关领域技术人员的知识范围之内。
通常，可以至少部分从语境中的使用来理解术语。例如，至少部分根据语境，可以使用本文中使用的术语“一个或多个”描述单数意义的任何特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。类似地，至少部分取决于语境，诸如“一”或“该”的术语也可以被理解为传达单数使用或传达复数使用。此外，术语“基于”可以被理解为未必意在传达各因素的排他性集合，相反，可以允许存在未必明确描述的额外因素，同样这至少部分取决于上下文。
将理解的是，虽然术语第一、第二等可能在本文中被用来描述各种元件、部件、区域、层和/或区段，但是这些元件、部件、区域、层和/或区段不应当被这些术语限定。这些术语只是用于将一个元件、部件、区域、层和/或区段与另一区分开。因此，下文论述的第一元件、部件、区域、层或区段可以被称为第二元件、部件、区域、层或区段而不脱离本公开的教导。
应当容易理解，本公开中的“在……上”、“在……上方”和“之上”的含义应当以最宽方式被解读，使得“在……上”不仅表示“直接在”某物“上”而且包括在某物“上”且之间有居间特征或层，且“在……上方”或“之上”不仅表示“在”某物“上方”或“之上”的意思，而且还可以包括“在”某物“上方”或“之上”且之间没有居间特征或层(即，直接在某物上)的意思。
此外，空间相对术语，例如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等等可以在本文中用于描述的方便以描述一个元件或特征与另外一个或多个元件或一个或多个特征的关系，如在附图中示出的。空间相对术语旨在涵盖除了在附图所示取向之外的设备使用或操作过程中的不同的取向。设备可以另外的方式取向(旋转90度或在其他的取向)，并且本文中使用的空间相对描述词可以类似被相应地解释。
在下文中使用术语“形成”或术语“设置”描述向对象涂覆一层材料的行为。这样的术语意在描述任何可能的层形成技术，包括，但不限于热生长、溅镀、蒸镀、化学气相沉积、外延生长、电镀等。
请参考图1和图2。图1是示出了根据本公开实施例的可变电容器100的示意图，图2是沿图1的线A-A’截取的截面图。如图1和图2所示，在本实施例中提供了一种可变电容器100。可变电容器100包括半导体衬底10、阱区14和栅电极G。阱区14设置在半导体衬底10中。栅电极G设置在半导体衬底10上，栅电极G在半导体衬底10的横截方向(例如，图1和图2中所示的第二方向D2和/或第三方向D3)上与阱区14的一部分重叠。栅电极G的导电类型与阱区14的导电类型互补，用于改善可变电容器100的电气性能，例如减小可变电容器100的泄露电流，但不限于此。
具体而言，在一些实施例中，半导体衬底10可以包括硅半导体衬底、硅锗半导体衬底、绝缘体上硅(SOI)衬底或由其他适当材料制成和/或具有其他适当结构的半导体衬底。阱区14可以是通过向半导体衬底10中注入适当掺杂剂形成的n型阱区或p型阱区。例如，用于形成n型阱区的掺杂剂可以包括磷(P)、砷(As)或其他合适的n型掺杂剂，用于形成p型阱区的掺杂剂可以包括硼(B)、镓(Ga)或其他合适的p型掺杂剂。
在本实施例中，栅电极G的导电类型与阱区14的导电类型互补。换言之，在阱区14为n型阱区时，栅电极G为p型栅电极，在阱区14为p型阱区时，栅电极G为n型栅电极。在一些实施例中，栅电极G可以包括第一栅极材料层18，第一栅极材料层18可以包括掺杂半导体材料或其他适当的导电材料。上述掺杂半导体材料可以通过向半导体材料中注入适当掺杂剂来形成。例如，用于形成n型栅电极的掺杂剂可以包括磷、砷或其他合适的n型掺杂剂，用于形成p型栅电极的掺杂剂可以包括硼、镓或其他合适的p型掺杂剂。换言之，栅电极G中的掺杂剂可以与阱区14中的掺杂剂不同。
在一些实施例中，第一栅极材料层18可以包括掺杂多晶硅层或其他适当的掺杂半导体层。例如，在阱区14为n型阱区时，栅电极G可以包括p型掺杂多晶硅，在阱区14为p型阱区时，栅电极G可以包括n型掺杂多晶硅，但不限于此。
在一些实施例中，可变电容器100还可以包括栅极电介质层16和两个源极/漏极区22。栅极电介质层16可以在第一方向D1上设置于栅电极G和半导体衬底10之间。栅极电介质层16可以包括氧化硅、氮氧化硅、高介电常数(高k)材料或其他适当的电介质材料。上文提到的高k材料可以包括氧化铪(HfO2)、氧化铪硅(HfSiO4)、氮氧化铪硅(HfSiON)、氧化铝(Al2O3)、氧化钽(Ta2O5)、氧化锆(ZrO2)或其他适当的高k材料。
两个源极/漏极区22可以设置于阱区14中并分别设置于栅电极G的两个相对侧。在一些实施例中，栅电极G可以在第二方向D2上是细长的，两个源极/漏极区22可以在第三方向D3上分别设置于栅电极G的两个相对侧，第三方向D3可以与第二方向D2基本正交，但不限于此。两个源极/漏极区22的每个可以包括通过向半导体衬底10和阱区14中注入适当掺杂剂形成的。在阱区14为n型阱区时，两个源极/漏极区22的每个可以包括n型掺杂区，在阱区14为p型阱区时，两个源极/漏极区22的每个可以包括p型掺杂区，但不限于此。
在一些实施例中，用于形成n型掺杂区的掺杂剂可以包括磷、砷或其他适当的n型掺杂剂，用于形成p型掺杂区的掺杂剂可以包括硼、镓或其他适当的p型掺杂剂。两个源极/漏极区22中的掺杂剂可以与阱区14中的掺杂剂相同或不同。在一些实施例中，两个源极/漏极区22的导电类型可以与阱区14的导电类型相同，源极/漏极区22中的掺杂剂浓度可以比阱区14中的掺杂剂浓度更高，但不限于此。因此，在阱区14为n型阱区时，源极/漏极区22可以被视为n+掺杂区，在阱区14为p型阱区时，源极/漏极区22可以被视为p+掺杂区，但不限于此。
在一些实施例中，隔离结构12可以设置于半导体衬底10中并围绕阱区14的一部分，被隔离结构12围绕的阱区14可以被视为可变电容器100的有源区，但不限于此。隔离结构12可以包括单层或多层绝缘材料，例如氧化硅、氮化硅、氮氧化硅或其他适当的绝缘材料。在一些实施例中，隔离结构12可以被视为形成于半导体衬底10中的浅沟槽隔离(STI)结构，但不限于此。
在一些实施例中，可变电容器100还可以包括形成于栅电极G的侧壁和栅极电介质层16的侧壁上的间隔体结构20。间隔体结构20可以包括单层或多层绝缘材料，例如氧化硅、氮化硅、氮氧化硅或其他适当的绝缘材料。在一些实施例中，间隔体结构20可以在第二方向D2和/或第三方向D3上与源极/漏极区22的一部分重叠，栅电极G可以在第二方向D2和/或第三方向D3上与源极/漏极区22的一部分重叠，但不限于此。
请参考图3。图3是示出了根据本公开实施例的可变电容器的电连接的示意图。如图3所示，在一些实施例中，栅电极G可以电连接到第一电压端子V1，两个源极/漏极区22可以电连接到不同于第一电压端子V1的第二电压端子V2。在一些实施例中，两个源极/漏极区22可以彼此电连接，但不限于此。在本实施例的可变电容器中，可变电容器的电容可以变化，并可以通过调节施加到栅电极G的电压和/或施加到两个源极/漏极区22的电压来控制。因此，本公开中的可变电容器可以被视为MOS变容二极管，但不限于此。
在本公开中，栅电极G的导电类型与阱区14的导电类型互补，用于改善可变电容器100的电气性能，例如减小可变电容器的泄露电流，但不限于此。例如，在普通n型可变电容器中，阱区为n型阱区，源极/漏极区为n型掺杂区，栅电极为n型栅电极。在施加到普通n型可变电容器中的n型栅电极的电压大约为2伏时，栅极电介质层两个相对侧之间的电势差可以约为1.9伏。不过，在本公开的可变电容器中，栅极电介质层16的两个相对侧之间的电势差可以被减小到大约1.02伏，因为栅电极G是功函数高于普通n型可变电容器中使用的n型栅电极的功函数的p型栅电极。栅极电介质层16的两个相对侧之间的更小电势差可以导致本公开的可变电容器中泄露电流的减小。例如，在n型可变电容器中的栅极电压约为1.2伏且n型栅电极被p型栅电极替代时，泄露电流可以从5.8E-7安培(A)减小到1.79E-9A，n型可变电容器的电容可以从1.20E-13法拉(F)稍微减小到1.02E-13F，但不限于此。
在一些实施例中，在阱区14为n型阱区时，栅电极G的功函数可以比半导体衬底10的导带更高。例如，在半导体衬底10为硅半导体衬底时，半导体衬底10的导带可以约为4.1eV，但不限于此。在阱区14为n型阱区且可变电容器可以被视为n型可变电容器时，栅电极G的功函数可以高于4.1eV，高于4.5eV，高于或等于5eV，或在某个适当的范围之内(例如，从4.8eV到5eV的范围)，但不限于此。上述p型掺杂剂可以用于增大栅电极G的功函数，但不限于此。
在一些实施例中，在阱区14为p型阱区时，栅电极G的功函数可以比半导体衬底10的价带更低。例如，在半导体衬底10为硅半导体衬底时，半导体衬底10的价带可以约为5eV，但不限于此。在阱区14为p型阱区且可变电容器可以被视为p型可变电容器时，栅电极G的功函数可以低于5eV，低于4.5eV，低于或等于4.1eV，或在某个适当的范围之内(例如，从4.1eV到4.3eV的范围)，但不限于此。上述n型掺杂剂可以用于降低栅电极G的功函数，但不限于此。
值得指出的是，可以通过控制栅电极G中掺杂剂的浓度、形成栅电极G的制造工艺的条件、应用到栅电极G的后期处理(例如，热处理)的条件和/或形成可变电容器的工艺中的其他因素来调节栅电极G的功函数。仅包括与栅电极G相同的成分(例如，上述掺杂剂)的栅电极未必一定具有上述栅电极G的功函数。基于不同的物理效应开发了很多技术以测量样本的电子功函数。例如，可以使用如下方法测量样本的功函数：该方法采用了由光子吸收、高温、由于电场或使用电子隧穿效应而诱发的来自样本的电子发射。此外，也可以使用利用样本和参考电极之间接触电势差的方法来测量样本的功函数。
在本公开中，栅电极G的导电类型与阱区14的导电类型互补，用于改善可变电容器100的电气性能。因此，在本公开中，不必增大栅极电介质层16的厚度以减小可变电容器的泄露电流，不必增大可变电容器占用的面积以保持特定电容，同时增大栅极电介质层16的厚度，并可以将泄露电流减小的可变电容器的制造工艺与具有相对较薄栅极电介质层的半导体器件的制造工艺集成。
以下描述将详细介绍本公开的不同实施例。为了简化描述，利用相同的符号标记以下实施例的每个中的相同部件。为了更容易地理解各实施例之间的差异，以下描述将详述不同实施例之间的不同之处，将不再重复描述相同的特征。
请参考图4。图4是示出了根据本公开另一实施例的可变电容器200的示意图。如图4中所示，可变电容器200包括半导体衬底10、阱区14、栅极电介质层16、两个源极/漏极区22和栅电极G。在一些实施例中，栅电极G可以包括第二栅极材料层24，第二栅极材料层24可以包括金属导电材料或其他适当的导电材料。因此，栅电极G可以包括金属栅电极，但不限于此。另外，阱区14可以包括n型阱区或p型阱区，并且两个源极/漏极区22的导电类型可以与阱区14的导电类型相同。
在一些实施例中，阱区14可以是设置于半导体衬底10中的n型阱区。两个源极/漏极区22可以设置在n型阱区中并分别设置在栅电极G的两个相对侧，两个源极/漏极区22的每个可以包括n型掺杂区，但不限于此。栅电极G设置在半导体衬底10上，并且栅电极G在半导体衬底10的横截方向(例如，图4中所示的第二方向D2和/或第三方向D3)上与n型阱区的一部分重叠。栅电极G的功函数高于半导体衬底10的导带，用于改善可变电容器200的电气性能，例如减小可变电容器200的泄露电流，但不限于此。例如，在半导体衬底10为硅半导体衬底时，半导体衬底10的导带可以约为4.1eV，但不限于此。在阱区14为n型阱区且可变电容器200可以被视为n型可变电容器时，栅电极G的功函数可以高于4.1eV，高于4.5eV，高于或等于5eV，或在某个适当的范围之内(例如，从4.8eV到5eV的范围)，但不限于此。在一些实施例中，第二栅极材料层24可以包括镍(Ni)、钴(Co)、金(Au)、铂(Pt)、钛(Ti)、钨(W)、上述材料的硅化物、上述材料的复合物、上述材料的合金或功函数在上述范围之内的其他适当的导电材料。
在一些实施例中，阱区14可以是设置于半导体衬底10中的p型阱区。两个源极/漏极区22可以设置在p型阱区中并分别设置在栅电极G的两个相对侧，两个源极/漏极区22的每个可以包括p型掺杂区，但不限于此。栅电极G设置在半导体衬底上，并且栅电极G在第二方向D2和/或第三方向D3上与p型阱区的一部分重叠。栅电极G的功函数低于半导体衬底10的价带，用于改善可变电容器200的电气性能，例如减小可变电容器200的泄露电流，但不限于此。例如，在半导体衬底10为硅半导体衬底时，半导体衬底10的价带可以约为5eV，但不限于此。在阱区14为p型阱区且可变电容器200可以被视为p型可变电容器时，栅电极G的功函数可以低于5eV，低于4.5eV，低于或等于4.1eV，或在某个适当的范围之内(例如，从4.1eV到4.3eV的范围)，但不限于此。在一些实施例中，第二栅极材料层24可以包括钽(Ta)、铝(Al)、铟(In)、镁(Mg)、锰(Mn)、钛(Ti)、钨(W)、上述材料的硅化物、上述材料的复合物、上述材料的合金或功函数在上述范围之内的其他适当的导电材料。
值得指出的是，可以通过控制栅电极G的材料组分、形成栅电极G的制造工艺的条件、应用到栅电极G的后期处理(例如，热处理)的条件和/或形成可变电容器的工艺中的其他因素来调节栅电极G的功函数。仅包括与栅电极G相同的成分(例如，上述金属材料)的栅电极未必一定具有上述栅电极G的功函数。
总结以上描述，在根据本公开的可变电容器中，可变电容器中栅电极的导电类型与可变电容器中阱区的导电类型互补。例如，n型可变电容器中的n型栅电极被p型栅电极替代，p型可变电容器中的p型栅电极被n型栅电极替代。相应地，可以改善可变电容器的电气性能，例如可变电容器的泄露电流。
本领域的技术人员将容易发现，可以对该装置和方法做出多种修改和更改同时保持本发明的教导。因此，应当将以上公开解释为仅受所附权利要求的范围限制。

Claims (13)

1.一种可变电容器，包括：
半导体衬底；
设置于所述半导体衬底中的阱区；以及
设置于所述半导体衬底上的栅电极，其中，所述栅电极的导电类型与所述阱区的导电类型互补；
其中，所述阱区是n型阱区，并且所述栅电极是p型栅电极；
以及其中，所述栅电极的功函数高于或等于5eV。
2.根据权利要求1所述的可变电容器，其中所述栅电极包括p型掺杂多晶硅。
3.根据权利要求1所述的可变电容器，其中所述栅电极的功函数高于所述半导体衬底的导带。
4.根据权利要求1所述的可变电容器，还包括：
设置于所述阱区中并且分别设置于所述栅电极的两个相对侧的两个源极/漏极区，其中所述两个源极/漏极区中的每个包括n型掺杂区。
5.根据权利要求4所述的可变电容器，其中所述两个源极/漏极区彼此电连接。
6.一种可变电容器，包括：
半导体衬底；
设置于所述半导体衬底中的阱区；以及
设置于所述半导体衬底上的栅电极，其中，所述栅电极的导电类型与所述阱区的导电类型互补；
其中，所述阱区是p型阱区，并且所述栅电极是n型栅电极；
以及其中，所述栅电极的功函数低于或等于4.1eV。
7.根据权利要求6所述的可变电容器，其中所述栅电极包括n型掺杂多晶硅。
8.根据权利要求6所述的可变电容器，其中所述栅电极的功函数低于所述半导体衬底的价带。
9.根据权利要求6所述的可变电容器，还包括：
设置于所述阱区中并且分别设置于所述栅电极的两个相对侧的两个源极/漏极区，其中所述两个源极/漏极区中的每个包括p型掺杂区。
10.根据权利要求9所述的可变电容器，其中所述两个源极/漏极区彼此电连接。
11.根据权利要求6所述的可变电容器，其中所述半导体衬底包括硅半导体衬底。
12.一种可变电容器，包括：
半导体衬底；
设置于所述半导体衬底中的p型阱区；以及
设置于所述半导体衬底上的栅电极，其中，所述栅电极的功函数低于所述半导体衬底的价带；
其中所述栅电极包括金属栅电极，并且所述栅电极的功函数低于或等于4.1eV。
13.根据权利要求12所述的可变电容器，还包括：
设置于所述p型阱区中并且分别设置于所述栅电极的两个相对侧的两个源极/漏极区，其中所述两个源极/漏极区中的每个包括p型掺杂区。
CN202110317371.2A 2020-04-22 2020-04-22 可变电容器 Pending CN113066872A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110317371.2A CN113066872A (zh) 2020-04-22 2020-04-22 可变电容器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110317371.2A CN113066872A (zh) 2020-04-22 2020-04-22 可变电容器
PCT/CN2020/086118 WO2021212362A1 (en) 2020-04-22 2020-04-22 Variable capacitor
CN202080000812.XA CN111602254B (zh) 2020-04-22 2020-04-22 可变电容器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202080000812.XA Division CN111602254B (zh) 2020-04-22 2020-04-22 可变电容器

Publications (1)

Publication Number Publication Date
CN113066872A true CN113066872A (zh) 2021-07-02

Family

ID=72189659

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080000812.XA Active CN111602254B (zh) 2020-04-22 2020-04-22 可变电容器
CN202110317371.2A Pending CN113066872A (zh) 2020-04-22 2020-04-22 可变电容器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202080000812.XA Active CN111602254B (zh) 2020-04-22 2020-04-22 可变电容器

Country Status (7)

Country Link
US (1) US20210336069A1 (zh)
EP (1) EP3942614A4 (zh)
JP (2) JP7267437B2 (zh)
KR (1) KR20210132026A (zh)
CN (2) CN111602254B (zh)
TW (2) TWI779297B (zh)
WO (1) WO2021212362A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040136140A1 (en) * 2002-12-27 2004-07-15 Nec Electronics Corporation. Voltage-controlled variable-capacitance device
CN101276846A (zh) * 2007-03-27 2008-10-01 富士通株式会社 半导体可变电容器及其制造方法
CN101834213A (zh) * 2009-03-13 2010-09-15 中芯国际集成电路制造(上海)有限公司 半导体可变电容
CN106531780A (zh) * 2015-09-09 2017-03-22 爱思开海力士有限公司 Mos变容管以及包括mos变容管的半导体集成设备

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU638812B2 (en) * 1990-04-16 1993-07-08 Digital Equipment Corporation A method of operating a semiconductor device
KR960008735B1 (en) * 1993-04-29 1996-06-29 Samsung Electronics Co Ltd Mos transistor and the manufacturing method thereof
SE515783C2 (sv) * 1997-09-11 2001-10-08 Ericsson Telefon Ab L M Elektriska anordningar jämte förfarande för deras tillverkning
JP2004152825A (ja) 2002-10-29 2004-05-27 Seiko Epson Corp Ｍｉｓ型半導体装置の製造方法及び半導体製造装置
TWI221675B (en) * 2003-03-03 2004-10-01 Fujitsu Ltd MOS-type variable capacitance element
CN1314133C (zh) * 2003-06-20 2007-05-02 北京大学 双沟道积累型变容管及其制造方法
JP4636785B2 (ja) * 2003-08-28 2011-02-23 パナソニック株式会社 半導体装置及びその製造方法
JP2007019396A (ja) 2005-07-11 2007-01-25 Renesas Technology Corp Ｍｏｓ構造を有する半導体装置およびその製造方法
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
JP2007103408A (ja) 2005-09-30 2007-04-19 Toshiba Corp 放射線検出器
US7705428B2 (en) * 2006-03-21 2010-04-27 United Microelectronics Corp. Varactor
JP4427534B2 (ja) 2006-09-29 2010-03-10 株式会社東芝 Ｍｏｓキャパシタ、チャージポンプ回路、及び半導体記憶回路
KR101263648B1 (ko) * 2007-08-31 2013-05-21 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법.
US7741672B2 (en) * 2007-11-01 2010-06-22 International Business Machines Corporation Bridged gate FinFet
WO2009084376A1 (ja) 2007-12-28 2009-07-09 Nec Corporation 半導体装置及びその製造方法
US20090303794A1 (en) * 2008-06-04 2009-12-10 Macronix International Co., Ltd. Structure and Method of A Field-Enhanced Charge Trapping-DRAM
US8778754B2 (en) * 2008-09-15 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a single metal that performs N and P work functions in high-K/metal gate devices
JP4983810B2 (ja) 2009-01-05 2012-07-25 富士通株式会社 半導体装置の製造方法
US8907427B2 (en) * 2012-11-05 2014-12-09 Stmicroelectronics, Inc. Semiconductor device including low-K dielectric cap layer for gate electrodes and related methods
US9070785B1 (en) * 2013-12-31 2015-06-30 Texas Instruments Incorporated High-k / metal gate CMOS transistors with TiN gates
JP2016146382A (ja) 2015-02-06 2016-08-12 国立大学法人名古屋大学 Ｍｏｓキャパシタ及びｍｏｓｆｅｔ
US9960284B2 (en) * 2015-10-30 2018-05-01 Globalfoundries Inc. Semiconductor structure including a varactor
CN107195645B (zh) 2016-03-14 2023-10-03 松下知识产权经营株式会社 摄像装置
US10177043B1 (en) * 2017-08-14 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing multi-voltage devices using high-K-metal-gate (HKMG) technology
US10672783B2 (en) * 2017-08-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and method for manufacturing the same
JP2019097014A (ja) 2017-11-22 2019-06-20 セイコーエプソン株式会社 温度補償型水晶発振器及びそれを用いた電子機器
US10312348B1 (en) * 2017-11-22 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate spacer structures and methods thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040136140A1 (en) * 2002-12-27 2004-07-15 Nec Electronics Corporation. Voltage-controlled variable-capacitance device
CN101276846A (zh) * 2007-03-27 2008-10-01 富士通株式会社 半导体可变电容器及其制造方法
CN101834213A (zh) * 2009-03-13 2010-09-15 中芯国际集成电路制造(上海)有限公司 半导体可变电容
CN106531780A (zh) * 2015-09-09 2017-03-22 爱思开海力士有限公司 Mos变容管以及包括mos变容管的半导体集成设备

Also Published As

Publication number Publication date
KR20210132026A (ko) 2021-11-03
TW202141804A (zh) 2021-11-01
TWI779297B (zh) 2022-10-01
JP7267437B2 (ja) 2023-05-01
CN111602254B (zh) 2021-03-23
EP3942614A4 (en) 2022-08-03
WO2021212362A1 (en) 2021-10-28
TW202247479A (zh) 2022-12-01
EP3942614A1 (en) 2022-01-26
TWI850739B (zh) 2024-08-01
US20210336069A1 (en) 2021-10-28
JP2022532818A (ja) 2022-07-20
JP2023083456A (ja) 2023-06-15
CN111602254A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
US11855171B2 (en) Semiconductor device and forming method thereof
US9577057B2 (en) Semiconductor device contacts
US20070257320A1 (en) Semiconductor device and manufacturing method thereof
CN107785249B (zh) 制造半导体装置的方法
US10475784B2 (en) Semiconductor structure with a resistor and a transistor and method for forming the same
CN111602254B (zh) 可变电容器
US9960161B2 (en) Low resistive electrode for an extendable high-k metal gate stack
TWI706536B (zh) 半導體裝置結構
US20080023765A1 (en) Semiconductor Devices and Methods of Fabricating the Same
US20240379841A1 (en) Semiconductor device
US20240379658A1 (en) Stacked fet vertical diode
CN110752252A (zh) 半导体装置及其形成方法
US20240379657A1 (en) Stacked devices containing at least one lateral diode
CN111834284B (zh) 半导体装置
TWI624023B (zh) 半導體結構及其製造方法
TWI587505B (zh) 高壓半導體結構
CN106847912B (zh) 高压半导体结构
US8975134B2 (en) Fullerene-based capacitor electrode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination