[go: up one dir, main page]

CN113037272A - 总线驱动装置 - Google Patents

总线驱动装置 Download PDF

Info

Publication number
CN113037272A
CN113037272A CN202110187739.8A CN202110187739A CN113037272A CN 113037272 A CN113037272 A CN 113037272A CN 202110187739 A CN202110187739 A CN 202110187739A CN 113037272 A CN113037272 A CN 113037272A
Authority
CN
China
Prior art keywords
side output
coupled
output drivers
low
electronic switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110187739.8A
Other languages
English (en)
Other versions
CN113037272B (zh
Inventor
李哲政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amazing Microelectronic Corp
Original Assignee
Amazing Microelectronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amazing Microelectronic Corp filed Critical Amazing Microelectronic Corp
Publication of CN113037272A publication Critical patent/CN113037272A/zh
Application granted granted Critical
Publication of CN113037272B publication Critical patent/CN113037272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种总线驱动装置，其包括至少三个高压侧输出驱动器与至少三个低压侧输出驱动器。部分的高压侧输出驱动器与部分的低压侧输出驱动器交替串联耦接，其余的高压侧输出驱动器与其余的低压侧输出驱动器交替串联耦接。部分的高压侧输出驱动器与部分的低压侧输出驱动器接收一输入数字信号，并根据输入数字信号依序驱动第一供应总线与第二供应总线，其余的高压侧输出驱动器与其余的低压侧输出驱动器接收反向的输入数字信号，并根据反向的输入数字信号依序驱动第一供应总线与第二供应总线。

Description

总线驱动装置
技术领域
本发明关于一种驱动装置，且特别关于一种总线驱动装置。
背景技术
控制器局域网络(CAN)，其是由国际标准化组织(ISO)所发布(ISO-11898)，早期是欧洲车厂为了解决欧系车于极严苛的环境下传递信息所发展的通讯系统，将车上的多个控制器或计算机整合在网络中，通过各个计算机分担及分享信息以达成所须执行的功能，CAN可在电气条件恶劣或是不稳定的情况下提供相当稳定的信号传输量，常用于各种交通工具的控制系统中，CAN是利用双线差分(Two-Wire Differential)传输的技术规格，数据利用差分信号传输，双在线的共模信号可维持在一个直流电压值，因此传输线散溢出的高频电磁波极低；当差动总线受到外部共模信号干扰时，仍可以持续传输信号。
在车用环境中，通讯网络上各通讯节点的接地端电位，彼此间常存在有很大的电压差(Ground Shift)。接地电压差的最大等级将会根据应用在未来车辆中具有较高输出电压的电池而增加。举例来说，应用在传统汽油车的电池的输出电压为12伏特。然而，应用在现代电性车辆中的电池的输出电压等级，为了较长的电池寿命，已经增加到了48伏特。因此应用于CAN的接收电路，必需具有极宽的共模输入范围，才能在各通讯节点间有很大接地端电位差时，使通讯网络仍能正常传输数据。另外，为降低通讯网络上的电磁散溢(Electromagnetic Emission，EME)程度，在数据传输时，CAN网络上的共模信号必需要维持在一个直流电压值，尽量避免共模信号上有不必要的高频扰动。
高速控制器局域网络(HS-CAN)的传输器必须具有高速数据传输率与低电磁干扰(EMI)性能。如图1与图2所示，传输器1包括一高压侧输出驱动器10与一低压侧输出驱动器12。高压侧输出驱动器10与低压侧输出驱动器12分别接收一输入数字信号TXD与反向的输入数字信号TXD。当输入数字信号TXD为高准位电压时，传输器1处于隐性(recessive)状态。当输入数字信号TXD为低准位电压时，传输器1处于显性(dominant)状态。高压侧输出驱动器10与低压侧输出驱动器12分别连接第一控制器局域网络总线与第二控制器局域网络总线，并分别传送第一总线电压CANH与第二总线电压CANL至第一控制器局域网络总线与第二控制器局域网络总线。第一总线电压CANH与第二总线电压CANL的总和等于共模电压。然而，当传输器1从隐性状态转变为显性状态，或从显性状态转变为隐性状态时，高压侧输出驱动器10与低压侧输出驱动器12不会同时启动或同时关闭，由高压侧输出驱动器10与低压侧输出驱动器12所产生的总线信号斜率也会不同。因此，共模电压具有高噪声，以降低电磁干扰性能。
因此，本发明针对上述的困扰，提出一种总线驱动装置，以解决现有技术所产生的问题。
发明内容
本发明提供一种总线驱动装置，其是以高数据传输率，例如5兆位/秒，完美地产生对称式总线信号。
在本发明的一实施例中，一种总线驱动装置包括至少三个高压侧输出驱动器与至少三个低压侧输出驱动器。高压侧输出驱动器耦接一第一供应总线，低压侧输出驱动器耦接一第二供应总线。高压侧输出驱动器的部分与低压侧输出驱动器的部分交替串联耦接，高压侧输出驱动器的其余者与低压侧输出驱动器的其余者交替串联耦接，高压侧输出驱动器的部分与低压侧输出驱动器的部分的数量等同于高压侧输出驱动器的其余者与低压侧输出驱动器的其余者的数量。高压侧输出驱动器的部分与低压侧输出驱动器的部分用于接收一输入数字信号，并根据输入数字信号依序驱动第一供应总线与第二供应总线。高压侧输出驱动器的其余者与低压侧输出驱动器的其余者用于接收反向的输入数字信号，并根据反向的输入数字信号依序驱动第一供应总线与第二供应总线。
在本发明的一实施例中，每一高压侧输出驱动器包括第一电流源、第一电子开关、第一电流镜与第一电流感测电路。第一电流源耦接一低电压端，第一电流源用于产生一第一定电流。第一电子开关耦接第一电流源，其中第一电子开关用于接收输入数字信号或耦接低压侧输出驱动器的其中一者，输入数字信号或低压侧输出驱动器的其中一者用于导通或关断第一电子开关。第一电流镜耦接第一供应总线、一高电压端与第一电子开关。在第一电子开关导通时，第一电流镜根据第一定电流驱动第一供应总线。在第一电子开关关断时，第一电流镜停止驱动第一供应总线。第一电流感测电路耦接第一电流镜的第一控制端、高电压端、低电压端与低压侧输出驱动器的其中一者。在第一电子开关导通时，第一电流感测电路启动低压侧输出驱动器的其中一者。在第一电子开关关断时，第一电流感测电路关闭低压侧输出驱动器的其中一者。
在本发明的一实施例中，第一电流镜包括第一P沟道金氧半场效晶体管与第二P沟道金氧半场效晶体管。第一P沟道金氧半场效晶体管的源极耦接高电压端，汲极耦接第一电子开关。第二P沟道金氧半场效晶体管的源极耦接高电压端，闸极耦接第一电流感测电路与第一P沟道金氧半场效晶体管的闸极与汲极，第二P沟道金氧半场效晶体管的汲极耦接第一供应总线。第一P沟道金氧半场效晶体管的闸极作为第一控制端。在第一电子开关导通时，第一P沟道金氧半场效晶体管与第二P沟道金氧半场效晶体管根据第一定电流驱动第一供应总线。在第一电子开关关断时，第一P沟道金氧半场效晶体管与第二P沟道金氧半场效晶体管停止驱动第一供应总线。
在本发明的一实施例中，第一电流感测电路包括第三P沟道金氧半场效晶体管、第一反向器与第二反向器。第三P沟道金氧半场效晶体管的闸极耦接第一控制端，源极耦接高电压端，汲极通过第一电阻耦接低电压端。第一反向器耦接高电压端、低电压端、第一电阻与第三P沟道金氧半场效晶体管的汲极。第二反向器耦接高电压端、低电压端、第一反向器与低压侧输出驱动器的其中一者。在第一电子开关导通时，第三P沟道金氧半场效晶体管、第一电阻、第一反向器与第二反向器启动低压侧输出驱动器的其中一者。在第一电子开关关断时，第三P沟道金氧半场效晶体管、第一电阻、第一反向器与第二反向器关闭低压侧输出驱动器的其中一者。
在本发明的一实施例中，每一低压侧输出驱动器包括第二电流源、第二电子开关、第二电流镜与第二电流感测电路。第二电流源耦接高电压端，第二电流源用于产生一第二定电流。第二电子开关耦接第二电流源。第二电子开关用于接收反向的输入数字信号或耦接高压侧输出驱动器的其中一者，反向的输入数字信号或高压侧输出驱动器的其中一者用于导通或关断第二电子开关。第二电流镜耦接第二供应总线、低电压端与第二电子开关。在第二电子开关导通时，第二电流镜根据第二定电流驱动第二供应总线。在第二电子开关关断时，第二电流镜停止驱动第二供应总线。第二电流感测电路耦接第二电流镜的第二控制端、高电压端、低电压端与高压侧输出驱动器的其中一者。在第二电子开关导通时，第二电流感测电路启动高压侧输出驱动器的其中一者。在第二电子开关关断时，第二电流感测电路关闭高压侧输出驱动器的其中一者。
在本发明的一实施例中，第二电流镜包括第一N沟道金氧半场效晶体管与第二N沟道金氧半场效晶体管。第一N沟道金氧半场效晶体管的源极耦接低电压端，汲极耦接第二电子开关。第二N沟道金氧半场效晶体管的源极耦接低电压端，闸极耦接第二电流感测电路及第一N沟道金氧半场效晶体管的闸极与汲极，汲极耦接第二供应总线。第一N沟道金氧半场效晶体管的闸极作为第二控制端。在第二电子开关导通时，第一N沟道金氧半场效晶体管与第二N沟道金氧半场效晶体管根据第二定电流驱动第二供应总线。在第二电子开关关断时，第一N沟道金氧半场效晶体管与第二N沟道金氧半场效晶体管根据第二定电流停止驱动第二供应总线。
在本发明的一实施例中，第二电流感测电路包括第三N沟道金氧半场效晶体管、第三反向器与第四反向器。第三P沟道金氧半场效晶体管的闸极耦接第二控制端，源极耦接低电压端，汲极通过第二电阻耦接高电压端。第三反向器耦接高电压端、低电压端、第二电阻与第三N沟道金氧半场效晶体管的汲极。第四反向器耦接高电压端、低电压端、第三反向器与高压侧输出驱动器的其中一者。在第二电子开关导通时，第三N沟道金氧半场效晶体管、第二电阻、第三反向器与第四反向器启动高压侧输出驱动器的其中一者。在第二电子开关关断时，第三N沟道金氧半场效晶体管、第二电阻、第三反向器与第四反向器关闭高压侧输出驱动器的其中一者。
在本发明的一实施例中，总线驱动装置还更包括第一高电压保护电路与第二高电压保护电路。第一高电压保护电路耦接于第一供应总线与一第一输出端之间。第一高电压保护电路用于防止第一供应总线上的极负电压通过第一输出端。第二高电压保护电路耦接于第二供应总线与一第二输出端之间，第二高电压保护电路用于防止第二供应总线上的极正电压通过第二输出端。
在本发明的一实施例中，第一高电压保护电路包括P沟道金氧半场效晶体管与其串联的二极管，第二高电压保护电路包括N沟道金氧半场效晶体管与其串联的二极管。
在本发明的一实施例中，高压侧输出驱动器的数目为3×N，低压侧输出驱动器的数目为3×M，N与M皆为正整数。
基于上述，总线驱动装置包括高压侧输出驱动器与低压侧输出驱动器，其中高压侧输出驱动器耦接第一供应总线，低压侧输出驱动器耦接第二供应总线。高压侧输出驱动器与低压侧输出驱动器交替式串联耦接。因此，总线驱动装置可以固定回转率(slew rate)驱动第一供应总线与第二供应总线，以产生低共模噪声。
附图说明
图1为现有技术的传输器的示意图。
图2为现有技术的数字电压、第一总线电压、第二总线电压与共模电压的波形图。
图3为本发明的一实施例的总线驱动装置的示意图。
图4为本发明的一实施例的第一输出电压与第二输出电压的波形图。
图5为本发明的一实施例的当总线驱动装置从隐性状态转变为显性状态时，第一输出电压与第二输出电压的波形图。
图6为本发明的一实施例的高压侧输出驱动器的示意图。
图7为本发明的一实施例的高压侧输出驱动器的闸极电压与触发电压的波形图。
图8为本发明的一实施例的低压侧输出驱动器的示意图。
图9为本发明的一实施例的低压侧输出驱动器的闸极电压与触发电压的波形图。
附图标记说明：1-传输器；10-高压侧输出驱动器；12-低压侧输出驱动器；2-总线驱动装置；20_1～20_n-高压侧输出驱动器；201-第一电流源；202-第一电子开关；203-第一电流镜；2031-第一P沟道金氧半场效晶体管；2032-第二P沟道金氧半场效晶体管；204-第一电流感测电路；2041-第三P沟道金氧半场效晶体管；2042-第一电阻；2043-第一反向器；2044-第二反向器；21-第一供应总线；22_1～22_n-低压侧输出驱动器；221-第二电流源；222-第二电子开关；223-第二电流镜；2231-第一N沟道金氧半场效晶体管；2232-第二N沟道金氧半场效晶体管；224-第二电流感测电路；2241-第三P沟道金氧半场效晶体管；2242-第二电阻；2243-第三反向器；2244-第四反向器；23-第二供应总线；24-第一高电压保护电路；25-第二高电压保护电路。
具体实施方式
本发明的实施例将通过下文配合相关图式进一步加以解说。尽可能的，于图式与说明书中，相同标号代表相同或相似构件。于图式中，基于简化与方便标示，形状与厚度可能经过夸大表示。可以理解的是，未特别显示于图式中或描述于说明书中的元件，为所属技术领域中具有通常技术者所知的形态。本领域的通常技术者可依据本发明的内容而进行多种的改变与修改。
当一个元件被称为『在…上』时，它可泛指所述元件直接在其他元件上，也可以是有其他元件存在于两者之中。相反地，当一个元件被称为『直接在』另一元件，它是不能有其他元件存在于两者的中间。如本文所用，词汇『及/或』包括了列出的关联项目中的一个或多个的任何组合。
于下文中关于“一个实施例”或“一实施例”的描述指关于至少一实施例内所相关连的一特定元件、结构或特征。因此，于下文中多处所出现的“一个实施例”或“一实施例”的多个描述并非针对同一实施例。再者，于一或多个实施例中的特定构件、结构与特征可依照一适当方式而结合。
揭露特别以下述例子加以描述，这些例子仅是用以举例说明而已，因为对于熟习此技艺者而言，在不脱离本揭示内容的精神和范围内，当可作各种的更动与润饰，因此本揭示内容的保护范围当视后附的申请专利范围所界定者为准。在通篇说明书与申请专利范围中，除非内容清楚指定，否则「一」以及「所述」的意义包括这一类叙述包括「一或至少一」所述元件或成分。此外，如本揭露所用，除非从特定上下文明显可见将多个排除在外，否则单数冠词亦包括多个元件或成分的叙述。而且，应用在此描述中与下述的全部申请专利范围中时，除非内容清楚指定，否则「在其中」的意思可包括「在其中」与「在其上」。在通篇说明书与申请专利范围所使用的用词(terms)，除有特别注明，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本揭露的用词将于下或在此说明书的别处讨论，以提供从业人员(practitioner)在有关本揭露的描述上额外的引导。在通篇说明书的任何地方的例子，包括在此所讨论的任何用词的例子的使用，仅是用以举例说明，当然不限制本揭露或任何例示用词的范围与意义。同样地，本揭露并不限于此说明书中所提出的各种实施例。
此外，若使用「电(性)耦接」或「电(性)连接」一词在此包括任何直接及间接的电气连接手段。举例而言，若文中描述一第一装置电性耦接于一第二装置，则代表所述第一装置可直接连接于所述第二装置，或通过其他装置或连接手段间接地连接至所述第二装置。另外，若描述关于电信号的传输、提供，熟习此技艺者应所述可了解电信号的传递过程中可能伴随衰减或其他非理想性的变化，但电信号传输或提供的来源与接收端若无特别叙明，实质上应视为同一信号。举例而言，若由电子电路的端点A传输(或提供)电信号S给电子电路的端点B，其中可能经过一晶体管开关的源汲极两端及/或可能的杂散电容而产生电压降，但此设计的目的若非刻意使用传输(或提供)时产生的衰减或其他非理想性的变化而达到某些特定的技术效果，电信号S在电子电路的端点A与端点B应可视为实质上为同一信号。
可了解如在此所使用的用词「包括(comprising)」、「包括(including)」、「具有(having)」、「含有(containing)」、「包括(involving)」等等，为开放性的(open-ended)，即意指包括但不限于。另外，本发明的任一实施例或申请专利范围不须达成本发明所揭露的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制发明作的申请专利范围。
除非另有说明，否则某些条件句子或单词，例如“可以”、“可能”、“可能”或“可能”，通常试图表达本发明中的实施例具有的特征，但也可以解释为可能不需要的元素、特征或步骤。在其他实施例中，可能不需要这些特征、元件或步骤。
在下面的描述中，将提供一种总线驱动装置，其包括高压侧输出驱动器与低压侧输出驱动器，其中高压侧输出驱动器耦接第一供应总线，低压侧输出驱动器耦接第二供应总线。高压侧输出驱动器与低压侧输出驱动器交替式串联耦接。因此，总线驱动装置可以固定回转率(slew rate)驱动第一供应总线与第二供应总线，以产生低共模噪声。
图3为本发明的一实施例的总线驱动装置的示意图。请参阅图3，总线驱动装置2包括多个高压侧输出驱动器20_1～20_n与多个低压侧输出驱动器22_1～22_n，其中高压侧输出驱动器20_1～20_n耦接第一供应总线21，低压侧输出驱动器22_1～22_n耦接第二供应总线23。高压侧输出驱动器20_1～20_n的数量为至少三个，低压侧输出驱动器22_1～22_n的数量为至少三个。此外，高压侧输出驱动器20_1～20_n的数量为3×N，低压侧输出驱动器22_1～22_n的数量为3×M。N与M皆为正整数。高压侧输出驱动器20_1～20_n的部分与低压侧输出驱动器22_1～22_n的部分交替串联耦接，高压侧输出驱动器20_1～20_n的其余者与低压侧输出驱动器22_1～22_n的其余者交替串联耦接，高压侧输出驱动器20_1～20_n的部分与低压侧输出驱动器22_1～22_n的部分的数量等同于高压侧输出驱动器20_1～20_n的其余者与低压侧输出驱动器22_1～22_n的其余者的数量。
高压侧输出驱动器20_1～20_n的部分与低压侧输出驱动器22_1～22_n的部分接收一输入数字信号TXD，并根据输入数字信号TXD依序驱动第一供应总线21与第二供应总线23，高压侧输出驱动器20_1～20_n的其余者与低压侧输出驱动器22_1～22_n的其余者接收反向的输入数字信号TXD’，并根据反向的输入数字信号TXD’依序驱动第一供应总线21与第二供应总线23。当输入数字信号TXD为高准位电压时，总线驱动装置2操作在隐性(Rec)状态。当输入数字信号TXD为低准位电压时，总线驱动装置2操作在显性(Dom)状态。
假设总线驱动装置2包括高压侧输出驱动器20_1～20_4与低压侧输出驱动器22_1～22_4。高压侧输出驱动器20_1、低压侧输出驱动器22_2、高压侧输出驱动器20_3与低压侧输出驱动器22_4彼此串联。低压侧输出驱动器22_1、高压侧输出驱动器20_2、低压侧输出驱动器22_3与高压侧输出驱动器20_4彼此串联。高压侧输出驱动器20_1、低压侧输出驱动器22_2、高压侧输出驱动器20_3与低压侧输出驱动器22_4接收一输入数字信号TXD，并根据输入数字信号TXD依序驱动第一供应总线21与第二供应总线23。低压侧输出驱动器22_1、高压侧输出驱动器20_2、低压侧输出驱动器22_3与高压侧输出驱动器20_4接收反向的输入数字信号TXD’，并根据反向的输入数字信号TXD’依序驱动第一供应总线21与第二供应总线23。
总线驱动装置2可还包括第一高电压保护电路24与第二高电压保护电路25。第一高电压保护电路24耦接于第一供应总线21与一第一输出端CANH之间。第一高电压保护电路24防止第一供应总线21上的极负电压通过第一输出端CANH。第二高电压保护电路25耦接于第二供应总线23与一第二输出端CANL之间。第二高电压保护电路25防止第二供应总线23上的极正电压通过第二输出端CANL。在本发明的某些实施例中，第一高电压保护电路24可包括P沟道金氧半场效晶体管与其串联的二极管，第二高电压保护电路25可包括N沟道金氧半场效晶体管与其串联的二极管。
图4为本发明的一实施例的第一输出端的第一输出电压与第二输出端的第二输出电压的波形图。如图3与图4所示，第一输出端CANH的第一输出电压会逐步增加或降低。类似地，第二输出端CANL的第二输出电压会逐步增加或降低。当高压侧输出驱动器20_1启动，且总线驱动装置2从隐性状态转变为显性状态时，第一输出端CANH的第一输出电压将增加。当高压侧输出驱动器20_1与20_2启动，且总线驱动装置2从隐性状态转变为显性状态时，第一输出端CANH的第一输出电压将进一步增加。当高压侧输出驱动器20_1～20_n启动，且总线驱动装置2从隐性状态转变为显性状态时，第一输出端CANH的第一输出电压将到达最大值。当高压侧输出驱动器20_1关闭，且总线驱动装置2从显性状态转变为隐性状态时，第一输出端CANH的第一输出电压将下降。当高压侧输出驱动器20_1与20_2关闭，且总线驱动装置2从显性状态转变为隐性状态时，第一输出端CANH的第一输出电压将进一步下降。当高压侧输出驱动器20_1～20_n关闭，且总线驱动装置2从显性状态转变为隐性状态时，第一输出端CANH的第一输出电压将到达最小值。当低压侧输出驱动器22_1启动，且总线驱动装置2从隐性状态转变为显性状态时，第二输出端CANL的第二输出电压将下降。当低压侧输出驱动器22_1与22_2启动，且总线驱动装置2从隐性状态转变为显性状态时，第二输出端CANL的第二输出电压将进一步下降。当低压侧输出驱动器22_1～22_n启动，且总线驱动装置2从隐性状态转变为显性状态时，第二输出端CANL的第二输出电压将到达最小值。当低压侧输出驱动器20_1关闭，且总线驱动装置2从显性状态转变为隐性状态时，第二输出端CANL的第二输出电压将增加。当低压侧输出驱动器22_1与22_2关闭，且总线驱动装置2从显性状态转变为隐性状态时，第二输出端CANL的第二输出电压将进一步增加。当低压侧输出驱动器22_1～22_n关闭，且总线驱动装置2从显性状态转变为隐性状态时，第二输出端CANL的第二输出电压将到达最大值。
图5为本发明的一实施例的当总线驱动装置从隐性状态转变为显性状态时，第一输出电压与第二输出电压的波形图。如图3与图5所示，高压侧输出驱动器20_1、低压侧输出驱动器22_2、高压侧输出驱动器20_3与低压侧输出驱动器22_4接收一输入数字信号TXD，并根据输入数字信号TXD依序驱动第一供应总线21与第二供应总线23。低压侧输出驱动器22_1、高压侧输出驱动器20_2、低压侧输出驱动器22_3与高压侧输出驱动器20_4接收反向的输入数字信号TXD’，并根据反向的输入数字信号TXD’依序驱动第一供应总线21与第二供应总线23。高压侧输出驱动器20_1与低压侧输出驱动器22_1在时间点t0，根据输入数字信号TXD与反向的输入数字信号TXD’分别启动，使高压侧输出驱动器20_1与低压侧输出驱动器22_1分别驱动第一供应总线21与第二供应总线23。假设由于制程变异，造成高压侧输出驱动器20_1～20_n的每一者的速度低于低压侧输出驱动器22_1～22_n的每一者的速度。Th代表设定高压侧输出驱动器20_1～20_n的每一者的时间区间。Tl代表设定低压侧输出驱动器22_1～22_n的每一者的时间区间。Tl小于Th。在时间点t0加上Tl后，低压侧输出驱动器22_1启动高压侧输出驱动器20_2，以在时间点t1驱动第一供应总线。在时间点t0加上Th后，高压侧输出驱动器20_1启动低压侧输出驱动器22_2，以在时间点t2驱动第二供应总线23。Tl加上Th等于同步时间ΔV＝Vd/(2×Num)，其中Vd表示第一输出端CANH的第一输出电压的最大值与第二输出端CANL的第二输出电压的最小值之间的电压差，Num表示高压侧输出驱动器20_1～20_n与低压侧输出驱动器22_1～22_n的总数量。第一输出端CANH的第一输出电压的上升斜率等于第二输出端CANL的第二输出电压的下降斜率的绝对值。第一输出端CANH的第一输出电压的上升斜率等于2×ΔV/(Tl+Th)。在时间点t2加上Tl后，低压侧输出驱动器22_2启动高压侧输出驱动器20_3，以在时间点t3驱动第一供应总线21。在时间点t1加上Th后，高压侧输出驱动器20_2启动低压侧输出驱动器22_3，以在时间点t3驱动第二供应总线23。换句话说，第三个高压侧输出驱动器20_3与第三个低压侧输出驱动器22_3会同时启动，使第一输出端CANH与第二输出端CANL的电压仍然保持固定回转率(slew rate)，并产生低共模噪声。以此类推，每三个高压侧输出驱动器与每三个低压侧输出驱动器可以完美地以高数据传输率产生对称式总线信号，例如5兆位/秒。在时间点t3加上Tl后，低压侧输出驱动器22_3启动高压侧输出驱动器20_4，以在时间点t4驱动第一供应总线21。在时间点t3加上Th后，高压侧输出驱动器20_3启动低压侧输出驱动器22_4，以在时间点t5驱动第二供应总线23。
图6为本发明的一实施例的高压侧输出驱动器的示意图。请参阅图6与图3，每一高压侧输出驱动器20可包括第一电流源201、第一电子开关202、第一电流镜203与第一电流感测电路204。第一电流源201耦接一低电压端，低电压端具有电压VSS。第一电子开关202耦接第一电流源201。第一电流镜203耦接第一供应总线21、一高电压端与第一电子开关202，其中高电压端具有电压VDD。第一电流感测电路204耦接第一电流镜203的第一控制端Gh、高电压端、低电压端与低压侧输出驱动器22_1～22_n的其中一者。
第一电流源201产生一第一定电流。第一电子开关202接收输入数字信号TXD或耦接低压侧输出驱动器22_1～22_n的其中一者。输入数字信号TXD或低压侧输出驱动器22_1～22_n的其中一者导通或关断第一电子开关202。在第一电子开关202导通时，第一电流镜203根据第一定电流驱动第一供应总线21。在第一电子开关202关断时，第一电流镜203停止驱动第一供应总线21。在第一电子开关202导通时，第一电流感测电路204启动低压侧输出驱动器22_1～22_n的其中一者。在第一电子开关202关断时，第一电流感测电路204关闭低压侧输出驱动器22_1～22_n的其中一者。
在本发明的某些实施例中，第一电流镜203可包括第一P沟道金氧半场效晶体管2031与第二P沟道金氧半场效晶体管2032。第一P沟道金氧半场效晶体管2031的源极耦接高电压端，汲极耦接第一电子开关202。第二P沟道金氧半场效晶体管2032的源极耦接高电压端，闸极耦接第一电流感测电路204与第一P沟道金氧半场效晶体管2031的闸极与汲极，第二P沟道金氧半场效晶体管2032的汲极耦接第一供应总线21。第一P沟道金氧半场效晶体管2031的闸极作为第一控制端Gh。在第一电子开关202导通时，第一P沟道金氧半场效晶体管2031与第二P沟道金氧半场效晶体管2032根据第一定电流驱动第一供应总线21。在第一电子开关202关断时，第一P沟道金氧半场效晶体管2031与第二P沟道金氧半场效晶体管2032停止驱动第一供应总线21。
在本发明的某些实施例中，第一电流感测电路204可包括第三P沟道金氧半场效晶体管2041、第一电阻2042、第一反向器2043与第二反向器2044。第三P沟道金氧半场效晶体管2041的闸极耦接第一控制端Gh，源极耦接高电压端，汲极通过第一电阻2042耦接低电压端。第一反向器2043耦接高电压端、低电压端、第一电阻2042与第三P沟道金氧半场效晶体管2041的汲极。第二反向器2044耦接高电压端、低电压端、第一反向器2043与低压侧输出驱动器22_1～22_n的其中一者。在第一电子开关202导通时，第三P沟道金氧半场效晶体管2041、第一电阻2042、第一反向器2043与第二反向器2044启动低压侧输出驱动器22_1～22_n的其中一者。在第一电子开关202关断时，第三P沟道金氧半场效晶体管2041、第一电阻2042、第一反向器2043与第二反向器2044关闭低压侧输出驱动器22_1～22_n的其中一者。
图7为本发明的一实施例的高压侧输出驱动器的闸极电压与触发电压的波形图。请参阅图6与图7，第二反向器2044的输出端Dh耦接低压侧输出驱动器22_1～22_n的其中一者，并产生一触发电压，以启动或关闭低压侧输出驱动器22_1～22_n的其中一者。从隐性状态至显示状态时，第一电子开关202从关断状态转变为导通状态，且第一控制端Gh的电压从VDD降至VDD-|Vgs|。|Vgs|表示第一P沟道金氧半场效晶体管2031的闸源电压。因此，输出端Dh的触发电压从VSS转变为VDD，以启动低压侧输出驱动器22_1～22_n的其中一者。从显性状态至隐性状态时，第一电子开关202从导通状态转变为关断状态，且第一控制端Gh的电压从VDD-|Vgs|升至VDD。因此，输出端Dh的触发电压从VDD转变为VSS，以关闭低压侧输出驱动器22_1～22_n的其中一者。第一电流镜203的速度取决于第一定电流与寄生电容。第三P沟道金氧半场效晶体管2041反应第一电流镜203的速度。若第一控制端Gh的电压很快设定为其稳定状态，则输出端Dh的电压亦很快改变其状态。
图8为本发明的一实施例的低压侧输出驱动器的示意图。请参阅图8、图6与图3，每一低压侧输出驱动器22可包括第二电流源221、第二电子开关222、第二电流镜223与第二电流感测电路224。第二电流源221耦接高电压端。第二电子开关222耦接第二电流源221。第二电子开关222可耦接输出端Dh。第二电流镜223耦接第二供应总线23、低电压端与第二电子开关222。第二电流感测电路224耦接第二电流镜223的第二控制端Gl、高电压端、低电压端与高压侧输出驱动器20_1～20_n.的其中一者。
第二电流源221产生一第二定电流。第二电子开关222接收反向的输入数字信号TXD’或耦接高压侧输出驱动器20_1～20_n的其中一者，反向的输入数字信号TXD’或高压侧输出驱动器20_1～20_n的其中一者的输出端Dh的电压导通或关断第二电子开关222。在第二电子开关222导通时，第二电流镜223根据第二定电流驱动第二供应总线23。在第二电子开关222关断时，第二电流镜223停止驱动第二供应总线23。在第二电子开关222导通时，第二电流感测电路224启动高压侧输出驱动器20_1～20_n的其中一者。在第二电子开关222关断时，第二电流感测电路224关闭高压侧输出驱动器20_1～20_n的其中一者。
在本发明的某些实施例中，第二电流镜223可包括第一N沟道金氧半场效晶体管2231与第二N沟道金氧半场效晶体管2232。第一N沟道金氧半场效晶体管2231的源极耦接低电压端，汲极耦接第二电子开关222。第二N沟道金氧半场效晶体管2232的源极耦接低电压端，闸极耦接第二电流感测电路224及第一N沟道金氧半场效晶体管2231的闸极与汲极，汲极耦接第二供应总线23。第一N沟道金氧半场效晶体管2231的闸极作为第二控制端Gl。在第二电子开关222导通时，第一N沟道金氧半场效晶体管2231与第二N沟道金氧半场效晶体管2232根据第二定电流驱动第二供应总线23。在第二电子开关222关断时，第一N沟道金氧半场效晶体管2231与第二N沟道金氧半场效晶体管2232根据第二定电流停止驱动第二供应总线23。
在本发明的某些实施例中，第二电流感测电路224可包括第三N沟道金氧半场效晶体管2241、第二电阻2242、第三反向器2243与第四反向器2244。第三N沟道金氧半场效晶体管2241的闸极耦接第二控制端Gl，源极耦接低电压端，汲极通过第二电阻2242耦接高电压端。第三反向器2243耦接高电压端、低电压端、第二电阻2242与第三N沟道金氧半场效晶体管2241的汲极。第四反向器2244耦接高电压端、低电压端、第三反向器2243与高压侧输出驱动器20_1～20_n的其中一者。在第二电子开关222导通时，第三N沟道金氧半场效晶体管2241、第二电阻2242、第三反向器2243与第四反向器2244启动高压侧输出驱动器20_1～20_n的其中一者。在第二电子开关222关断时，第三N沟道金氧半场效晶体管2241、第二电阻2242、第三反向器2243与第四反向器2244关闭高压侧输出驱动器20_1～20_n的其中一者。
图9为本发明的一实施例的低压侧输出驱动器的闸极电压与触发电压的波形图。请参阅图6、图8与图9，第四反向器2244的输出端Dl耦接高压侧输出驱动器20_1～20_n的其中一者的第一电子开关202，并产生一触发电压，以导通或关断高压侧输出驱动器20_1～20_n的其中一者的第一电子开关202。从隐性状态至显性状态时，第二电子开关222从关断状态改变为导通状态，且第二控制端Gl的电压从VSS升至VSS+Vgs’，其中Vgs’表示第一N沟道金氧半场效晶体管2231的闸源电压。因此，输出端Dl的触发电压从VDD改变为VSS，以启动高压侧输出驱动器20_1～20_n的其中一者。从显性状态至隐性状态时，第二电子开关从导通状态变为关断状态，且第二控制端Gl的电压从VSS+Vgs’降至VSS。因此，输出端Dl的触发电压从VSS变为VDD，以关闭高压侧输出驱动器20_1～20_n的其中一者。第二电流镜223的速度取决于第二定电流与寄生电容。第三N沟道金氧半场效晶体管2241反应第二电流镜223的速度。若第二控制端Gl的电压很快设定为稳态，则输出端Dl的电压很快改变其状态。
根据上述实施例，总线驱动装置包括高压侧输出驱动器与低压侧输出驱动器，其中高压侧输出驱动器耦接第一供应总线，低压侧输出驱动器耦接第二供应总线。高压侧输出驱动器与低压侧输出驱动器交替式串联耦接。因此，总线驱动装置可以固定回转率(slewrate)驱动第一供应总线与第二供应总线，以产生低共模噪声。
以上所述仅为本发明一较佳实施例而已，并非用来限定本发明实施的范围，故举凡依本发明申请专利范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的保护范围内。

Claims (10)

1.一种总线驱动装置，其特征在于，包括：
至少三个高压侧输出驱动器，其耦接一第一供应总线；以及
至少三个低压侧输出驱动器，其耦接一第二供应总线，其中所述至少三个高压侧输出驱动器的部分与所述至少三个低压侧输出驱动器的部分交替串联耦接，所述至少三个高压侧输出驱动器的其余者与所述至少三个低压侧输出驱动器的其余者交替串联耦接，所述至少三个高压侧输出驱动器的所述部分与所述至少三个低压侧输出驱动器的所述部分的数量等同于所述至少三个高压侧输出驱动器的所述其余者与所述至少三个低压侧输出驱动器的所述其余者的数量，所述至少三个高压侧输出驱动器的所述部分与所述至少三个低压侧输出驱动器的所述部分用于接收一输入数字信号，并根据所述输入数字信号依序驱动所述第一供应总线与所述第二供应总线，所述至少三个高压侧输出驱动器的所述其余者与所述至少三个低压侧输出驱动器的所述其余者用于接收反向的所述输入数字信号，并根据所述反向的所述输入数字信号依序驱动所述第一供应总线与所述第二供应总线。
2.如权利要求1所述的总线驱动装置，其特征在于，每一所述高压侧输出驱动器包括：
第一电流源，耦接一低电压端，所述第一电流源用于产生一第一定电流；
第一电子开关，耦接所述第一电流源，其中所述第一电子开关用于接收所述输入数字信号或耦接所述至少三个低压侧输出驱动器的其中一者，所述输入数字信号或所述至少三个低压侧输出驱动器的其中一者用于导通或关断所述第一电子开关；
第一电流镜，耦接所述第一供应总线、一高电压端与所述第一电子开关，在所述第一电子开关导通时，所述第一电流镜根据所述第一定电流驱动所述第一供应总线，在所述第一电子开关关断时，所述第一电流镜停止驱动所述第一供应总线；以及
第一电流感测电路，耦接所述第一电流镜的第一控制端、所述高电压端、所述低电压端与所述至少三个低压侧输出驱动器的其中一者，其中在所述第一电子开关导通时，所述第一电流感测电路启动所述至少三个低压侧输出驱动器的其中一者，在所述第一电子开关关断时，所述第一电流感测电路关闭所述至少三个低压侧输出驱动器的其中一者。
3.如权利要求2所述的总线驱动装置，其特征在于，所述第一电流镜包括：
第一P沟道金氧半场效晶体管，其源极耦接所述高电压端，汲极耦接所述第一电子开关；以及
第二P沟道金氧半场效晶体管，其源极耦接所述高电压端，闸极耦接所述第一电流感测电路与所述第一P沟道金氧半场效晶体管的闸极与汲极，所述第二P沟道金氧半场效晶体管的汲极耦接所述第一供应总线，其中所述第一P沟道金氧半场效晶体管的所述闸极作为所述第一控制端，在所述第一电子开关导通时，所述第一P沟道金氧半场效晶体管与所述第二P沟道金氧半场效晶体管根据所述第一定电流驱动所述第一供应总线，在所述第一电子开关关断时，所述第一P沟道金氧半场效晶体管与所述第二P沟道金氧半场效晶体管停止驱动所述第一供应总线。
4.如权利要求3所述的总线驱动装置，其特征在于，所述第一电流感测电路包括：
第三P沟道金氧半场效晶体管，其闸极耦接所述第一控制端，源极耦接所述高电压端，汲极通过第一电阻耦接所述低电压端；
第一反向器，耦接所述高电压端、所述低电压端、所述第一电阻与所述第三P沟道金氧半场效晶体管的所述汲极；以及
第二反向器，耦接所述高电压端、所述低电压端、所述第一反向器与所述至少三个低压侧输出驱动器的其中一者，其中在所述第一电子开关导通时，所述第三P沟道金氧半场效晶体管、所述第一电阻、所述第一反向器与所述第二反向器启动所述至少三个低压侧输出驱动器的其中一者，在所述第一电子开关关断时，所述第三P沟道金氧半场效晶体管、所述第一电阻、所述第一反向器与所述第二反向器关闭所述至少三个低压侧输出驱动器的其中一者。
5.如权利要求2所述的总线驱动装置，其特征在于，每一所述低压侧输出驱动器包括：
第二电流源，耦接所述高电压端，其中所述第二电流源用于产生一第二定电流；
第二电子开关，耦接所述第二电流源，其中所述第二电子开关用于接收所述反向的所述输入数字信号或耦接所述至少三个高压侧输出驱动器的其中一者，所述反向的所述输入数字信号或所述至少三个高压侧输出驱动器的其中一者用于导通或关断所述第二电子开关；
第二电流镜，耦接所述第二供应总线、所述低电压端与所述第二电子开关，其中在所述第二电子开关导通时，所述第二电流镜根据所述第二定电流驱动所述第二供应总线，在所述第二电子开关关断时，所述第二电流镜停止驱动所述第二供应总线；以及
第二电流感测电路，耦接所述第二电流镜的第二控制端、所述高电压端、所述低电压端与所述至少三个高压侧输出驱动器的其中一者，其中在所述第二电子开关导通时，所述第二电流感测电路启动所述至少三个高压侧输出驱动器的其中一者，在所述第二电子开关关断时，所述第二电流感测电路关闭所述至少三个高压侧输出驱动器的其中一者。
6.如权利要求5所述的总线驱动装置，其特征在于，所述第二电流镜包括：
第一N沟道金氧半场效晶体管，其源极耦接所述低电压端，汲极耦接所述第二电子开关；以及
第二N沟道金氧半场效晶体管，其源极耦接所述低电压端，闸极耦接所述第二电流感测电路及所述第一N沟道金氧半场效晶体管的闸极与所述汲极，汲极耦接所述第二供应总线，其中所述第一N沟道金氧半场效晶体管的所述闸极作为所述第二控制端，在所述第二电子开关导通时，所述第一N沟道金氧半场效晶体管与所述第二N沟道金氧半场效晶体管根据所述第二定电流驱动所述第二供应总线，在所述第二电子开关关断时，所述第一N沟道金氧半场效晶体管与所述第二N沟道金氧半场效晶体管根据所述第二定电流停止驱动所述第二供应总线。
7.如权利要求6所述的总线驱动装置，其特征在于，所述第二电流感测电路包括：
第三N沟道金氧半场效晶体管，其闸极耦接所述第二控制端，源极耦接所述低电压端，汲极通过第二电阻耦接所述高电压端；
第三反向器，耦接所述高电压端、所述低电压端、所述第二电阻与所述第三N沟道金氧半场效晶体管的所述汲极；以及
第四反向器，耦接所述高电压端、所述低电压端、所述第三反向器与所述至少三个高压侧输出驱动器的其中一者，其中在所述第二电子开关导通时，所述第三N沟道金氧半场效晶体管、所述第二电阻、所述第三反向器与所述第四反向器启动所述至少三个高压侧输出驱动器的其中一者，在所述第二电子开关关断时，所述第三N沟道金氧半场效晶体管、所述第二电阻、所述第三反向器与所述第四反向器关闭所述至少三个高压侧输出驱动器的其中一者。
8.如权利要求1所述的总线驱动装置，其特征在于，还包括：
第一高电压保护电路，耦接于所述第一供应总线与一第一输出端之间，其中所述第一高电压保护电路用于防止所述第一供应总线上的极负电压通过所述第一输出端；以及
第二高电压保护电路，耦接于所述第二供应总线与一第二输出端之间，其中所述第二高电压保护电路用于防止所述第二供应总线上的极正电压通过所述第二输出端。
9.如权利要求8所述的总线驱动装置，其特征在于，所述第一高电压保护电路包括一P沟道金氧半场效晶体管与其串联的一二极管，所述第二高电压保护电路包括一N沟道金氧半场效晶体管与其串联的一二极管。
10.如权利要求1所述的总线驱动装置，其特征在于，所述至少三个高压侧输出驱动器的数目为3×N，所述至少三个低压侧输出驱动器的数目为3×M，N与M皆为正整数。
CN202110187739.8A 2020-12-07 2021-02-18 总线驱动装置 Active CN113037272B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/114,188 2020-12-07
US17/114,188 US11462900B2 (en) 2020-12-07 2020-12-07 Bus driving device

Publications (2)

Publication Number Publication Date
CN113037272A true CN113037272A (zh) 2021-06-25
CN113037272B CN113037272B (zh) 2023-09-26

Family

ID=76461364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110187739.8A Active CN113037272B (zh) 2020-12-07 2021-02-18 总线驱动装置

Country Status (3)

Country Link
US (1) US11462900B2 (zh)
CN (1) CN113037272B (zh)
TW (1) TWI770824B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4236214A1 (en) * 2022-02-23 2023-08-30 Nxp B.V. Controller area network transceiver and method for the transceiver

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160496A1 (en) * 2007-12-21 2009-06-25 Kawasaki Microelectronics, Inc. Output driver circuit
CN101470141A (zh) * 2007-12-28 2009-07-01 震一科技股份有限公司 过电流侦测装置
CN101533598A (zh) * 2009-03-26 2009-09-16 华映光电股份有限公司 显示器的源极驱动集成电路架构
CN105141303A (zh) * 2015-08-31 2015-12-09 晶焱科技股份有限公司 斜率控制电路
CN105159384A (zh) * 2015-08-31 2015-12-16 晶焱科技股份有限公司 自回授控制电路
CN105244051A (zh) * 2014-07-07 2016-01-13 力旺电子股份有限公司 感测放大器
CN106230415A (zh) * 2015-06-02 2016-12-14 瑞鼎科技股份有限公司 应用于显示装置的闸极驱动器的电源开启重置电路
CN207490897U (zh) * 2016-11-08 2018-06-12 意法半导体公司 电压驱动器电路
CN110071716A (zh) * 2018-01-23 2019-07-30 意法半导体(格勒诺布尔2)公司 驱动器电路、相应的系统和方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051130B1 (en) 1999-10-19 2006-05-23 Rambus Inc. Integrated circuit device that stores a value representative of a drive strength setting
US8717080B2 (en) 2008-10-07 2014-05-06 Adtran, Inc. Digital delay line driver
WO2014001838A1 (en) 2012-06-27 2014-01-03 Freescale Semiconductor, Inc. Differential line driver circuit and method therefor
TWI561952B (en) * 2015-08-27 2016-12-11 Self-feedback control circuit
US10892759B1 (en) 2020-02-19 2021-01-12 Amazing Microelectronic Corp. Bus driver module with controlled circuit and transition controlled circuit thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160496A1 (en) * 2007-12-21 2009-06-25 Kawasaki Microelectronics, Inc. Output driver circuit
CN101470141A (zh) * 2007-12-28 2009-07-01 震一科技股份有限公司 过电流侦测装置
CN101533598A (zh) * 2009-03-26 2009-09-16 华映光电股份有限公司 显示器的源极驱动集成电路架构
CN105244051A (zh) * 2014-07-07 2016-01-13 力旺电子股份有限公司 感测放大器
CN106230415A (zh) * 2015-06-02 2016-12-14 瑞鼎科技股份有限公司 应用于显示装置的闸极驱动器的电源开启重置电路
CN105141303A (zh) * 2015-08-31 2015-12-09 晶焱科技股份有限公司 斜率控制电路
CN105159384A (zh) * 2015-08-31 2015-12-16 晶焱科技股份有限公司 自回授控制电路
CN207490897U (zh) * 2016-11-08 2018-06-12 意法半导体公司 电压驱动器电路
CN110071716A (zh) * 2018-01-23 2019-07-30 意法半导体(格勒诺布尔2)公司 驱动器电路、相应的系统和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MING LI 等: "A circuit scheme to control current surge for RFID-NVM pumps", J.SEMICONDUCTORS, no. 02, pages 266 - 273 *
刚建雷;韩安平;胡燕来;: "基于FPGA的二取二总线数据比较器", 电子产品世界, no. 06, pages 116 - 121 *

Also Published As

Publication number Publication date
TWI770824B (zh) 2022-07-11
CN113037272B (zh) 2023-09-26
US20220181868A1 (en) 2022-06-09
US11462900B2 (en) 2022-10-04
TW202224356A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US6100713A (en) Termination circuits and methods for memory buses and devices
US10181852B1 (en) Voltage translator with output slew rate control
CN105812014B (zh) 控制控制器局域网收发器电路的方法及其设备
US7812660B2 (en) Level shift circuit
US20180083628A1 (en) Signal processing devices and methods
WO2018020783A1 (ja) リンギング抑制回路
JP2023506148A (ja) リング抑制を備えたバストランシーバ
US6331787B1 (en) Termination circuits and methods therefor
WO2018020782A1 (ja) リンギング抑制回路
US20210258002A1 (en) Pulse signal sending circuit
US10892759B1 (en) Bus driver module with controlled circuit and transition controlled circuit thereof
CN114374576B (zh) 现场总线驱动电路
US7449916B2 (en) Voltage level shift circuit
CN113037272A (zh) 总线驱动装置
US11290108B2 (en) Negative voltage protection for bus interface devices
EP0481737B1 (en) Output buffer for semiconductor integrated circuit
US8212758B2 (en) Source driver and display utilizing the source driver
US6323675B1 (en) Termination circuits and methods therefor
US8344763B2 (en) Low-speed driver circuit
US6329837B1 (en) Termination circuits and methods therefor
WO2021039498A1 (ja) リンギング抑制回路
US6331786B1 (en) Termination circuits and methods therefor
US6323676B1 (en) Termination circuits and methods therefor
US6326805B1 (en) Termination circuits and methods therefor
WO2024053217A1 (ja) 信号送信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant