[go: up one dir, main page]

CN113035812A - 三维集成结构及其制造方法 - Google Patents

三维集成结构及其制造方法 Download PDF

Info

Publication number
CN113035812A
CN113035812A CN202110243407.7A CN202110243407A CN113035812A CN 113035812 A CN113035812 A CN 113035812A CN 202110243407 A CN202110243407 A CN 202110243407A CN 113035812 A CN113035812 A CN 113035812A
Authority
CN
China
Prior art keywords
metal
electrode layer
layer
metal electrode
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110243407.7A
Other languages
English (en)
Other versions
CN113035812B (zh
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Publication of CN113035812A publication Critical patent/CN113035812A/zh
Application granted granted Critical
Publication of CN113035812B publication Critical patent/CN113035812B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种三维集成结构,包括：衬底，具有第一连接端和第二连接端；第一纳米电容；第二纳米电容；以及导电组件。本发明通过将导电组件设置成包括用于电连接所述第一底部金属凸部和所述第一连接端的第一底部连接件、用于电连接所述第一连接端和所述第二底部金属凸部的第二底部连接件、用于电连接所述第一顶部金属凸部和所述第二连接端的第一顶部连接件以及用于电连接所述第二连接端和所述第二顶部金属凸部的第二顶部连接件，从而使第一纳米电容和第二纳米电容并联设置，减少了电容所占集成结构的表面积，同时增大了电容密度，提高了电容的整体性能。另外，本发明还提供了一种三维集成结构的制造方法。

Description

三维集成结构及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维集成结构及其制造方法。
背景技术
目前，对于便携式电子设备来说，电池仍然是主要的能量供应部件，虽然电池技术在不断发展，然而在电池的容量与体积以及重量之间仍然需要作出折中。相应地，一些容量大、重量轻以及体积小的可替代供电部件被研究和开发，比如微型燃料电池、塑料太阳能电池以及能量收集系统。
在以上提到的所有情况下，通常都需要能量缓冲系统来维持连续和稳定的能量输出。比如，一般认为燃料电池系统拥有较慢的启动时间和较低的动能。所以将燃料电池提供基础功率，能量缓冲系统提供启动功率的混合系统是最佳解决方案。此外，能量收集系统依赖环境中无法持续获得的能量源，所以，需要能量缓冲系统来维持器件不中断的工作。
一般来讲，能量缓冲系统是电池或者是电容。电池的一个重要缺点是它有限的放电效率，相比之下，电容可以提供更大的放电电流。使用电容作为能量缓冲系统的其它优势还包括较长的循环寿命和较高的功率密度，除了以上提到的优势外，采用合适的材料和结构设计，电容相比较电池更容易缩小尺寸。
通过引入高深宽比结构，比如碳纳米管、硅纳米线、硅纳米孔以及硅深槽结构，并在这些高深宽比结构中沉积高介电常数材料可以极大增加电容密度和存储容量，这种采用纳米结构来制备的电容可以称之为纳米电容。然而，当深宽比超过一定数值时，材料在高深宽比结构表面的台阶覆盖率以及完整性都会极大削弱，甚至所沉积的材料会出现孔洞现场，从而影响电容性能。此外，要刻蚀出深宽比非常大的结构，对于刻蚀设备的精度要求也会非常高。进一步，当这些高深宽比结构，比如硅纳米孔的横向尺寸非常小时，只能直接在其表面沉积金属、绝缘材料和金属形成纳米电容结构，由于硅材料的电阻率较高，从而导致纳米电容的串联电阻较大，进而会降低功率密度。
公开号为CN111180415A的专利公开了一种半导体集成装置及其制造方法，该半导体集成装置包括：第一半导体器件，包括：第一介电层；位于第一介电层内的间隔排布的第一导电通道和第一虚拟导电通道，第一导电通道和第一虚拟导电通道暴露于第一介电层的表面；第二半导体器件，包括：第二介电层；位于第二介电层内的第二导电通道，第二导电通道暴露于第二介电层的表面；第一介电层与第二介电层结合，第二导电通道与第一虚拟导电通道连接。该通半导体集成装置过在结合第一介电层与第二介电层时，直接利用导电通道与虚拟导电通道形成电容，从而简化了电容的制作工艺并降了成本。但是并没有解决在减少电容所占表面积的同时增大电容密度，提高电容的整体性能。上述需要解决的问题。
因此，有必要提供一种三维集成结构的制造方法，用于解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种三维集成结构及其制造方法，减少了电容所占集成结构的表面积，同时增大了电容密度，提高了电容的整体性能。
为实现上述目的，本发明提供的技术方案如下：
一种三维集成结构，包括：
衬底，具有第一连接端和第二连接端；
第一纳米电容，设于所述衬底一侧面，包括与第一底部金属电极层电连接的第一底部金属凸部，以及与第一顶部金属电极层电连接的第一顶部金属凸部；
第二纳米电容，与所述第一纳米电容分别设于所述衬底的另一侧面，所述第二纳米电容包括与第二底部金属电极层电连接的第二底部金属凸部，以及与第二顶部金属电极层电连接的第二顶部金属凸部；
导电组件，包括用于电连接所述第一底部金属凸部和所述第一连接端的第一底部连接件、用于电连接所述第一连接端和所述第二底部金属凸部的第二底部连接件、用于电连接所述第一顶部金属凸部和所述第二连接端的第一顶部连接件以及用于电连接所述第二连接端和所述第二顶部金属凸部的第二顶部连接件。
本发明提供的三维集成结构有益效果：通过第一底部连接件电连接第一底部金属凸部和第一连接端、第二底部连接件电连接第一连接端和第二底部金属凸部、第一顶部连接件电连接第一顶部金属凸部和第二连接端以及第二顶部连接件电连接第二连接端和第二顶部金属凸部，使第一纳米电容和第二纳米电容并联，避免了第一纳米电容和第二纳米电容串联连接时产生的较大电阻，进而提高了纳米电容密度，另外，第二纳米电容和第一纳米电容设于衬底两侧面，且均位于第一连接端和第二连接端之间，减少了第一纳米电容和第二纳米电容占集成结构的表面积，提高了纳米电容的整体性能。
优选地，所述衬底包括第一隔离介质、金属阻挡层、金属仔晶层和金属层，所述衬底具有第一通孔和第二通孔，所述第一隔离介质、所述金属阻挡层、所述金属籽晶层和所述金属层依次从所述第一通孔和所述第二通孔的内侧面朝所述第一通孔和所述第二通孔中轴线填充，形成所述第一连接端和所述第二连接端。其有益效果在于：通过衬底上的第一通孔和第二通孔，设置金属阻挡层、金属仔晶层和金属层，从而形成的衬底的两侧面均可通过金属层导通连接，从而便于第一纳米电容和第二纳米电容的电连接。
优选地，所述第一连接端和所述第二连接端分别位于所述第一纳米电容的两侧边，且所述第一底部金属凸部、所述第一连接端和所述第二底部金属电极层设为同侧，所述第一顶部金属凸部、所述第二连接端和所述第二顶部金属凸部设为同侧。其有益效果在于：通过将第一连接端和第二连接端分别设于第一纳米电容的两侧边，且将第一顶部金属电极层、第一连接端和第二底部金属电极层设为第一纳米电容的一侧边，将第一底部金属电极层、第二连接端和第二顶部金属电极层设为第一纳米电容的另一侧边，从而使第一底部金属电极层通过第一连接端与第二底部金属电极层电连接更加方便，同样的，使第一顶部金属电极层通过第二连接端与第二底部金属电极层电连接更加方便，并且结构简单。
优选地，所述第一纳米电容还包括第一交替层和第一绝缘介质，所述第一交替层内间隔设有若干第一异形槽，所述第一交替层的纵截面显示所述第一异形槽为“土”形，若干所述第一异形槽内依次沉积所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层。其有益效果在于：第一交替层纵向截面的显示第一异形槽为“土”形，显著增大了设置第一纳米电容内的空间面积，从而增大第一纳米电容的电容密度，进一步提高纳米电容的性能。
优选地，还包括第二隔离介质；
所述第一纳米电容设有第一底部连接孔，所述第一底部连接孔导通至所述第一底部金属绝缘层；
所述第二隔离介质设于所述第一底部连接孔内侧面和所述第一顶部金属层上表面，所述第二隔离介质开设有第一顶部连接孔，所述第一顶部连接孔导通至所述第一顶部金属电极层。其有益效果在于：通过设置第二隔离介质使第一底部连接孔只显露出第一底部金属电极层，并且通过在第二隔离介质设置第一顶部连接孔用于显露第一顶部电极层，减少了导电组件可能存在的将第一底部金属电极、第二底部金属电极层、第一顶部金属电极层和第二顶部金属电极层相互导电连接的可能性，进一步增加了产品的可靠性。
优选地，所述第一底部金属凸部一端与所述第一底部连接孔连接，且接触所述第一底部金属电极层，所述第一顶部金属凸部一端与所述第一顶部连接孔连接，且接触所述第一顶部金属电极层。其有益效果在于：第一底部金属凸部一端与第一底部连接孔连接，且接触第一底部金属电极层从而实现电连接，第一顶部金属凸部一端与第一顶部连接孔连接，且接触第一顶部金属电极层实现电连接，连接方式简单。
优选地，所述第二纳米电容的结构与所述第一纳米电容的结构相对所述衬底镜像设置。其有益效果：通过将第二纳米电容的结构与第一纳米电容的结构镜像设置，从而进一步提高电容密度。
优选地，所述第一底部连接件、所述第二底部连接件、所述第一顶部连接件和所述第二顶部连接件均为金属引线，所述第一底部金属凸部和所述第一连接端、所述第一连接端和所述第二底部金属凸部、所述第一顶部金属凸部和所述第二连接端以及所述第二连接端和所述第二顶部金属凸部均为引线键合连接。其有益效果在于：通过引线键合的方式使第一纳米电容和第二纳米电容并联到一起，工艺简单，进一步减少工艺复杂度，加快了生产效率，并且缩短第一纳米电容和第二纳米电容的连接路径，从而可以减少信号延迟时间，增强信号传输速度，并且减少功耗。
一种三维集成结构的制造方法，包括以下步骤：
S01：制备具有第一连接端和第二连接端的衬底；
S02：在所述衬底的一侧面设置第一纳米电容；
S03：制备出与所述第一纳米电容内的第一底部金属电极层电连接的第一底部金属凸部，和与所述第一纳米电容内的第一顶部金属电极层电连接的第一顶部金属凸部；
S04：在所述衬底的另一侧面制备第二纳米电容；
S05：制备出与所述第二纳米电容内的第二底部金属电极层电连接的第二底部金属凸部，和与所述第二纳米电容内的第二顶部金属电极层电连接的第二顶部金属凸部；
S06：形成导电组件，所述导电组件包括第一底部连接件、第二底部连接件、第一顶部连接件和第二顶部连接件，所述第一底部连接件用于使所述第一底部金属凸部和所述第一连接端电连接，所述第二底部连接件用于使所述第一连接端和所述第二底部金属凸部电连接，所述第一顶部连接件用于使所述第一顶部金属凸部和所述第二连接端电连接，所述第二顶部连接件用于使所述第二连接端和所述第二顶部金属凸部电连接。
本发明提供的三维集成结构的制造方法有益效果：通过第一连接端和第二连接端使第一纳米电容和第二纳米电容并联，避免了第一纳米电容和第二纳米电容串联连接时产生的较大电阻，进而提高了纳米电容密度，另外，第二纳米电容和第一纳米电容设于衬底两侧面，且均位于第一连接端和第二连接端之间，减少了第一纳米电容和第二纳米电容占集成结构的表面积，提高了纳米电容的整体性能。
优选地，所述S01包括：预先在所述衬底内蚀刻出两个间隔布置的第一盲孔，然后依次在两个所述第一盲孔内和所述衬底上表面沉积第二隔离介质、金属扩散阻挡层和金属籽晶层直至填充所述第一盲孔，最后去除所述衬底上表面的所述第二隔离介质、所述金属扩散阻挡层和所述金属籽晶层。
优选地，所述S02包括：采用沉积工艺在所述衬底上表面生成第一交替层；
然后标识出在所述第一交替层的两个第二盲孔位置，刻蚀第一交替层形成两个所述第二盲孔；
接着采用热磷酸溶液选择性腐蚀两个所述第二盲孔的侧面形成两个所述第一异形槽；
最后在两个所述第一异形槽内和所述第一交替层上表面依次沉积所述第一底部金属电极层、第一绝缘介质和所述第一顶部金属绝缘层形成所述第一纳米电容。
优选地，还包括第二隔离介质；
所述S03中：去除部分所述第一顶部金属电极层和部分所述第一绝缘介质，形成所述第一底部连接孔；
接着将所述第二隔离介质设置于所述第一底部连接孔的侧面和所述第一顶部金属电极层的表面，所述第二隔离介质开设有第一顶部连接孔，所述第一顶部连接孔导通至所述第一顶部金属电极层；
最后在所述第一底部连接孔、所述第一顶部连接孔内设置所述第一底部金属凸部和所述第一顶部金属凸部。
优选地，所述S04还包括：预先将所述衬底的另一侧面切除至使两个所述第一盲孔形成所述第一通孔和所述第二通孔；
然后在所述衬底的另一侧面生成第二交替层；
标识出在所述第二交替层的两个第三盲孔位置，刻蚀第二交替层形成两个所述第三盲孔；
接着采用热磷酸溶液选择性腐蚀两个所述第三盲孔的侧面形成两个所述第二异形槽；
最后在两个所述第二异形槽内和所述第二交替层下表面依次沉积所述第二底部金属电极层、第二绝缘介质和所述第二顶部金属绝缘层形成所述第二纳米电容。
优选地，还包括第三隔离介质；
所述S05还包括：去除部分所述第二顶部金属电极层和部分所述第二绝缘介质，形成所述第二底部连接孔；
接着将所述第三隔离介质设置于所述第二底部连接孔的侧面和所述第二顶部金属电极层的表面，所述第三隔离介质开设有第二顶部连接孔，所述第二顶部连接孔导通至所述第二顶部金属电极层；
最后在所述第二底部连接孔、所述第二顶部连接孔内设置所述第二底部金属凸部和所述第二顶部金属凸部。
优选地，所述第一底部连接件、所述第二底部连接件、所述第一顶部连接件和所述第二顶部连接件均为金属引线，采用引线键合的方式使所述第一纳米电容和所述第二纳米电容电连接。
附图说明
图1为本发明的三维集成结构示意图；
图2为本发明三维集成结构的制造方法流程示意图；
图3为本发明三维集成结构的衬底结构示意图；
图4为本发明三维集成结构制造方法中衬底在第一盲孔中设置填充材料后形成的结构示意图；
图5为本发明三维集成结构制造方法中的衬底设置第一连接端和第二连接端后形成的结构示意图；
图6为本发明三维集成结构制造方法中生产第一交替层后形成的结构示意图；
图7为本发明三维集成结构制造方法中在第一交替层上开设第二盲孔后形成的结构示意图；
图8为本发明三维集成结构制造方法中设置第一异形槽后形成的结构示意图；
图9为本发明三维集成结构制造方法中第一异形槽内填充材料制备第一纳米电容后形成的结构示意图；
图10为本发明三维集成结构制造方法中开设第一底部连接孔后形成的结构示意图；
图11为本发明三维集成结构制造方法中沉积第一隔离介质后形成的结构示意图；
图12为本发明三维集成结构制造方法中开设第一顶部连接孔后形成的结构示意图；
图13为本发明三维集成结构制造方法中设置金属材料后形成的结构示意图；
图14为本发明三维集成结构制造方法中加工第一底部金属凸部和第一顶部金属凸部后形成的结构示意图；
图15为本发明三维集成结构制造方法中切除部分衬底后形成的结构示意图；
图16为本发明三维集成结构制造方法中制备第二纳米电容后形成的结构示意图；
图17为本发明三维集成结构制造方法中切除左右侧部分第一纳米电容和第二纳米电容显示第一连接端和第二连接端的结构示意图；
图18为本发明三维集成结构制造方法中金属引线键合后形成的结构示意图。
附图标号说明：
第一纳米电容101、第二纳米电容102、第一连接端103、第二连接端104、第一底部连接孔105、第一顶部连接孔106、第二底部连接孔107、第二顶部连接孔108、衬底200、第一隔离介质201、金属扩散阻挡层202、金属籽晶层203、金属层204、SiO2薄膜205、Si3N4薄膜206、第一底部金属电极层207、第一绝缘介质208、第一顶部金属电极层209、第二隔离介质210、金属材料211、第一底部金属凸部2111、第一顶部金属凸部2112、第一交替层212、第二交替层213、第二底部金属电极层214、第二绝缘介质215、第二顶部金属电极层216、第三隔离介质217、第二底部金属凸部2181、第二顶部金属凸部2182、第一底部连接件2191、第一顶部连接件2192、第二底部连接件2193、第二顶部连接件2194。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种三维集成结构，具体可参考图1、17和18所示，包括：第一纳米电容101、衬底200、第二纳米电容102和导电组件(图中未标示)。
具体的，所述衬底200具有第一连接端103和第二连接端104；所述第一纳米电容101设于衬底200的一侧面，所述第一纳米电容101包括第一底部金属电极层207、第一底部金属凸部2111、第一顶部金属电极层209和第一顶部金属凸部2112，其中，所述第一底部金属电极层207和所述第一底部金属凸部2111电连接，所述第一顶部金属电极层209与第一顶部金属凸部2112电连接。所述第二纳米电容102设于所述衬底200的另一侧面，所述第二纳米电容102包括第二底部金属电极层214、第二底部金属凸部2181、第二顶部金属电极层216和第二顶部金属凸部2182，其中，所述第二底部金属电极层214和所述第二底部金属凸部2181电连接，所述第二顶部金属电极层216和所述第二顶部金属凸部2182电连接。
所述导电组件包括用于电连接所述第一底部金属凸部2111和所述第一连接端103的第一底部连接件2191、用于电连接所述第一连接端103和所述第二底部金属凸部2181的第二底部连接件2193、用于电连接所述第一顶部金属凸部2112和所述第二连接端104的第一顶部连接件2192以及用于电连接所述第二连接端104和所述第二顶部金属凸部2182的第二顶部连接件2194。
通过采用并联的方式降低了所述第一纳米电容101和所述第二纳米电容102连接时产生的较大电阻，进而提高了电容密度。另外，所述第二纳米电容102和所述第一纳米电容101设于所述衬底200两侧面，且均位于所述第一连接端103和所述第二连接端104之间，减少了第一纳米电容101和第二纳米电容102占集成结构的表面积，提高了纳米电容的整体性能。
优选地，所述衬底200包括第一隔离介质201、金属阻挡层、金属仔晶层和金属层204，所述衬底200具有第一通孔和第二通孔，所述第一隔离介质201、所述金属阻挡层、所述金属籽晶层203和所述金属层204依次从所述第一通孔和所述第二通孔的内侧面朝所述第一通孔和所述第二通孔中轴线填充设置，形成所述第一连接端103和所述第二连接端104。本实施例中，采用铜材料设置金属层204，采用TaN作为铜扩散阻挡层，采用Co材料作为铜籽晶层。
通过衬底200上的第一通孔和第二通孔，设置金属阻挡层、金属仔晶层和金属层204，从而形成的衬底200的两侧面均可通过金属层204导通连接，从而便于第一纳米电容101和第二纳米电容102的电连接。
进一步优选地，所述第一连接端103和所述第二连接端104分别位于所述第一纳米电容101的两侧边，且所述第一顶部金属电极层209、所述第一连接端103和所述第二底部金属电极层214设为一侧边，所述第一底部金属电极层207、所述第二连接端104和所述第二顶部金属电极层216设为另一侧边。
通过将第一连接端103和第二连接端104分别设于第一纳米电容101的两侧边，且将第一顶部金属电极层209、第一连接端103和第二底部金属电极层214设为第一纳米电容101的一侧边，将第一底部金属电极层207、第二连接端104和第二顶部金属电极层216设为第一纳米电容101的另一侧边，从而使第一底部金属电极层207通过第一连接端103与第二底部金属电极层214电连接更加方便，同样的，使第一顶部金属电极层209通过第二连接端104与第二底部金属电极层214电连接更加方便，并且结构简单。
在本发明公开的另一个实施例中，参考图1和18所示，在上述实施例的基础上，所述第一纳米电容101还包括第一交替层212和第一绝缘介质208，所述第一交替层212内间隔设有若干第一异形槽，所述第一交替层212的纵截面显示所述第一异形槽为“土”形，若干所述第一异形槽内依次沉积所述第一底部金属电极层207、所述第一绝缘介质208和所述第一顶部金属电极层209。在本次实施例中，第一异形槽为两个，在实际生产应用中，第一异形槽的数量可根据需要设置。
通过第一交替层212纵向截面的显示第一异形槽为“土”形，显著增大了设置第一纳米电容101内的空间面积，从而增大第一纳米电容101的电容密度，进一步提高纳米电容的性能。
优选地，还包括第二隔离介质；所述第一纳米电容101设有第一底部连接孔105，所述第一底部连接孔105穿过所述第一顶部金属电极层209和所述第一绝缘介质208，导通至所述第一底部金属绝缘层；所述第二隔离介质设于所述第一底部连接孔105内侧面和所述第一顶部金属层204上表面，所述第二隔离介质开设有第一顶部连接孔106，所述第一顶部连接孔106导通至所述第一顶部金属电极层209。
通过设置所述第二隔离介质使所述第一底部连接孔105只显露出所述第一底部金属电极层207，并且通过在所述第二隔离介质设置所述第一顶部连接孔106用于显露所述第一顶部电极层，减少了所述导电组件可能存在的将所述第一底部金属电极、所述第二底部金属电极层214、所述第一顶部金属电极层209和所述第二顶部金属电极层216相互导电连接的可能性，进一步增加了产品的可靠性。
进一步的，所述第一底部金属凸部2111一端与所述第一底部连接孔105连接，且接触所述第一底部金属电极层207，所述第一顶部金属凸部2112一端与所述第一顶部连接孔106连接，且接触所述第一顶部金属电极层209。需要说明的是，该连接方式根据实际加工生产而定，可设置为固定连接，也可设置为可拆卸连接，本实施例中是在所述第一底部连接孔105和所述第一顶部连接孔106内沉积金属材料211后，然后再切除多余的金属材料211形成所述第一底部金属凸部2111和所述第一顶部金属凸部2112。若设为可拆卸连接，可将所述第一底部连接孔105和所述第一顶部连接孔106与所述第一底部金属凸部2111和所述第一顶部金属凸部2112设为相互配合的螺纹结构即可，设为可拆卸连接增加了产品的互换性。
通过所述第一底部金属凸部2111一端与所述第一底部连接孔105连接，且接触所述第一底部金属电极层207从而实现电连接，所述第一顶部金属凸部2112一端与所述第一顶部连接孔106连接，且接触所述第一顶部金属电极层209实现电连接，连接方式简单。
优选地，所述第二纳米电容102的结构与所述第一纳米电容101的结构相对所述衬底200镜像设置。通过将所述第二纳米电容102的结构与所述第一纳米电容101的结构镜像设置，从而进一步提高电容密度。
进一步优选地，所述第一底部连接件2191、所述第二底部连接件2193、所述第一顶部连接件2192和所述第二顶部连接件2194均为金属引线，所述第一底部金属凸部2111和所述第一连接端103、所述第一连接端103和所述第二底部金属凸部2181、所述第一顶部金属凸部2112和所述第二连接端104以及所述第二连接端104和所述第二顶部金属凸部2182均为金属引线键合连接。
通过金属引线键合的方式使所述第一纳米电容101和所述第二纳米电容102并联到一起，工艺简单，进一步减少工艺复杂度，加快了生产效率，并且缩短所述第一纳米电容101和所述第二纳米电容102的连接路径，从而可以减少信号延迟时间，增强信号传输速度，并且减少功耗。
在本发明公开的另一实施例中，参考图3-18所示，一种三维集成结构的制造方法,包括以下步骤：
S01：制备具有第一连接端103和第二连接端104的衬底200；
S02：在所述衬底200的一侧面设置第一纳米电容101；
S03：制备出与所述第一纳米电容101内的第一底部金属电极层207电连接的第一底部金属凸部2111，和与所述第一纳米电容101内的第一顶部金属电极层209电连接的第一顶部金属凸部2112；
S04：在所述衬底200的另一侧面制备第二纳米电容102；
S05：制备出与所述第二纳米电容102内的第二底部金属电极层214电连接的第二底部金属凸部2181，和与所述第二纳米电容102内的第二顶部金属电极层216电连接的第二顶部金属凸部2182；
S06：形成导电组件，所述导电组件包括第一底部连接件2191、第二底部连接件2193、第一顶部连接件2192和第二顶部连接件2194，所述第一底部连接件2191用于使所述第一底部金属凸部2111和所述第一连接端103电连接，所述第二底部连接件2193用于使所述第一连接端103和所述第二底部金属凸部2181电连接，所述第一顶部连接件2192用于使所述第一顶部金属凸部2112和所述第二连接端104电连接，所述第二顶部连接件2194用于使所述第二连接端104和所述第二顶部金属凸部2182电连接。
通过所述第一连接端103和所述第二连接端104使所述第一纳米电容101和所述第二纳米电容102实现并联，另外，所述第二纳米电容102和所述第一纳米电容101设于所述衬底200两侧面，且均位于所述第一连接端103和所述第二连接端104之间，减少了所述第一纳米电容101和所述第二纳米电容102占集成结构的表面积，提高了纳米电容的整体性能。
优选地，参考图3所示，所述S01包括：首先在所述衬底200上旋涂光刻胶并通过曝光和显影工艺标识出所述第一盲孔的位置，然后在衬底200内蚀刻出两个间隔布置的第一盲孔。参考图4所示，接着采用物理气相沉积、化学气相沉积和原子层沉积工艺中的任意一种沉积方法依次在两个所述第一盲孔内和所述衬底200上表面沉积第二隔离介质、金属扩散阻挡层202和金属籽晶层203直至填充所述第一盲孔。参考图5所示，最后采用化学机械抛光工艺去除所述衬底200上表面的所述第二隔离介质、所述金属扩散阻挡层202和所述金属籽晶层203。
需要说明的是，制备所述第一盲孔可以选择干法刻蚀：如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀，或者采用湿法刻蚀。另外，所述衬底200可选用SiO2、Si3N4、SiON、SiCOH或SiCOFH中的任意一种材料制作，所述金属扩散阻挡层202可选用TaN、TiN、ZrN、MnSiO3中的任意一种材料制作，所述金属籽晶层203可选择Cu、Ru、Co、RuCo、CuRu、CuCo中的任意一种材料制作。
优选地，参考图6所示，所述S02包括：首先采用沉积工艺在所述衬底200上表面生成SiO2薄膜205和一层Si3N4薄膜206，然后重复该工艺直到获得需要的层叠厚度，形成第一交替层212。
参考图7所示，将Si3N4薄膜206作为牺牲层，然后旋涂光刻胶并通过曝光和显影工艺标识出在所述第一交替层212的两个第二盲孔位置，刻蚀第一交替层212形成两个所述第二盲孔。参考图8所示，接着采用热磷酸溶液选择性腐蚀两个所述第二盲孔的侧面的Si3N4形成两个所述第一异形槽。
其中，热磷酸的温度为155～165℃，体积分数为85％～88％。另外在本实施方式中，采用SiO2和Si3N4叠层形成第一交替层212，但是本发明的实施例中还可以选择非晶C和Si3N4叠层、SiO2和非晶C叠层、SiO2和GeO2叠层和Si3N4和GeO2叠层的任意一种叠层组合。
参考图9所示，最后在两个所述第一异形槽内和所述第一交替层212上表面依次沉积所述第一底部金属电极层207、第一绝缘介质208和所述第一顶部金属绝缘层形成所述第一纳米电容101。
优选地，参考图10所示，还包括设置的第二隔离介质，所述S03中：采用光刻和刻蚀工艺去除部分所述第一顶部金属电极层209和部分所述第一绝缘介质208，形成所述第一底部连接孔105。
参考图11所示，接着采用化学气相沉积工艺在所述第一底部连接孔105以及所述第一顶部金属电极层209表面沉积一层第二隔离介质。参考图12所示，然后，采用光刻和刻蚀工艺去除所述第一底部连接孔105底部的第二隔离介质，同时去除远离所述第一底部连接孔105底部另一侧的部分第二隔离介质，形成露出第一顶部金属电极层209的所述第一顶部连接孔106。
参考图13所示，采用物理气相沉积工艺在所述第一底部连接孔105、所述第一顶部连接孔106以及所述第二隔离介质上表面沉积一层金属材料211，且金属材料211完全填充所述第一底部连接孔105和所述第一顶部连接孔106。参考图14所示，最后采用光刻和刻蚀工艺去除部分金属材料211，从而形成所述第一底部金属凸部2111用于连通第一底部金属电极层207；在另一侧形成所述第一顶部金属凸部2112，用于连通第一顶部金属电极层209。需要说明的是，可以选择Al、Ti/Au(Ti与Au的混合物)、Cr/Au(Cr与Au的混合物)中的任意一种作为金属材料211形成所述第一顶部金属凸部2112和所述第一底部金属凸部2111。
优选地，参考图15所示，所述S04中：为了使所述衬底200变薄，且使两个所述第一盲孔变成所述第一通孔和所述第二通孔，预先将所述衬底200的另一侧面切除至使两个所述第一盲孔形成所述第一通孔和所述第二通孔。参考图16所示，与形成所述第一纳米电容101相同的，在所述衬底200的另一侧面生成第二交替层213；标识出在所述第二交替层213的两个第三盲孔位置，刻蚀第一交替层212形成两个所述第三盲孔；
接着采用热磷酸溶液选择性腐蚀两个所述第三盲孔的侧面形成两个所述第二异形槽；
最后在两个所述第二异形槽内和所述第二交替层213下表面依次沉积所述第二底部金属电极层214、第二绝缘介质215和所述第二顶部金属绝缘层形成所述第二纳米电容102。
优选地，参考图16-18所示，具体的，还包括第二隔离介质217；所述S05中：去除部分所述第二顶部金属电极层216和部分所述第二绝缘介质215，形成所述第二底部连接孔107。
接着采用化学气相沉积工艺在所述第二底部连接孔107以及第二顶部金属电极层216表面沉积SiO2薄膜205形成所述第二隔离介质217。接着采用光刻和刻蚀工艺去除所述第二底部连接孔107结构底部的所述第二隔离介质217；同时去除另一侧部分所述第二隔离介质217，从而露出第二顶部金属电极层216形成所述第二顶部连接孔108。进一步采用物理气相沉积工艺在所述第二底部连接孔107、所述第三隔离的表面和所述第二顶部连接孔108沉积金属材料211，最后采用光刻和刻蚀工艺去除部分金属材料211，从而在一侧形成第二底部金属凸部2181，用于连通第二底部金属电极层214；在另一侧形成第二顶部金属凸部2182，用于连通第二顶部金属电极层216。
将所述第二隔离介质217设置于所述第二底部连接孔107的侧面和所述第二顶部金属电极层216的表面，所述第二隔离介质217开设有第二顶部连接孔108，所述第二顶部连接孔108导通至所述第二顶部金属电极层216；
最后在所述第二底部连接孔107、所述第二顶部连接孔108内设置所述第二底部金属凸部2181和所述第二顶部金属凸部2182。
优选地，为了便于实施沉积工艺，所述第一纳米电容101、所述衬底200和所述第二纳米电容102均在相同大小的沉积空间内，为了使所述第一连接端103和所述第二连接端104显露出，便于连接，所以采用光刻和刻蚀工艺分别去除左侧和右侧部分所述第二隔离介质210、所述第一顶部金属电极层209、所述第一绝缘介质208、所述第一底部金属电极层207和所述第一交替叠层，从而分别露出所述第一连接端103和所述第二连接端104的上表面。然后采用光刻和刻蚀工艺分别去除左侧和右侧部分的所述第二隔离介质217、所述第二顶部金属电极层216、所述第二绝缘介质215、所述第二底部金属电极层214和所述第二交替层213，从而分别露出所述第一连接端103和所述第二连接端104的下表面。
所述第一底部连接件2191、所述第二底部连接件2193、所述第一顶部连接件2192和所述第二顶部连接件2194均为金属引线，采用引线键合的方式使第一底部连接件2191电连接第一底部金属凸部2111和第一连接端103、第二底部连接件2193电连接第一连接端103和第二底部金属凸部2181、第一顶部连接件2192电连接第一顶部金属凸部2112和第二连接端104以及第二顶部连接件2194电连接第二连接端104和第二顶部金属凸部2182。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (15)

1.一种三维集成结构,其特征在于，包括：
衬底，具有第一连接端和第二连接端；
第一纳米电容，设于所述衬底一侧面，包括与第一底部金属电极层电连接的第一底部金属凸部，以及与第一顶部金属电极层电连接的第一顶部金属凸部；
第二纳米电容，与所述第一纳米电容分别设于所述衬底的另一侧面，所述第二纳米电容包括与第二底部金属电极层电连接的第二底部金属凸部和与第二顶部金属电极层电连接的第二顶部金属凸部；
导电组件，包括用于电连接所述第一底部金属凸部和所述第一连接端的第一底部连接件、用于电连接所述第一连接端和所述第二底部金属凸部的第二底部连接件、用于电连接所述第一顶部金属凸部和所述第二连接端的第一顶部连接件以及用于电连接所述第二连接端和所述第二顶部金属凸部的第二顶部连接件。
2.根据权利要求1所述的三维集成结构，其特征在于：
所述衬底包括第一隔离介质、金属阻挡层、金属仔晶层和金属层，所述衬底具有第一通孔和第二通孔，所述第一隔离介质、所述金属阻挡层、所述金属籽晶层和所述金属层依次从所述第一通孔和所述第二通孔的内侧面朝所述第一通孔和所述第二通孔中轴线设置填充，形成所述第一连接端和所述第二连接端。
3.根据权利要求2所述的三维集成结构，其特征在于：
所述第一连接端和所述第二连接端分别位于所述第一纳米电容的两侧边，且所述第一底部金属凸部、所述第一连接端和所述第二底部金属电极层设为同侧，所述第一顶部金属凸部、所述第二连接端和所述第二顶部金属凸部设为同侧。
4.根据权利要求3所述的三维集成结构，其特征在于：
所述第一纳米电容还包括第一交替层和第一绝缘介质，所述第一交替层内间隔设有若干第一异形槽，所述第一交替层的纵截面显示所述第一异形槽为“土”形，若干所述第一异形槽内依次沉积所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层。
5.根据权利要求4所述的三维集成结构，其特征在于：
还包括第二隔离介质；
所述第一纳米电容设有第一底部连接孔，所述第一底部连接孔导通至所述第一底部金属绝缘层；
所述第二隔离介质设于所述第一底部连接孔内侧面和所述第一顶部金属层上表面，所述第二隔离介质开设有第一顶部连接孔，所述第一顶部连接孔导通至所述第一顶部金属电极层。
6.根据权利要求5任意所述的三维集成结构，其特征在于：
所述第一底部金属凸部一端与所述第一底部连接孔连接，且接触所述第一底部金属电极层，所述第一顶部金属凸部一端与所述第一顶部连接孔连接，且接触所述第一顶部金属电极层。
7.根据权利要求6所述的三维集成结构，其特征在于：
所述第二纳米电容的结构与所述第一纳米电容的结构相对所述衬底镜像设置。
8.根据权利要求7所述的三维集成结构，其特征在于：
所述第一底部连接件、所述第二底部连接件、所述第一顶部连接件和所述第二顶部连接件均为金属引线，所述第一底部金属凸部和所述第一连接端、所述第一连接端和所述第二底部金属凸部、所述第一顶部金属凸部和所述第二连接端以及所述第二连接端和所述第二顶部金属凸部均为引线键合连接。
9.一种如权利要求1-8中任一所述的三维集成结构的制造方法，其特征在于，包括以下步骤：
S01：制备具有第一连接端和第二连接端的衬底；
S02：在所述衬底的一侧面设置第一纳米电容；
S03：制备出与所述第一纳米电容内的第一底部金属电极层电连接的第一底部金属凸部，和与所述第一纳米电容内的第一顶部金属电极层电连接的第一顶部金属凸部；
S04：在所述衬底的另一侧面制备第二纳米电容；
S05：制备出与所述第二纳米电容内的第二底部金属电极层电连接的第二底部金属凸部，和与所述第二纳米电容内的第二顶部金属电极层电连接的第二顶部金属凸部；
S06：形成导电组件，所述导电组件包括第一底部连接件、第二底部连接件、第一顶部连接件和第二顶部连接件，所述第一底部连接件用于使所述第一底部金属凸部和所述第一连接端电连接，所述第二底部连接件用于使所述第一连接端和所述第二底部金属凸部电连接，所述第一顶部连接件用于使所述第一顶部金属凸部和所述第二连接端电连接，所述第二顶部连接件用于使所述第二连接端和所述第二顶部金属凸部电连接。
10.根据权利要求9所述的三维集成结构的制造方法，其特征在于：
所述S01包括：预先在所述衬底内蚀刻出两个间隔布置的第一盲孔，然后依次在两个所述第一盲孔内和所述衬底上表面沉积第二隔离介质、金属扩散阻挡层和金属籽晶层直至填充所述第一盲孔，最后去除所述衬底上表面的所述第二隔离介质、所述金属扩散阻挡层和所述金属籽晶层。
11.根据权利要求10所述的三维集成结构的制造方法，其特征在于：
所述S02包括：采用沉积工艺在所述衬底上表面生成第一交替层；
然后标识出在所述第一交替层的两个第二盲孔位置，刻蚀第一交替层形成两个所述第二盲孔；
接着采用热磷酸溶液选择性腐蚀两个所述第二盲孔的侧面形成两个所述第一异形槽；
最后在两个所述第一异形槽内和所述第一交替层上表面依次沉积所述第一底部金属电极层、第一绝缘介质和所述第一顶部金属绝缘层形成所述第一纳米电容。
12.根据权利要求11所述的三维集成结构的制造方法，其特征在于：
所述S03中：去除部分所述第一顶部金属电极层和部分所述第一绝缘介质，形成所述第一底部连接孔；
接着将第二隔离介质设置于所述第一底部连接孔的侧面和所述第一顶部金属电极层的表面，所述第二隔离介质开设有第一顶部连接孔，所述第一顶部连接孔导通至所述第一顶部金属电极层；
最后在所述第一底部连接孔、所述第一顶部连接孔内设置所述第一底部金属凸部和所述第一顶部金属凸部。
13.根据权利要求12所述的三维集成结构的制造方法，其特征在于：
所述S04还包括：预先将所述衬底的另一侧面切除至使两个所述第一盲孔形成所述第一通孔和所述第二通孔；
然后在所述衬底的另一侧面生成第二交替层；
标识出在所述第二交替层的两个第三盲孔位置，刻蚀第二交替层形成两个所述第三盲孔；
接着采用热磷酸溶液选择性腐蚀两个所述第三盲孔的侧面形成两个所述第二异形槽；
最后在两个所述第二异形槽内和所述第二交替层下表面依次沉积所述第二底部金属电极层、第二绝缘介质和所述第二顶部金属绝缘层形成所述第二纳米电容。
14.根据权利要求13所述的三维集成结构的制造方法，其特征在于：
所述S05还包括：去除部分所述第二顶部金属电极层和部分所述第二绝缘介质，形成所述第二底部连接孔；
接着将第三隔离介质设置于所述第二底部连接孔的侧面和所述第二顶部金属电极层的表面，所述第三隔离介质开设有第二顶部连接孔，所述第二顶部连接孔导通至所述第二顶部金属电极层；
最后在所述第二底部连接孔、所述第二顶部连接孔内设置所述第二底部金属凸部和所述第二顶部金属凸部。
15.根据权利要求9所述的三维集成结构的制造方法，其特征在于：
所述第一底部连接件、所述第二底部连接件、所述第一顶部连接件和所述第二顶部连接件均为金属引线，采用引线键合的方式使所述第一纳米电容和所述第二纳米电容电连接。
CN202110243407.7A 2020-12-22 2021-03-05 三维集成结构及其制造方法 Active CN113035812B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2020115278104 2020-12-22
CN202011527810 2020-12-22

Publications (2)

Publication Number Publication Date
CN113035812A true CN113035812A (zh) 2021-06-25
CN113035812B CN113035812B (zh) 2022-09-27

Family

ID=76468162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110243407.7A Active CN113035812B (zh) 2020-12-22 2021-03-05 三维集成结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113035812B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230062775A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate, package using the same, and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110957303A (zh) * 2018-09-26 2020-04-03 长鑫存储技术有限公司 电容器及其形成方法、半导体器件及其形成方法
CN111312690A (zh) * 2020-02-14 2020-06-19 华为技术有限公司 系统级封装及其制备方法
CN111710672A (zh) * 2020-08-20 2020-09-25 苏州通富超威半导体有限公司 一种半导体封装件及其制备方法
CN111769097A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于三维互连的硅通孔结构及其制造方法
CN112018096A (zh) * 2020-07-31 2020-12-01 复旦大学 一种用于能量缓冲的纳米电容三维集成系统及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110957303A (zh) * 2018-09-26 2020-04-03 长鑫存储技术有限公司 电容器及其形成方法、半导体器件及其形成方法
CN111312690A (zh) * 2020-02-14 2020-06-19 华为技术有限公司 系统级封装及其制备方法
CN111769097A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于三维互连的硅通孔结构及其制造方法
CN112018096A (zh) * 2020-07-31 2020-12-01 复旦大学 一种用于能量缓冲的纳米电容三维集成系统及其制备方法
CN111710672A (zh) * 2020-08-20 2020-09-25 苏州通富超威半导体有限公司 一种半导体封装件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230062775A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate, package using the same, and method of manufacturing the same
US12040266B2 (en) * 2021-08-30 2024-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate, package using the same, and method of manufacturing the same

Also Published As

Publication number Publication date
CN113035812B (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
JP4726391B2 (ja) 集積回路内に電池を形成する方法と装置
US6264709B1 (en) Method for making electrical and electronic devices with vertically integrated and interconnected thin-film type battery
CN100495797C (zh) 包括贯穿连接的微电池的生产方法
CN104025225B (zh) 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统
CN112018070B (zh) 一种纳米电容三维集成结构及其制备方法
CN112018096B (zh) 一种用于能量缓冲的纳米电容三维集成系统及其制备方法
US10373766B2 (en) Method of producing a super-capacitor
CN112151538B (zh) 一种纳米电容三维集成结构及其制造方法
WO2014013637A1 (ja) 二次電池およびソーラー二次電池ならびにそれらの製造方法
US20100075181A1 (en) Solid-state structure comprising a battery and a variable capacitor having a capacitance which is controlled by the state-of-charge of the battery
CN113035812A (zh) 三维集成结构及其制造方法
CN112151536B (zh) 一种纳米电容三维集成结构及其制备方法
CN112652620B (zh) 三维集成结构及其制造方法
CN112908992B (zh) 三维集成结构及其制造方法
CN112151537B (zh) 一种高能量密度纳米电容三维集成结构及其制备方法
CN218456649U (zh) 一种电子元件、电子设备
KR100673616B1 (ko) 웨이퍼 뒷면에 전원공급장치가 내장된 반도체용 실리콘웨이퍼
CN112071935B (zh) 一种基于太阳能的三维集成系统及制备方法
JP4372136B2 (ja) 半導体装置の製造方法
CN112670285A (zh) 三维集成结构及其制备方法
CN112652621A (zh) 三维集成结构及其制造方法
CN112466842A (zh) 一种多功能tsv结构及其制备方法
CN112071974A (zh) 一种三维集成系统及制备方法
CN112151539B (zh) 一种高存储容量纳米电容三维集成结构及其制备方法
CN112908991B (zh) 三维集成结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant