[go: up one dir, main page]

CN113009772B - 掩膜版以及虚拟沟道孔的制作方法 - Google Patents

掩膜版以及虚拟沟道孔的制作方法 Download PDF

Info

Publication number
CN113009772B
CN113009772B CN202110219733.4A CN202110219733A CN113009772B CN 113009772 B CN113009772 B CN 113009772B CN 202110219733 A CN202110219733 A CN 202110219733A CN 113009772 B CN113009772 B CN 113009772B
Authority
CN
China
Prior art keywords
sub
pattern
array
mask
reticle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110219733.4A
Other languages
English (en)
Other versions
CN113009772A (zh
Inventor
郑亮
刘隆冬
黄海辉
郑安发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110219733.4A priority Critical patent/CN113009772B/zh
Publication of CN113009772A publication Critical patent/CN113009772A/zh
Application granted granted Critical
Publication of CN113009772B publication Critical patent/CN113009772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开实施例公开了一种掩膜版以及虚拟沟道孔的制作方法。所述掩膜版应用于三维存储器中虚拟沟道孔的制作，包括：掩膜图案阵列，包括：沿第一方向并列设置的多个第一子图案；其中，所述第一子图案位于所述掩膜图案阵列最外侧；每个所述第一子图案包括：第一凹部；其中，所述第一凹部沿所述第一子图案边缘向所述第一子图案中心凹陷；所述第一凹部的开口朝向所述掩膜图案阵列的外侧；位于所述掩膜图案阵列同一侧的所述多个第一子图案的所述第一凹部的开口朝向相同。

Description

掩膜版以及虚拟沟道孔的制作方法
技术领域
本公开实施例涉及半导体制造技术领域，尤其涉及一种掩膜版以及虚拟沟道孔的制作方法。
背景技术
随着对于存储器存储密度的需求越来越大，开发出了三维结构的存储器，其包括栅叠层结构以及垂直贯穿栅叠层结构的沟道柱，其中，沟道柱用于进行信息存储。此外，在通过去除堆叠结构中的牺牲层以形成控制栅极的后栅工艺中，沟道柱还可起到支撑作用，避免去除牺牲层后堆叠结构坍塌。
为了进一步提高存储密度，用于形成栅叠层结构的堆叠结构的层数逐渐增加，且沟道柱的尺寸逐渐减小。在后栅工艺中，沟道柱的支撑作用逐渐减弱。相关技术中，可形成虚拟沟道孔(Dummy Channel Hole)，并填充该虚拟沟道孔形成虚拟柱，以提高去除牺牲层过程中对于堆叠结构的支撑作用。然而，形成有虚拟柱的存储器性能较差，因此，如何在提高支撑作用的同时保证存储器的性能较好，成为亟待解决的问题。
发明内容
有鉴于此，本公开实施例提供一种掩膜版以及虚拟沟道孔的制作方法。
根据本公开实施例的第一方面，提供一种掩膜版，所述掩膜版应用于三维存储器中虚拟沟道孔的制作，包括：
掩膜图案阵列，包括：沿第一方向并列设置的多个第一子图案；其中，所述第一子图案位于所述掩膜图案阵列最外侧；
每个所述第一子图案包括：第一凹部；其中，所述第一凹部沿所述第一子图案边缘向所述第一子图案中心凹陷；所述第一凹部的开口朝向所述掩膜图案阵列的外侧；位于所述掩膜图案阵列同一侧的所述多个第一子图案的所述第一凹部的开口朝向相同。
在一些实施例中，所述掩膜图案阵列还包括：
沿第一方向并列设置的多个第二子图案；其中，所述第二子图案与所述第一子图案沿第二方向并列设置；所述第二方向垂直于所述第一方向；
所述第二子图案包括：第二凹部；其中，所述第二凹部的凹陷方向与相对靠近所述第二凹部的所述第一凹部凹陷方向相同，所述第二凹部的凹陷程度小于所述第一凹部的凹陷程度。
在一些实施例中，所述掩膜图案阵列还包括：
沿第一方向并列设置的多个第三子图案；其中，所述第三子图案，与所述第一子图案以及所述第二子图案沿第二方向并列设置；所述第二子图案位于所述第一子图案与所述第三子图案之间；
所述第一子图案和所述第二子图案之间的第一间距，不小于所述第二子图案和所述第三子图案之间的第二间距。
在一些实施例中，所述第一间距小于450nm。
在一些实施例中，所述第三子图案的形状包括：圆形或椭圆形。
在一些实施例中，所述掩膜版包括：
相对设置的第一表面及第二表面；其中，所述第一子图案、所述第二子图案和所述第三子图案，均包括贯穿所述第一表面及所述第二表面的空隙。
在一些实施例中，所述第一子图案、第二子图案和第三子图案透光；
所述掩膜版还包括不透光的基体部分。
在一些实施例中，所述第一凹部包括第一界面和第二界面；
所述第一界面和所述第二界面之间的夹角小于180°。
在一些实施例中，所述第一界面和所述第二界面包括：凸面或平面。
在一些实施例中，所述第一子图案的形状包括：扇形。
根据本公开实施例的第二方面，提供一种虚拟沟道孔的制作方法，所述虚拟沟道孔应用上述任一实施例中所述的掩膜版制作而成，所述方法包括：
提供半导体结构；其中，所述半导体结构包括衬底、位于所述衬底上的堆叠结构以及贯穿所述堆叠结构的沟道孔阵列或存储单元串阵列，所述沟道孔阵列用于形成所述存储单元串阵列；
对准所述掩膜图案阵列和所述衬底上用于形成虚拟沟道孔的区域，并使位于所述掩膜图案阵列同一侧的所述多个第一子图案的第一凹部朝向所述沟道孔阵列或所述存储单元串阵列；
通过所述掩膜图案阵列，在所述衬底上形成虚拟沟道孔。
相关技术中，应用具有圆形孔的掩膜版形成虚拟沟道孔。由于虚拟沟道孔需要贯穿的叠层材料包括不同的组成材料，因此，形成虚拟沟道孔的过程中，刻蚀不同组成材料释放的应力不同，和/或，等离子体刻蚀过程中产生的电场的作用，使等离子体的运动方向偏移预设方向，导致形成的虚拟沟道孔偏离预设圆形，而形成不规则的“鸟嘴”状。填充该虚拟沟道孔时，在“鸟嘴”位置可能存在空隙。在后续形成控制栅极的过程中，填充上下两层控制栅极的导电材料可通过上述空隙相连，导致存储器短路，从而使得存储器失效。
相较于采用具有圆形孔的掩膜版形成虚拟沟道孔，应用本公开实施例提供的掩膜版制作三维存储器的虚拟沟道孔，由于掩膜图案阵列中的第一子图案包括第一凹部，使得所形成的虚拟沟道孔更接近预设的图案(例如，圆形或者椭圆形)。
进一步地，通过使得所形成的虚拟沟道孔更接近预设的图案，填充该虚拟沟道孔后剩余的空隙越小，即有利于形成实心的虚拟柱，在去除牺牲层以形成控制栅极的过程中，该实心的虚拟柱不仅可以起到良好的支撑作用，还可阻隔上下两层控制栅极的导电材料接触，减少存储器短路现象的发生，提高了产品的良率。
附图说明
图1是根据一示例性实施例示出的一种存储器的结构示意图；
图2是根据一示例性实施例示出的一种存储器的制作过程示意图；
图3是根据一示例性实施例示出的一种存储器的局部示意图；
图4是根据一示例性实施例示出的一种掩膜版的结构示意图；
图5是根据一示例性实施例示出的另一种掩膜版的结构示意图；
图6是根据一示例性实施例示出的另一种存储器的制作过程示意图；
图7是根据一示例性实施例示出的另一种掩膜版的立体示意图；
图8是根据一示例性实施例示出的一种虚拟沟道孔的制作方法的流程示意图。
具体实施方式
下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
可以理解的是，本公开的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
在本公开实施例中，术语“第一”、“第二”、“第三”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互联层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
相关技术中，存储器栅叠层结构中的控制栅极可通过后栅工艺形成。具体地，对于包括层叠设置的绝缘层(例如氧化物层)和牺牲层(例如氮化物层)的堆叠结构，可通过去除牺牲层以在相邻的两个绝缘层之间形成空腔，然后在该空腔内填充栅极介质(例如，金属或者多晶硅等)形成控制栅极。在去除牺牲层、以及形成空腔并尚未填充栅极介质时，可通过贯穿堆叠结构的沟道柱支撑堆叠结构，防止堆叠结构发生塌陷。
为了进一步提高存储密度，用于形成栅叠层结构的堆叠结构的层数逐渐增加，沟道柱的尺寸逐渐减小，在去除牺牲层的过程中，沟道柱的支撑作用逐渐减弱，堆叠结构容易坍塌，导致存储器的成品率降低。
为了解决去除牺牲层的过程中堆叠结构坍塌的问题，开发出了贯穿堆叠结构的虚拟柱。
图1是根据一示例性实施例示出的一种存储器的结构示意图。参照图1所示，存储器可包括：阵列区(Array area)和虚拟图案区(Dummy pattern area)。阵列区设置有多个沟道孔，用于形成进行信息存储的沟道柱；虚拟图案区靠近阵列区的护城河沟道孔设置，虚拟图案区设置有多个虚拟沟道孔，用于形成起支撑作用的虚拟柱。
可以理解的是，阵列区可包括多个贯穿堆叠结构的沟道孔，上述护城河沟道孔表示的是阵列区中相对靠近虚拟图案区的沟道孔，而不用于描述特定的通孔类型。例如，当在阵列区相对设置的两侧均形成有虚拟沟道孔时，护城河沟道孔表示的是在位置上更靠近虚拟沟道孔、且位于阵列区相对设置的两侧的沟道孔。上述护城河沟道孔可包括至少一列沟道孔。
图2是根据一示例性实施例示出的一种存储器的制作过程示意图。参照图2所示。在刻蚀形成虚拟沟道孔的过程中，反应气体电离产生的等离子体可包括带负电荷的粒子(例如，电子或者带负电荷的离子团)和带正电荷的粒子(例如，空穴或者带正电荷的离子团)。位于护城河沟道孔和虚拟沟道孔之间的介质层(例如：氮化硅)可能会俘获少量带负电荷的粒子，而带正电荷的粒子在电场的作用下沿平行于虚拟沟道孔的轴向运动并轰击未被刻蚀的叠层。
然而，在带正电荷的粒子沿平行于虚拟沟道孔的轴向运动的过程中，被俘获在介质层中的带负电荷的粒子可能会对带正电荷的粒子产生电学吸引力，将带正电荷的粒子往带负电荷的粒子所附着的方向吸引，使得带正电荷的粒子的运动方向发生偏移(参见图2)，导致形成的虚拟沟道孔与掩膜版上的图案存在差异，在虚拟沟道孔的边缘形成“鸟嘴”状。
此外，由于堆叠结构中包括不同的组成材料(例如，氮化硅和氧化硅)，在形成虚拟沟道孔的过程中，刻蚀不同组成材料释放的应力不同，会产生一定的应力差异。
在上述应力差异和/或电学吸引力的作用下，导致靠近护城河沟道孔的虚拟沟道孔容易形成“鸟嘴”图案的虚拟沟道孔(图2中圆形虚线框所示)。图2中右侧示出了“鸟嘴”图案的虚拟沟道孔的电镜图。
图3是根据一示例性实施例示出的一种存储器的局部示意图。参照图3所示，由于填充虚拟沟道孔以形成虚拟柱时，在“鸟嘴”的凸出位置可能会填充不充分，存在较大的空隙。在去除牺牲层填充导电材料以形成控制栅极的过程中，填充上下两层控制栅极的导电材料可通过上述虚拟沟道孔的空隙相连，导致存储器短路，从而使得存储器失效。
有鉴于此，本公开实施例提供一种掩膜版。图4是根据一示例性实施例示出的一种掩膜版的结构示意图。参照图4所示，掩膜版100应用于三维存储器中虚拟沟道孔的制作，包括：
掩膜图案阵列，包括：沿第一方向并列设置的多个第一子图案110；其中，第一子图案110位于掩膜图案阵列最外侧；
每个第一子图案110包括：第一凹部111；其中，第一凹部111沿第一子图案110边缘向第一子图案110中心q1凹陷；第一凹部111的开口朝向掩膜图案阵列的外侧；位于掩膜图案阵列同一侧的多个第一子图案110的第一凹部111的开口朝向相同。
示例性地，参照图4所示，掩膜图案阵列包括：沿y方向并列设置的多个第一子图案110；其中，第一子图案110位于掩膜图案阵列最外侧。
掩膜图案阵列可包括M*N个子图案组成的阵列，M和N均为正整数，掩膜图案阵列可构成一个M行N列的矩阵。每个子图案对应于一个虚拟沟道孔。
当M和N均为大于1的正整数时，第一子图案位于掩膜图案阵列的最外侧，包括第一子图案位于该M*N阵列的第1行(最上侧)和/或第M行(最下侧)；还包括第一子图案位于该M*N阵列的第1列(最左侧)和/或第N列(最右侧)。
当M等于1且N大于1时，第一子图案位于掩膜图案阵列的最外侧，可包括：第一子图案位于该M*N阵列的第1列(最左侧)和/或第N列(最右侧)。
当M大于1且N等于1时，第一子图案位于掩膜图案阵列的最外侧，可包括：第一子图案位于该M*N阵列的第1行(最上侧)和/或第M行(最下侧)。
需要强调的是，上述掩膜图案阵列可包括相对设置的两侧，例如，第1行与第M行可构成掩膜图案阵列相对设置的两侧，第1列与第N列也可构成掩膜图案阵列相对设置的两侧。位于掩膜图案阵列第1行的第一子图案的第一凹部开口可朝上，位于掩膜图案阵列第M行的第一子图案的第一凹部开口可朝下。位于掩膜图案阵列第1列的第一子图案的第一凹部开口可朝左，位于掩膜图案阵列第N列的第一子图案第一凹部开口可朝右。
此处，按照从左到右的顺序对N列子图案进行编号，并按照从上到下的顺序对M行子图案进行编号。例如，从左到右的方向可与x轴的正方向相同，从上到下的方向可与y轴的正方向相反。
在一些实施例中，参照图4所示，第一凹部111在平行于x轴的方向上，沿掩膜版100外侧向掩膜版100内侧凹陷。
掩膜版的组成材料包括：铬。
需要指出的是，在实际生产中，虚拟沟道孔的掩膜版图案通常设计为圆形，通过光学邻近修正(Optical Proximity Correction，OPC)，可对圆形图案进行修剪，以获得期望图案。
可以理解的是，图4中的虚线仅为示意，以此来说明第一凹部，而不用于表示特定的实际图案。例如，可通过光学邻近修正将圆形图案修剪为第一子图案110，虚线表示的是圆形图案被修剪去掉的一部分，第一子图案110中心q1对应于圆形图案的圆心。
可以理解的是，当不存在上述应力差异和/或电学吸引力的作用时，利用本公开实施例提供的掩膜版上的第一子图案形成的虚拟沟道孔的形状，与第一子图案的形状相同，即虚拟沟道孔也会存在对应于第一凹部的凹陷。
然而，实际生产过程中，由于存在上述应力差异和/或电学吸引力的作用，因此，上述应力差异和/或电学吸引力的作用会促使虚拟沟道孔的凹陷向沟道孔阵列凸出，即上述“鸟嘴”图案可减少甚至弥补虚拟沟道孔的凹陷，使得形成的虚拟沟道孔的形状更接近预设图案(例如圆形)。
相较于采用具有圆形孔的掩膜版形成虚拟沟道孔，应用本公开实施例提供的掩膜版制作三维存储器的虚拟沟道孔，由于掩膜图案阵列中的第一子图案包括第一凹部，使得所形成的虚拟沟道孔更接近预设的图案(例如，圆形或者椭圆形)。
进一步地，通过使得所形成的虚拟沟道孔更接近预设的图案，填充该虚拟沟道孔后剩余的空隙越小，即有利于形成实心的虚拟柱，在去除牺牲层以形成控制栅极的过程中，该实心的虚拟柱不仅可以起到良好的支撑作用，还可阻隔上下两层控制栅极的导电材料接触，减少存储器短路现象的发生，提高了产品的良率。
在一些实施例中，参照图4所示，第一凹部111包括第一界面11和第二界面12；第一界面11和第二界面12之间的夹角α小于180°。
示例性地，可分别沿第一界面11和第二界面12对圆形图案进行修剪，在第一界面和第二界面的交界处形成第一凹部111。
需要指出的是，对于同一水平方向上(例如x方向)上并列设置的虚拟沟道孔和护城河沟道孔而言，虚拟沟道孔中越靠近护城河沟道孔的位置处，越容易朝向护城河沟道孔方向突出(请参见图2电镜图)。因此，为了形成更接近预设图案(例如：圆形)的虚拟沟道孔，需要保证掩膜版上圆形孔越靠近护城河沟道孔的位置处，朝向远离护城河沟道孔方向凹陷地越多。
可以理解的是，当第一界面和第二界面之间的夹角大于或等于180°时，掩膜版上的第一子图案靠近护城河沟道孔的位置处(例如，第一界面和第二界面的交界处)，离护城河沟道孔最近。此时，掩膜版无法提供用于抵消应力和电学吸引力的第一凹部，即难以解决虚拟沟道孔的“鸟嘴”图案问题。
本公开实施例通过设置第一界面和第二界面之间的夹角小于180°，可保证对圆形图案进行修剪后，获得包括第一凹部的第一子图案。如此，在利用该掩膜版执行光刻后，可避免形成“鸟嘴”图案的虚拟沟道孔，减少短路现象的发生，提高存储器的良率。
在一些实施例中，第一界面11和第二界面12包括：凸面或平面。
可以理解的是，当第一界面和第二界面包括凸面时，第一界面和第二界面在xoy平面的投影包括弧线；当第一界面和第二界面包括平面时，第一界面和第二界面在xoy平面的投影包括直线。
在一些实施例中，第一子图案110包括：封闭图案。
示例性地，参照图4所示，第一子图案110还包括：第三界面13。第一子图案110是由第一界面11、第二界面12以及第三界面13组成的封闭图案。
在一些实施例中，第一子图案的形状包括：扇形。可以理解的是，当第一子图案包括第一凹部时，第一子图案在xoy平面的投影呈扇形。
图5是根据一示例性示出的另一种掩膜版的结构示意图。参照图5所示，掩膜图案阵列还包括：
沿第一方向并列设置的多个第二子图案120；其中，第二子图案120与第一子图案110沿第二方向并列设置；第二方向垂直于第一方向；
第二子图案120包括：第二凹部121；其中，第二凹部121的凹陷方向与相对靠近第二凹部121的第一凹部111凹陷方向相同，第二凹部121的凹陷程度小于第一凹部111的凹陷程度。
示例性地，参照图5所示，掩膜图案阵列还包括：沿y方向并列设置的多个第二子图案120；其中，第二子图案120与第一子图案110沿x方向并列设置；x方向垂直于y方向。可以理解的是，这里y方向表示的是第一方向，x方向表示的是第二方向。
需要指出的是，当掩膜图案阵列相对设置的两侧(例如左侧和右侧)均设置有一列第一子图案时，第二子图案的第二凹部的凹陷方向，是与相对靠近该第二子图案的第一子图案中第一凹部的凹陷方向相同的。例如，当M*N的掩膜图案阵列中，第1列的第一子图案中第一凹部的凹陷方向朝右，第2列的第二子图案中第二凹部的凹陷方向也朝右；第N列的第一子图案中第一凹部的凹陷方向朝左，第N-1列的第二子图案中第二凹部的凹陷方向也朝左。
在一些实施例中，第二凹部121包括第四界面21和第五界面22；第四界面21和第五界面22之间的夹角β，小于第一界面11和第二界面12之间的夹角α。
参照图2中虚拟沟道孔的电镜图可知，靠近护城河沟道孔的第二列虚拟沟道孔也存在类似“鸟嘴”的图案，后续填充形成的虚拟柱也可能存在空隙。相较于仅在掩膜版中设置第一子图案，本公开实施例中，通过设置包括第二凹部的第二子图案，可减少第二列虚拟沟道孔的鸟嘴图案，虚拟图案区可整体上获得形貌较佳的虚拟沟道孔，在形成虚拟柱时，有利于减少虚拟图案区的空隙，提高其支撑作用。
在一些实施例中，参照图5所示，掩膜图案阵列还包括：
沿第一方向(例如，y方向)并列设置的多个第三子图案130；其中，第三子图案130，与第一子图案110以及第二子图案120沿第二方向(例如，x方向)并列设置；第二子图案120位于第一子图案110与第三子图案130之间；
第一子图案110和第二子图案120之间的第一间距d1，不小于第二子图案120和第三子图案130之间的第二间距d2。
在一些实施例中，第一子图案110、第二子图案120和第三子图案130包括：对称图形。
示例性地，参照图5所示，第一子图案110、第二子图案120和第三子图案130包括：对称图形。第一子图案110、第二子图案120和第三子图案130均关于对称轴L1对称。
对称轴L1与第一子图案110的交点包括p1；对称轴L1与第二子图案120的交点包括p2；对称轴L1与第三子图案130的交点包括p3。
可以理解的是，在本公开实施例中，第一间距d1表示的是交点p1和交点p2之间的直线距离；第二间距d2表示的是交点p2和交点p3之间的直线距离。
在一些实施例中，参照图5所示，第一间距d1还可表示的是第一子图案中心q1和第二子图案中心q2之间的直线距离；第二间距d2还可表示的是第二子图案中心q2和第三子图案中心q3之间的直线距离。
可以理解的是，束缚在介质层中的带负电荷的粒子和轰击叠层的带正电荷的粒子之间的电学吸引力，与二者之间的间距成反比关系。本公开实施例通过设置第一子图案和第二子图案之间的第一间距，不小于第二子图案和第三子图案之间的第二间距，在刻蚀形成第二列虚拟沟道孔时，可减弱被束缚的带负电荷的粒子对于第二列虚拟沟道孔中的带正电荷的粒子的电学吸引力，减小形成“鸟嘴图案”的概率。
在一些实施例中，参照图5所示，第一间距d1小于450nm。
需要强调的是，当第一间距过大，利用上述掩膜版形成的虚拟沟道孔之间的间距相应的也较大。虚拟沟道孔的主要作用是用于形成起支撑作用的虚拟柱，如果虚拟沟道孔之间的间距过大，则在去除牺牲层以形成控制栅极的过程中，虚拟柱离阵列区较远，无法起到很好的支撑作用，导致叠层坍塌。本公开实施例通过合理的设置第一间距，可保证在去除牺牲层的过程中，虚拟柱提供良好的支撑作用。
在一些实施例中，参照图5所示，掩膜版100包括：多个沿平行于y轴的方向并列排布的第三子图案130。
在一些实施例中，第三子图案130的形状包括：圆形或椭圆形。可以理解的是，掩膜版中的第三子图案满足虚拟沟道孔的预设图案，预设图案可包括圆形或椭圆形。
利用上述包括第一子图案、第二子图案和第三子图案的掩膜版，执行光刻工艺，在虚拟图案区形成的虚拟沟道孔包括：第一通孔、第二通孔和第三通孔。第一通孔、第二通孔与第三通孔的形状基本相同，且均接近预设图案(例如，圆形或者椭圆形)。
图6是根据一示例性实施例示出的另一种存储器的制作过程示意图。具体地，参照图6所示，在执行刻蚀工艺前，利用上述包括第一子图案110和第三子图案130的掩膜版100执行曝光和显影工艺，将掩膜版中的第一子图案110和第三子图案130转移至堆叠结构表面的掩膜层上，并在该掩膜层中形成包括第一子图案的第一开口和包括第三子图案的第三开口。
可以理解的是，在曝光、显影工艺之后和刻蚀工艺之前，堆叠结构表面的掩膜层包括第一开口和第三开口。
示例性地，可通过等离子体干法刻蚀的方式，形成贯穿堆叠结构的虚拟沟道孔，其中，虚拟沟道孔包括靠近护城河沟道孔的第一通孔和远离护城河沟道孔的第三通孔。参照图6所示，第一通孔与第三通孔的图案基本一致。
图7是根据一示例性实施例示出的另一种掩膜版的立体示意图。参照图7所示，掩膜版100包括：
相对设置的第一表面101及第二表面102；其中，第一子图案110、第二子图案120和第三子图案130，均包括贯穿第一表面101及第二表面102的空隙140。
可以理解的是，掩膜版100表示的是具有一定厚度的实体结构。掩膜版100中可包括多个贯穿第一表面及第二表面的空隙，例如第一空隙、第二空隙和第三空隙，其在xoy平面的投影可分别对应于图6中的第一子图案110、第二子图案120和第三子图案130。
在一些实施例中，参照图7所示，第一子图案110、第二子图案120和第三子图案130透光；掩膜版100还包括不透光的基体部分150。
基体部分150的组成材料包括：铬(Cr)。
图8是根据一示例性实施例示出的一种虚拟沟道孔的制作方法的流程示意图。该虚拟沟道孔应用上述任一实施例中的掩膜版制作而成。参照图8所示，所述方法包括以下步骤：
S110：提供半导体结构；其中，半导体结构包括衬底、位于衬底上的堆叠结构以及贯穿堆叠结构的沟道孔阵列或存储单元串阵列，沟道孔阵列用于形成存储单元串阵列；
S120：对准掩膜图案阵列和衬底上用于形成虚拟沟道孔的区域，并使位于掩膜图案阵列同一侧的多个第一子图案的第一凹部朝向沟道孔阵列或存储单元串阵列；
S130：通过掩膜图案阵列，在衬底上形成虚拟沟道孔。
本公开实施例制作虚拟沟道孔的方法中，由于对准掩膜图案阵列和衬底上用于形成虚拟沟道孔的区域，并使得掩膜图案阵列同一侧的多个第一子图案的第一凹部朝向沟道孔阵列或存储单元串阵列，可使得靠近沟道孔阵列的虚拟沟道孔更接近预设的图案(例如，圆形或者椭圆形)。
进一步地，通过使得所形成的虚拟沟道孔更接近预设的图案，填充该虚拟沟道孔后剩余的空隙越小，即有利于形成实心的虚拟柱，在去除牺牲层以形成控制栅极的过程中，该实心的虚拟柱不仅可以起到良好的支撑作用，还可阻隔上下两层控制栅极的导电材料接触，减少存储器短路现象的发生，提高了产品的良率。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种掩膜版，其特征在于，所述掩膜版应用于三维存储器中虚拟沟道孔的制作，包括：
掩膜图案阵列，包括：沿第一方向并列设置的多个第一子图案；其中，所述第一子图案位于所述掩膜图案阵列最外侧；
每个所述第一子图案包括：第一凹部；其中，所述第一凹部沿所述第一子图案边缘向所述第一子图案中心凹陷；所述第一凹部的开口朝向所述掩膜图案阵列的外侧；位于所述掩膜图案阵列同一侧的所述多个第一子图案的所述第一凹部的开口朝向相同。
2.根据权利要求1所述的掩膜版，其特征在于，所述掩膜图案阵列还包括：
沿第一方向并列设置的多个第二子图案；其中，所述第二子图案与所述第一子图案沿第二方向并列设置；所述第二方向垂直于所述第一方向；
所述第二子图案包括：第二凹部；其中，所述第二凹部的凹陷方向与相对靠近所述第二凹部的所述第一凹部凹陷方向相同，所述第二凹部的凹陷程度小于所述第一凹部的凹陷程度。
3.根据权利要求2所述的掩膜版，其特征在于，所述掩膜图案阵列还包括：
沿第一方向并列设置的多个第三子图案；其中，所述第三子图案，与所述第一子图案以及所述第二子图案沿第二方向并列设置；所述第二子图案位于所述第一子图案与所述第三子图案之间；
所述第一子图案和所述第二子图案之间的第一间距，不小于所述第二子图案和所述第三子图案之间的第二间距。
4.根据权利要求3所述的掩膜版，其特征在于，所述第一间距小于450nm。
5.根据权利要求3所述的掩膜版，其特征在于，所述第三子图案的形状包括：圆形或椭圆形。
6.根据权利要求3所述的掩膜版，其特征在于，所述掩膜版包括：
相对设置的第一表面及第二表面；其中，所述第一子图案、所述第二子图案和所述第三子图案，均包括贯穿所述第一表面及所述第二表面的空隙。
7.根据权利要求3至6任一项所述的掩膜版，其特征在于，
所述第一子图案、第二子图案和第三子图案透光；
所述掩膜版还包括不透光的基体部分。
8.根据权利要求1所述的掩膜版，其特征在于，所述第一凹部包括第一界面和第二界面；所述第一界面和所述第二界面之间的夹角小于180°。
9.根据权利要求8所述的掩膜版，其特征在于，所述第一界面和所述第二界面包括：凸面或平面。
10.根据权利要求1所述的掩膜版，其特征在于，所述第一子图案的形状包括：扇形。
11.一种虚拟沟道孔的制作方法，其特征在于，所述虚拟沟道孔应用如权利要求1至10任一项所述的掩膜版制作而成，所述方法包括：
提供半导体结构；其中，所述半导体结构包括衬底、位于所述衬底上的堆叠结构以及贯穿所述堆叠结构的沟道孔阵列或存储单元串阵列，所述沟道孔阵列用于形成所述存储单元串阵列；
对准所述掩膜图案阵列和所述衬底上用于形成虚拟沟道孔的区域，并使位于所述掩膜图案阵列同一侧的所述多个第一子图案的第一凹部朝向所述沟道孔阵列或所述存储单元串阵列；
通过所述掩膜图案阵列，在所述衬底上形成虚拟沟道孔。
CN202110219733.4A 2021-02-26 2021-02-26 掩膜版以及虚拟沟道孔的制作方法 Active CN113009772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110219733.4A CN113009772B (zh) 2021-02-26 2021-02-26 掩膜版以及虚拟沟道孔的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110219733.4A CN113009772B (zh) 2021-02-26 2021-02-26 掩膜版以及虚拟沟道孔的制作方法

Publications (2)

Publication Number Publication Date
CN113009772A CN113009772A (zh) 2021-06-22
CN113009772B true CN113009772B (zh) 2023-07-25

Family

ID=76386546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110219733.4A Active CN113009772B (zh) 2021-02-26 2021-02-26 掩膜版以及虚拟沟道孔的制作方法

Country Status (1)

Country Link
CN (1) CN113009772B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109496356A (zh) * 2018-10-11 2019-03-19 长江存储科技有限责任公司 垂直存储器件
CN110649033A (zh) * 2019-10-25 2020-01-03 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111554686A (zh) * 2020-04-22 2020-08-18 长江存储科技有限责任公司 半导体结构及其制备方法、光刻掩膜版
CN112397521A (zh) * 2020-11-13 2021-02-23 长江存储科技有限责任公司 一种半导体器件及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102044823B1 (ko) * 2013-02-25 2019-11-15 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109496356A (zh) * 2018-10-11 2019-03-19 长江存储科技有限责任公司 垂直存储器件
CN110649033A (zh) * 2019-10-25 2020-01-03 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111554686A (zh) * 2020-04-22 2020-08-18 长江存储科技有限责任公司 半导体结构及其制备方法、光刻掩膜版
CN112397521A (zh) * 2020-11-13 2021-02-23 长江存储科技有限责任公司 一种半导体器件及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Vertical-Channel STacked ARray (VCSTAR) for 3D NAND flash memory;Se Hwan Park, Yoon Kim, Wandong Kim, Joo Yun Seo, Byung-Gook Park;Solid-State Electronics;第78卷;34-38 *

Also Published As

Publication number Publication date
CN113009772A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
CN105845711B (zh) 阵列基板及其制作方法、显示面板、显示装置
KR101374413B1 (ko) 향상된 반사성 전자빔 리소그래피를 위한 디바이스 및 방법
US7521333B2 (en) Methods of fabricating trench isolation structures having varying depth
CN110518024B (zh) 一种阵列基板、显示面板及显示装置
JP2005183153A (ja) 蒸着用マスクの製造方法
JP2012208350A (ja) レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法
CN113009772B (zh) 掩膜版以及虚拟沟道孔的制作方法
JP2011258822A (ja) 半導体装置の製造方法
CN110211968B (zh) 一种显示基板及其制作方法、显示装置
TW201926411A (zh) 圖案化方法
CN100449695C (zh) 用于制造半导体器件的方法
CN114613667B (zh) 一种半导体结构的制备方法
CN114613668B (zh) 一种半导体结构的制备方法
US11956941B2 (en) Manufacturing method for memory
CN102376545A (zh) 形成精细图案的方法
US9564328B2 (en) Method for fabricating a template of conductors on a substrate by means of block copolymers
CN109742155B (zh) 薄膜晶体管及其制造方法、器件、芯片及显示装置
CN111341725B (zh) 半导体图案的制作方法
JP2002219695A (ja) 微細構造およびこの製造方法
JP2808969B2 (ja) 半導体式加速度センサの製造方法
JP4720021B2 (ja) 荷電ビーム投影露光用マスクの製造方法
CN113296361B (zh) 图形化光敏树脂涂层及其制作方法、电路结构和电容触摸屏
JP4537564B2 (ja) 電子線露光装置用露光マスクデータの作成方法および電子線露光装置用露光マスクならびに露光方法
JP4641236B2 (ja) 荷電粒子線用転写マスク
KR100424190B1 (ko) 반도체소자의금속배선형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant