CN112992774B - 间隙的形成方法 - Google Patents
间隙的形成方法 Download PDFInfo
- Publication number
- CN112992774B CN112992774B CN201911213044.1A CN201911213044A CN112992774B CN 112992774 B CN112992774 B CN 112992774B CN 201911213044 A CN201911213044 A CN 201911213044A CN 112992774 B CN112992774 B CN 112992774B
- Authority
- CN
- China
- Prior art keywords
- layer
- filling layer
- forming
- gap
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 41
- 238000007789 sealing Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000002243 precursor Substances 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000000231 atomic layer deposition Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 claims description 9
- 238000001179 sorption measurement Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- VUGMARFZKDASCX-UHFFFAOYSA-N 2-methyl-N-silylpropan-2-amine Chemical compound CC(C)(C)N[SiH3] VUGMARFZKDASCX-UHFFFAOYSA-N 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- BIVNKSDKIFWKFA-UHFFFAOYSA-N N-propan-2-yl-N-silylpropan-2-amine Chemical group CC(C)N([SiH3])C(C)C BIVNKSDKIFWKFA-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 3
- -1 diethylamidosilane Chemical compound 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- VRTJHMCBRZESSC-UHFFFAOYSA-N [SiH4].C(C)NCC Chemical compound [SiH4].C(C)NCC VRTJHMCBRZESSC-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种间隙的形成方法，包括：步骤1，提供基底，所述基底上具有若干凸起的导电结构，相邻导电结构之间具有沟槽；步骤2，形成覆盖所述导电结构并填充所述沟槽的填充层；步骤3，刻蚀所述填充层，在所述沟槽中的填充层中形成开口；步骤4，在所述填充层上形成封闭所述开口的封闭层，在所述沟槽中的填充层中形成间隙。通过前述步骤的结合，在沟槽中的填充层中形成间隙时，能够较精确的控制形成的间隙位置和尺寸，从而能准确的减小特定位置的寄生电容，提高DRAM器件的性能。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种间隙的形成方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
现有DRAM存储器制作过程中，电容器一般通过节点插塞(node contact)与相应的源极连接，位线一般通过位线插塞(bit line contact)与相应的漏极连接，随着器件集成度的不断提高，DRAM存储器中各种导电结构(包括位线和节点插塞)之间的距离不断减小，各导电结构之间寄生电容会增大，影响DRAM存储器件的性能，由于各种导电结构之间填充的低介电常数的材料有限，要得到更低的介电常数需要用新的方法生成来得到目标中的介电常数，以达到更好的DRAM存储器性能。
发明内容
本发明所要解决的技术问题是一种新的降低DRAM存储器性能中导电结构之间介质层介电常数的方法。
为此，本发明提供了一种间隙的形成方法，包括：
步骤1，提供基底，所述基底上具有若干凸起的导电结构，相邻导电结构之间具有沟槽；
步骤2，形成覆盖所述导电结构并填充所述沟槽的填充层；
步骤3，刻蚀所述填充层，在所述沟槽中的填充层中形成开口；
步骤4，在所述填充层上形成封闭所述开口的封闭层，在所述沟槽中的填充层中形成间隙。
可选的，所述沟槽顶部上的填充层的表面低于沟槽两侧的导电结构上的填充层的表面。
可选的，所述填充层中形成开口的数量为1个，相应的所述间隙的数量为1个。
可选的，所述填充层中形成的开口的数量≥2个，所述数量≥2个的开口从沟槽的底部向顶部依次分布在沟槽中的填充层中，相应的所述间隙的数量≥2个。
可选的，形成数量≥2个的开口和数量≥2个间隙的过程包括：重复循环进行步骤2、步骤3和步骤4，重复循环的次数与所述开口的数量相同。
可选的，在刻蚀所述填充层时，通过控制刻蚀气体的流量和刻蚀气体的通入时长，来控制填充层中形成的开口的深度和大小。
可选的，形成所述封闭层采用原子层沉积工艺，所述原子层沉积工艺包括步骤：将基底置于沉积腔室中，向沉积腔室中通入第一前驱体，通过控制第一前驱体的流量，仅在所述开口的顶部和填充层表面形成吸附层；向所述沉积腔室中通入第二前驱体，所述第二前驱体与吸附层反应，在所述填充层上形成封闭开口的封闭层。
可选的，所述封闭层的材料为氧化硅、氮化硅中的一种或两种。
可选的，所述第一前驱体为二异丙基氨基硅烷，叔丁基氨基硅烷，二乙基酰胺硅烷或六氯乙硅烷，所述第一前驱体的流量为0.01slm～5slm，所述第二前驱体为氧气或臭氧。
可选的，所述填充层的材料为氧化硅、氮化硅中的一种或两种。
可选的，形成所述填充层采用原子层沉积工艺。
可选的，所述填充层的材料为氧化硅时，所述原子层沉积工艺采用的前驱体包括二异丙基氨基硅烷，叔丁基氨基硅烷，二乙基酰胺硅烷，六氯乙硅烷以及氧气，所述填充层的材料为氮化硅时，所述原子层沉积工艺采用的前驱体二氯化硅烷，六氯乙硅烷以及氨气。
可选的，刻蚀所述填充层采用等离子刻蚀工艺，所述等离子刻蚀工艺采用的刻蚀气体为NF3、CF3、HF、CHF4中的一种或几种。
可选的，所述刻蚀气体的流量为5-30sccm。
可选的，所述导电结构为存储器中的位线和节点插塞，所述沟槽位于相邻节点插塞之间以及位线与相邻的节点插塞之间。
可选的，所述存储器为DRAM存储器，所述节点插塞用于连接DRAM存储器的电容器。
与现有技术相比，本发明技术方案具有以下优点：
本发明的间隙的形成方法，包括：步骤1，提供基底，所述基底上具有若干凸起的导电结构，相邻导电结构之间具有沟槽；步骤2，形成覆盖所述导电结构并填充所述沟槽的填充层；步骤3，刻蚀所述填充层，在所述沟槽中的填充层中形成开口；步骤4，在所述填充层上形成封闭所述开口的封闭层，在所述沟槽中的填充层中形成间隙。本发明通过前述步骤的结合，在沟槽中的填充层中形成间隙时，能够较精确的控制形成的间隙位置和尺寸，从而能准确的减小特定位置的寄生电容，提高DRAM器件的性能。
附图说明
图1为本发明实施例间隙的形成方法的流程示意图；
图2-14为本发明实施例间隙的形成过程的结构示意图。
具体实施方式
如背景技术所言，DRAM存储器中各种导电结构(包括位线和节点插塞)之间的距离不断减小，各导电结构之间寄生电容会增大，影响DRAM存储器性能的性能。
为此，本发明提供了一种间隙的形成方法，包括：步骤1，提供基底，所述基底上具有若干凸起的导电结构，相邻导电结构之间具有沟槽；步骤2，形成覆盖所述导电结构并填充所述沟槽的填充层；步骤3，刻蚀所述填充层，在所述沟槽中的填充层中形成开口；步骤4，在所述填充层上形成封闭所述开口的封闭层，在所述沟槽中的填充层中形成间隙。本发明通过前述步骤的结合，在沟槽中的填充层中形成间隙时，能够较精确的控制形成的间隙位置和尺寸，从而能准确的减小特定位置的寄生电容，提高DRAM器件的性能。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1为本发明实施例间隙的形成方法的流程示意图；图2-14为本发明实施例间隙的形成过程的结构示意图。
参考图1，本发明一实施例提供了一种间隙的形成方法，包括步骤：
步骤1，提供基底，所述基底上具有若干凸起的导电结构，相邻导电结构之间具有沟槽；
步骤2，形成覆盖所述导电结构并填充所述沟槽的填充层；
步骤3，刻蚀所述填充层，在所述沟槽中的填充层中形成开口；
步骤4，在所述填充层上形成封闭所述开口的封闭层，在所述沟槽中的填充层中形成间隙。
在其他实施例中，还可以包括步骤5，重复循环进行步骤2、步骤3和步骤4，以形成数量≥2个的开口和数量≥2个间隙，所述重复循环的次数与所述需要形成开口的数量或间隙的数量相同。
下面结合附图对前述间隙的形成过程进行详细描述。
参考图2和图3，图3为图2沿切割线AB方向的剖面结构示意图，提供基底200，所述基底200上具有若干凸起的导电结构(203，204)，相邻导电结构(203，204)之间具有沟槽221。
本实施例中，所述基底200包括半导体衬底，所述半导体衬底的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。所述半导体衬底中根据需要掺杂一定的杂质离子，所述杂质离子可以为N型杂质离子或P型杂质离子。在其他实施例中，所述基底可以包括半导体衬底和位于半导体衬底上的一层或多层堆叠的介质层。
所述基底200上后续用于DRAM存储器，本实施例中，所述基底200上还具有若干分立的有源区201。在一实施例中，所述有源区201的形成过程包括：在所述基底200上形成第一掩膜层(图中未示出)，所述第一掩膜层中具有平行分布的若干第一开口；以所述第一掩膜层为掩膜，沿第一开口刻蚀所述基底200，在所述基底200中形成若干分立的长条形主动区，相邻的长条形主动区之间具有第一沟槽；刻蚀所述长条形主动区，在所述长条形主动区中形成若干第二沟槽，所述第二沟槽将每一个长条形主动区分割为若干有源区201；在所述第一沟槽和第二沟槽中填充隔离层，形成隔离结构205。需要说明的是，为了便于区分有源区201和基底200，将有源区201和基底200通过虚线分开。
还包括，刻蚀所述有源区201和隔离结构，在所述有源区201和隔离结构中形成字线沟槽。每一个有源区201中的字线沟槽的数量为两个，便于后续形成双沟槽晶体管，具体的所述两个字线沟槽将每个有源区201分成位于中间的漏极和分别位于漏极两侧的两个源极；在字线沟槽中形成字线202(参考图2)；
本实施例中，所述导电结构为存储器中的位线203和节点插塞204(参考图2)，所述沟槽221位于相邻节点插塞204之间以及位线203与相邻的节点插塞204之间。具体的，在形成字线202后，形成与每一个有源区201中的漏极连接的位线203，以及形成与每一个有源区201中两个源极分别连接的节点插塞204。在其他实施例中，所述导电结构可以为其他作用或功能的导电结构(包括金属线等)。
所述位线203包括多晶硅层203a和位于多晶硅层203a上的金属层203b，具体的，所述金属层203b可以包括Ti金属层和位于Ti金属层上的W层。所述节点插塞204包括多晶硅层204a和位于多晶硅层204a上的金属层204b。
在一实施例中，所述位线203在所述节点插塞204之前形成，具体的所述位线203和节点插塞204的形成过程请参考图4-6，首先参考图4，在所述基底200上形成位线材料层，在位线材料层上形成图形化的硬掩膜层206，所述硬掩膜层206的材料可以为氮化硅，所述位线材料层可以包括多晶硅层和位于多晶硅层上的金属层；以所述图形化的硬掩膜层206为掩膜，刻蚀所述位线材料层，形成位线203，相邻位线203之间具有开口222；在所述位线203表面以及开口222的侧壁和底部表面上形成氧化硅层207，所述氧化硅层207未填充满开口222；参考图5，无掩膜刻蚀所述氧化硅层207，在所述开口222中形成侧墙208；参考图6，在所述侧墙208之间的开口222中形成节点插塞204；去除所述侧墙，形成图3所述的结构。
参考图7，形成覆盖所述导电结构(203、204)并填充所述沟槽221的填充层210。
所述填充层210的材料为氧化硅、氮化硅中的一种或两种，具体的，所述填充层210的可以为氮化硅层,也可以是氧化硅层，也可以是氮化硅层以及氧化硅层的复合层。
所述填充层210的形成工艺为化学气相沉积，所述沟槽221顶部上形成的填充层210的表面低于沟槽221两侧的导电结构(203、204)上形成的填充层210的表面，便于后续通过刻蚀工艺控制填充层210中形成开口的位置和尺寸，在一具体的实施例中，形成所述填充层采用原子层沉积工艺。
具体的，所述填充层210的材料为氧化硅时，所述原子层沉积工艺采用的前驱体包括二异丙基氨基硅烷，叔丁基氨基硅烷，二乙基酰胺硅烷，六氯乙硅烷以及氧气，所述填充层210的材料为氮化硅时，所述原子层沉积工艺采用的前驱体二氯化硅烷，六氯乙硅烷以及氨气。
参考图8，刻蚀所述填充层210，在所述沟槽221中的填充层210中形成开口211。
在刻蚀所述填充层210时，通过控制刻蚀气体的流量以及刻蚀气体的通入时长，控制填充层210中形成的开口211的深度和大小，通过控制形成开口211的深度和大小，从而控制填充层中形成间隙的具体的位置和大小，因而可以减小特定位置的寄生电容。
研究发现，刻蚀气体的流量越高或通入时间越短，刻蚀气体越不容易渗透到沟槽里面，其只对顶部产生刻蚀，刻蚀气体的流量越慢或通入时间越长，刻蚀气体越容易渗透到沟槽底部，其刻蚀的深度则越深，从而控制形成开口211的深度和大小，从而控制填充层中形成间隙的具体的位置和大小，在一具体实施例中，刻蚀所述填充层采用等离子刻蚀工艺，所述等离子刻蚀工艺采用的刻蚀气体为NF3、CF3、HF、CHF4中的一种或几种，所述刻蚀气体的流量为5-30sccm。等离子体刻蚀是先向腔室中通入刻蚀气体，通入的刻蚀气体通过射频电源电离成等离子体，这里所说的流量是通入腔室的刻蚀气体的流量，此流量可以通过流量阀等控制。
在其他实施例中，也可以采用炉管通入刻蚀气体(比如HF气体)进行刻蚀，通过调节流量阀对刻蚀气体的流量进行控制，控制形成开口211的深度和大小，从而控制填充层中形成间隙的具体的位置和大小。
本实施例中，所述填充层210中形成开口211的数量为1个，相应的后续形成的间隙的数量为1个。
参考图9和图10，在所述填充层210上形成封闭开口的封闭层213，在所述沟槽中的填充层210中形成间隙214。
形成所述封闭层213采用原子层沉积工艺，所述原子层沉积工艺包括步骤：参考图9，将基底200置于沉积腔室(图中未示出)中，向沉积腔室中通入第一前驱体，通过控制第一前驱体的流量，仅在所述开口211的顶部和填充层210表面形成吸附层212；参考图10，向所述沉积腔室中通入第二前驱体，所述第二前驱体与吸附层212(参考图9)反应，在所述填充层210上形成封闭开口211(参考图9)的封闭层213。
本发明通过前述步骤，在沟槽中的填充层210中形成间隙214时，能够较精确的控制形成的间隙214位置和尺寸，从而能准确的减小特定位置的寄生电容，提高DRAM器件的性能。
在一实施例中，所述第一前驱体的流量为0.01slm～5slm，可以较简便的仅在所述开口211的顶部和填充层210表面形成吸附层212，在所述开口211的内部侧壁不会形成吸附层，从而在通入第二前驱体形成封闭层213时，封闭层213只会形成在开口211的顶部以封闭开口211，而不会形成在开口211的内部，从而使得填充层210中形成的间隙214位置和尺寸的精确度更高，从而能更准确的减小特定位置(比如沟槽尺寸较小的位置)的寄生电容，进一步提高DRAM器件的性能。
所述封闭层213的材料可以与填充层210的材料相同或不相同。当所述封闭层213与所述填充层210的材料相同时，所述封闭层213对开口211的封闭效果更好。
本实施例中，形成的所述封闭层213的材料为氧化硅。形成所述封闭层213时，所述第一前驱体为二异丙基氨基硅烷，叔丁基氨基硅烷，二乙基酰胺硅烷或六氯乙硅烷，所述第一前驱体的流量为0.01slm～5slm，所述第二前驱体为氧气或臭氧。在其他实施例中，所述封闭层213也可以为氮化硅层，或者氮化硅和氧化硅的复合层。
在其他实施例中，参考图14，所述填充层210中形成的开口的数量可以≥2个，所述数量≥2个的开口从沟槽的底部向顶部依次分布在沟槽中的填充层中，相应的所述间隙的数量≥2个，所述数量≥2个的间隙(比如间隙214a和间隙214b)从沟槽211的底部向顶部依次分布在沟槽211中的填充层(比如填充层210a、填充层213a和填充层213b)中，从而能够更精确的减小相邻导电结构之间的寄生电容，并且寄生电容的减小量更多，以达到更好的隔离效果。
下面以在沟槽211中的填充层中形成两个开口(包括第一开口和第二开)并相应的形成两个间隙(包括第一间隙和第二间隙)作为示例进行说明，具体请参考图11-图14。
参考图11，形成覆盖所述导电结构(203、204)并填充沟槽221的(第一)填充层210a，沟槽221和导电结构(203、204)具体请参考前述实施例，在此不再赘述；刻蚀所述(第一)填充层210a，在所述沟槽221中的(第一)填充层210a中形成第一开口，第一开口的位置靠近沟槽的底部，通过控制刻蚀所述(第一)填充层210a时刻蚀气体的流量或刻蚀气体通入的时长，控制形成的第一开口的位置和尺寸；在所述(第一)填充层210a上形成封闭第一开口的(第一)封闭层213a，在所述沟槽211中的(第一)填充层210a中形成第一间隙214a。
本实施例中，所述形成的(第一)封闭层213a填充满沟槽时，直接将所述(第一)封闭层213a作为填充层的一部分。在其他实施例中，当(第一)封闭层213a未填充满沟槽时，在所述(第一)封闭层213a上形成填充满沟槽的(第二)填充层。
参考图12，刻蚀填充层(包括(第一)填充层210a和(第一)封闭层213a)，在填充层中形成第二开口211b，第二开口211b的位置靠近沟槽的顶部，通过控制刻蚀填充层时刻蚀气体的流量或刻蚀气体通入的时长，控制形成的第二开口211b的位置和尺寸。
参考图13和图14，在所述填充层(包括(第一)填充层210a和(第一)封闭层213a)上形成封闭第二开口211b的(第二)封闭层213b，在所述沟槽211中的填充层中形成第二间隙214b。通过形成第一间隙214a和第二间隙214b，从而能够更精确的减小相邻导电结构之间的寄生电容，并且寄生电容的减小量更多，以达到更好的隔离效果。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (15)
1.一种间隙的形成方法，其特征在于，包括：
步骤1，提供基底，所述基底上具有若干凸起的导电结构，相邻导电结构之间具有沟槽；
步骤2，形成覆盖所述导电结构并填充所述沟槽的填充层；
步骤3，刻蚀所述填充层，在所述沟槽中的填充层中形成开口；
步骤4，在所述填充层上形成封闭所述开口的封闭层，在所述沟槽中的填充层中形成间隙，形成所述封闭层采用原子层沉积工艺，所述原子层沉积工艺包括步骤：将基底置于沉积腔室中，向沉积腔室中通入第一前驱体，通过控制第一前驱体的流量，仅在所述开口的顶部和填充层表面形成吸附层；向所述沉积腔室中通入第二前驱体，所述第二前驱体与吸附层反应，在所述填充层上形成封闭开口的封闭层。
2.如权利要求1所述的间隙的形成方法，其特征在于，所述沟槽顶部上的填充层的表面低于沟槽两侧的导电结构上的填充层的表面。
3.如权利要求1所述的间隙的形成方法，其特征在于，所述填充层中形成开口的数量为1个，相应的所述间隙的数量为1个。
4.如权利要求1所述的间隙的形成方法，其特征在于，所述填充层中形成的开口的数量≥2个，所述数量≥2个的开口从沟槽的底部向顶部依次分布在沟槽中的填充层中，相应的所述间隙的数量≥2个。
5.如权利要求4所述的间隙的形成方法，其特征在于，形成数量≥2个的开口和数量≥2个间隙的过程包括：重复循环进行步骤2、步骤3和步骤4，重复循环的次数与所述开口的数量相同。
6.如权利要求1所述的间隙的形成方法，其特征在于，在刻蚀所述填充层时，通过控制刻蚀气体的流量和刻蚀气体的通入时长，来控制填充层中形成的开口的深度和大小。
7.如权利要求1所述的间隙的形成方法，其特征在于，所述封闭层的材料为氧化硅、氮化硅中的一种或两种。
8.如权利要求7所述的间隙的形成方法，其特征在于，所述封闭层的材料为氧化硅时，所述第一前驱体为二异丙基氨基硅烷，叔丁基氨基硅烷，二乙基酰胺硅烷或六氯乙硅烷，所述第一前驱体的流量为0.01slm ~5slm，所述第二前驱体为氧气或臭氧。
9.如权利要求1或6所述的间隙的形成方法，其特征在于，所述填充层的材料为氧化硅、氮化硅中的一种或两种。
10.如权利要求9所述的间隙的形成方法，其特征在于，形成所述填充层采用原子层沉积工艺。
11.如权利要求10所述的间隙的形成方法，其特征在于，所述填充层的材料为氧化硅时，所述原子层沉积工艺采用的前驱体包括二异丙基氨基硅烷，叔丁基氨基硅烷，二乙基酰胺硅烷，六氯乙硅烷以及氧气，所述填充层的材料为氮化硅时，所述原子层沉积工艺采用的前驱体包括二氯化硅烷，六氯乙硅烷以及氨气。
12.如权利要求9所述的间隙的形成方法，其特征在于，刻蚀所述填充层采用等离子刻蚀工艺，所述等离子刻蚀工艺采用的刻蚀气体为NF3、CF3、HF、CHF4中的一种或几种。
13.如权利要求12所述的间隙的形成方法，其特征在于，所述刻蚀气体的流量为5-30sccm。
14.如权利要求12所述的间隙的形成方法，其特征在于，所述导电结构为存储器中的位线和节点插塞，所述沟槽位于相邻节点插塞之间以及位线与相邻的节点插塞之间。
15.如权利要求14所述的间隙的形成方法，其特征在于，所述存储器为DRAM存储器，所述节点插塞用于连接DRAM存储器的电容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911213044.1A CN112992774B (zh) | 2019-12-02 | 2019-12-02 | 间隙的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911213044.1A CN112992774B (zh) | 2019-12-02 | 2019-12-02 | 间隙的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112992774A CN112992774A (zh) | 2021-06-18 |
| CN112992774B true CN112992774B (zh) | 2022-06-10 |
Family
ID=76331258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911213044.1A Active CN112992774B (zh) | 2019-12-02 | 2019-12-02 | 间隙的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992774B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113611661B (zh) * | 2021-08-02 | 2023-06-13 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076299A (ja) * | 2000-08-23 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012178387A (ja) * | 2011-02-25 | 2012-09-13 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| KR20120124349A (ko) * | 2011-05-03 | 2012-11-13 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| JP2013042068A (ja) * | 2011-08-19 | 2013-02-28 | Toshiba Corp | 不揮発性半導体記憶装置とその製造方法 |
| KR20130118559A (ko) * | 2012-04-20 | 2013-10-30 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| JP2014099545A (ja) * | 2012-11-15 | 2014-05-29 | Ps4 Luxco S A R L | 半導体装置及び半導体装置の製造方法 |
| CN106847754A (zh) * | 2017-03-08 | 2017-06-13 | 合肥智聚集成电路有限公司 | 半导体存储器件及其制作方法 |
| CN109690744A (zh) * | 2016-07-28 | 2019-04-26 | Asm Ip控股有限公司 | 用于填充间隙的方法和设备 |
-
2019
- 2019-12-02 CN CN201911213044.1A patent/CN112992774B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076299A (ja) * | 2000-08-23 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012178387A (ja) * | 2011-02-25 | 2012-09-13 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| KR20120124349A (ko) * | 2011-05-03 | 2012-11-13 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| JP2013042068A (ja) * | 2011-08-19 | 2013-02-28 | Toshiba Corp | 不揮発性半導体記憶装置とその製造方法 |
| KR20130118559A (ko) * | 2012-04-20 | 2013-10-30 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| JP2014099545A (ja) * | 2012-11-15 | 2014-05-29 | Ps4 Luxco S A R L | 半導体装置及び半導体装置の製造方法 |
| CN109690744A (zh) * | 2016-07-28 | 2019-04-26 | Asm Ip控股有限公司 | 用于填充间隙的方法和设备 |
| CN106847754A (zh) * | 2017-03-08 | 2017-06-13 | 合肥智聚集成电路有限公司 | 半导体存储器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112992774A (zh) | 2021-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9054037B2 (en) | Method of fabricating semiconductor device | |
| CN100375271C (zh) | 新型动态随机存取存储器存取晶体管 | |
| US8735239B2 (en) | Semiconductor devices including compressive stress patterns and methods of fabricating the same | |
| US8766355B2 (en) | Semiconductor trench isolation including polysilicon and nitride layers | |
| CN108336017B (zh) | 半导体器件及其制造方法 | |
| CN111627918B (zh) | 一种3d nand存储器及其制造方法 | |
| US9679965B1 (en) | Semiconductor device having a gate all around structure and a method for fabricating the same | |
| US8575680B2 (en) | Semiconductor device having air gap and method of fabricating the same | |
| US10186579B2 (en) | Semiconductor devices | |
| CN111180513B (zh) | 半导体器件及其形成方法 | |
| US9595589B2 (en) | Transistor with performance boost by epitaxial layer | |
| US8546218B2 (en) | Method for fabricating semiconductor device with buried word line | |
| CN108649029A (zh) | 一种晶体管结构及其制备方法 | |
| CN113707612B (zh) | 存储器件及其形成方法 | |
| CN111564442B (zh) | 半导体结构及制备方法 | |
| CN103050407A (zh) | 嵌入式晶体管 | |
| JP2010050133A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN112992774B (zh) | 间隙的形成方法 | |
| US12224323B2 (en) | Fabrication method of buried wordline structure | |
| CN115172267A (zh) | 半导体结构及其制备方法 | |
| CN115810578A (zh) | 半导体结构及其形成方法 | |
| US20230387008A1 (en) | Semiconductor structure and manufacturing method thereof | |
| WO2020244199A1 (zh) | 存储结构及其形成方法 | |
| US20230320079A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20230009103A1 (en) | Semiconductor device and method for forming same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |