CN112951985A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底；在所述基底表面形成底层电磁材料膜；在所述底层电磁材料膜表面形成前驱膜；在所述前驱膜表面形成第一绝缘膜；进行退火处理，使所述前驱膜形成第二绝缘膜；在所述第一绝缘膜表面形成顶层电磁材料膜。所述方法能够提高形成的半导体结构的性能。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

MRAM(Magnetic Random Access Memory)是一种非挥发性的磁性随机存储器。它拥有静态随机存储器(SRAM)的高速读取写入能力，动态随机存储器(DRAM)的高集成度并且功耗远远的低于DRAM，相对于快闪存储器(Flash)，随着使用时间的增加性能不会发生退化。由于MRAM具有的上述特征，其被称为通用存储器(universal memory)，被认为能够取代SRAM，DRAM，EEPROM和Flash。

与传统的随机存储器芯片制作技术不同，MRAM中的数据不是以电荷或者电流的形式存储，而是一种磁性状态存储，并且通过测量电阻来感应，不会干扰磁性状态。MRAM采用磁隧道结(MTJ)结构来进行数据存储，一般来说，MRAM单元由一个晶体管(1T)和一个磁隧道结(MTJ)共同组成一个存储单元，所述的磁隧道结(MTJ)结构包括至少两个电磁层以及用于隔离所述的两个电磁层的绝缘层。电流垂直由一电磁层透过绝缘层流过或“穿过”另一电磁层。其中的一个电磁层是固定磁性层，透过强力固定场将电极固定在特定的方向。而另一电磁层为可自由转动磁性层，将电极保持在其中一方。

然而，现有技术制备的磁隧道结的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供基底；在所述基底表面形成底层电磁材料膜；在所述底层电磁材料膜表面形成前驱膜；在所述前驱膜表面形成第一绝缘膜；在所述第一绝缘膜表面形成顶层电磁材料膜。

可选的，所述前驱膜的材料包括：镁、铝、铪或者锆。

可选的，所述前驱膜的形成方法包括：在所述底层电磁材料膜表面形成绝缘材料膜，且所述绝缘材料膜的材料为金属氧化物；对所述绝缘材料膜进行改性处理，去除所述绝缘材料膜的材料中的氧，使所述绝缘材料膜形成前驱膜。

可选的，所述绝缘材料膜的厚度范围为0埃～500埃。

可选的，所述金属氧化物包括：氧化镁、氧化铝、二氧化铪或者二氧化锆。

可选的，所述绝缘材料膜的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。

可选的，所述改性处理的方法包括：对所述绝缘材料膜进行还原处理，去除所述绝缘材料膜材料中的氧；所述还原处理的工艺参数包括：采用的气体包括：氢气和氦气，所述氢气的流量为50标准毫升/分钟～5000标准毫升/分钟，所述氦气的流量为0标准毫升/分钟～10000标准毫升/分钟，温度为25摄氏度～150摄氏度，时间为1秒～120分钟。

可选的，所述前驱膜的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。

可选的，所述第一绝缘膜的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺；所述第一绝缘膜的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。

可选的，所述第一绝缘膜的形成方法包括：对所述前驱膜进行氧化处理，使所述前驱膜形成第一绝缘膜，且所述第一绝缘膜的厚度小于或者等于前驱膜的厚度；所述第一绝缘膜的厚度范围为0埃～500埃。

可选的，所述第一绝缘膜的材料包括：氧化镁、氧化铝、二氧化铪或者二氧化锆。

可选的，还包括：在所述第一绝缘膜表面形成顶层电磁材料膜之前，进行退火处理，使所述前驱膜形成第二绝缘膜，所述第二绝缘膜位于所述第一绝缘膜底部；所述退火处理的温度范围为300摄氏度～400摄氏度。

可选的，所述基底内具有导电层，且所述基底暴露出所述导电层表面；所述底层电磁材料膜位于所述基底表面和导电层表面。

可选的，所述底层电磁材料膜包括：位于所述基底表面和导电层表面的下层电极膜、位于所述下层电极膜表面的下层复合膜、位于所述下层复合膜表面的下层电磁膜。

可选的，所述下层电极膜的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合；所述下层复合膜为单层结构或者复合结构；所述下层电磁膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

可选的，当所述下层复合膜为单层结构时，所述下层复合膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁或者镧锶锰氧；当所述下层复合膜为复合结构时，所述下层复合膜包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

可选的，所述顶层电磁材料膜包括：位于第一绝缘膜表面的上层电磁膜、位于所述上层电磁膜表面的上层复合膜、位于所述上层复合膜表面的上层电极膜。

可选的，还包括：形成顶层电磁材料膜之后，图形化所述顶层电磁材料膜、第一绝缘膜、第二绝缘膜以及底层电磁材料膜，直至暴露出基底表面，使顶层电磁材料膜形成顶层电磁层、第一绝缘膜形成第一绝缘层、第二绝缘膜形成第二绝缘层、以及底层电磁材料膜形成顶层电磁层，在所述基底表面形成磁隧道结。

可选的，图形化所述顶层电磁材料膜、第一绝缘膜、第二绝缘膜以及底层电磁材料膜的方法包括：在所述顶层电磁材料膜表面形成图形化层，所述图形化暴露出部分顶层电磁材料膜表面；以所述图形化层为掩膜，刻蚀所述顶层电磁材料膜、第一绝缘膜、第二绝缘膜以及底层电磁材料膜，直至暴露出基底表面，形成所述磁隧道结，所述磁隧道结包括：位于基底表面的底层电磁层、位于所述底层电磁层表面的第二绝缘层、位于第二绝缘层表面的第一绝缘层以及位于第一绝缘层表面的顶层电磁层。

相应的，本发明技术方案提供一种采用上述任一项方法形成的半导体结构。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案提供的半导体结构形成方法中，在所述前驱膜表面形成第一绝缘膜的过程中，由于所述前驱膜的材料能够有效阻挡形成所述第一绝缘膜沉积工艺中的离子，向底层电磁材料膜扩散，从而能够避免形成所述第一绝缘膜的沉积工艺对底层电磁材料膜造成影响。同时，通过退火处理，使所述前驱膜形成第二绝缘膜，所述第二绝缘膜为后续形成磁隧道结中的非磁绝缘层提供材料。综上，所述方法形成的半导体结构的性能较好。

进一步，在后续形成第一绝缘膜之前，已在底层电磁材料膜表面形成了前驱膜，从而保证后续形成第一绝缘膜的过程中，所述前驱膜能够阻挡离子扩散扩散进入底层电磁材料膜。

进一步，所述绝缘材料膜选择所述厚度范围的意义在于：若所述厚度小于0埃，则后续沉积形成第一绝缘膜的工艺的过程中离子会扩散扩散进入所述底层电磁材料膜，导致形成的半导体结构的性能仍较差；若所述厚度大于500埃，则形成所述的绝缘材料膜的工艺仍会对底层电磁材料膜造成影响，不利于提高形成的半导体结构的性能。

进一步，通过对所述前驱膜进行氧化处理，使所述前驱膜形成第一绝缘膜，且所述第一绝缘膜的厚度小于或者等于前驱膜的厚度。以前驱膜作为前驱层形成所述第一绝缘膜，有利于节省成本和工艺时间。同时，控制氧化处理的工艺参数，使得所述前驱膜形成第一绝缘膜的过程中，即，保证留有一部分前驱膜，或者前驱膜刚好完全形成第一绝缘膜时，停止对前驱膜进行氧化处理，能够避免氧化处理的工艺对底层电磁材料膜造成影响，使得形成的半导体结构的性能较好。

进一步，通过退火处理，能够使前驱膜的材料氧化，形成第二绝缘膜。所述第二绝缘膜和第一绝缘膜共同作为后续形成磁隧道结的绝缘层。通过控制退火处理的时间来控制氧化前驱膜的过程，由于所述退火处理的温度选择合适，有利于准确控制氧化所述前驱膜速率，从而利于通过控制所述退火工艺的时间参数，能够满足使前驱膜的材料充分氧化形成第二绝缘膜的同时，保证前驱膜能够形成绝缘性较好的第二绝缘膜的同时，不会对底层电磁材料膜造成影响，使得形成的半导体结构的性能较好。

进一步，所述退火处理的温度范围为300摄氏度～400摄氏度。选择所述温度范围的意义在于：若所述温度大于400摄氏度，则温度太高，一方面，容易对材料造成高温影响，另一方面，温度太高容易使氧化速率太快，容易对第一绝缘膜和第二绝缘膜材料造成过氧化，导致所述第一绝缘膜和第二绝缘膜的绝缘性能降低；若所述温度小于300摄氏度，则温度太低，导致氧化所述前驱膜形成第二绝缘膜的效率过低，不利于提高生产效率。

附图说明

图1至图4是一种半导体结构形成方法各步骤的结构示意图；

图5至图15是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。

具体实施方式

正如背景技术所述，现有半导体结构的性能较差。

以下结合附图进行详细说明，半导体结构的性能较差的原因，图1至图4是一种半导体结构的结构示意图。

请参考图1，提供基底100，所述基底100内具有导电层110，且所述基底100暴露出导电层110表面。

请参考图2，在所述基底100表面和导电层110表面形成底层电磁材料膜120。

请参考图3，在所述底层电磁材料膜120表面形成绝缘膜130。

请参考图4，在所述绝缘膜130表面形成顶层电磁材料膜140。

上述方法中，在所述基底100表面和导电层110表面形成底层电磁材料膜120；在所述底层电磁材料膜120表面形成绝缘膜130；在所述绝缘膜130表面形成顶层电磁材料膜140，所述底层电磁材料膜120、绝缘膜130以及顶层电磁材料膜120用于形成磁隧道结。

然而，由于所述绝缘膜130通常具有一定的厚度，在形成所述绝缘膜130的过程中，采用的沉积工艺中的离子容易扩散进入底层电磁材料膜120中，导致底层电磁材料膜120的材料受到影响，进而形成的磁隧道结稳定性较差，导致形成的半导结构的性能较差。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底表面形成底层电磁材料膜；在所述底层电磁材料膜表面形成前驱膜；在所述前驱膜表面形成第一绝缘膜；进行退火处理，使所述前驱膜形成第二绝缘膜；在所述第一绝缘膜表面形成顶层电磁材料膜。所述方法形成的半导体结构性能较好。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图5至图15是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。

请参考图5，提供基底200。

在本实施例中，所述基底200内具有导电层210，且所述基底200暴露出所述导电层210表面。

在本实施例中，所述基底200包括：衬底(图中未示出)和位于所述衬底表面的介质层(图中未示出)，所述导电层210位于所述介质层内。

所述衬底的材料为半导体材料。在本实施例中，所述衬底的材料为硅。在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。

在本实施例中，所述衬底内具有器件结构，所述器件结构包括PMOS晶体管、NMOS晶体管、CMOS晶体管、电阻器、电容器和电感器中的一种或多种。

所述介质层的材料包括：氧化硅、低K介质材料或者超低K介质材料。

在本实施例中，所述介质层的材料为氧化硅。

所述导电层210的材料包括：铜、钨、铝、钛、氮化钛和钽中的一种或者几种组合。

在本实施例中，所述导电层210的材料为铜。

请参考图6，在所述基底200表面形成底层电磁材料膜220。

在本实施例中，在所述基底200表面和导电层210表面形成所述底层电磁材料膜220。

在本实施例中，所述底层电磁材料膜220包括：位于所述基底200表面和导电层210表面的下层电极膜221、位于所述下层电极膜221表面的下层复合膜222、位于所述下层复合膜222表面的下层电磁膜223。

所述下层电极膜221的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合。

在本实施例中，所述下层电极膜221的材料为钽。

所述下层复合膜222为单层结构或者复合结构。

在本实施例中，所述下层复合膜222为复合结构。所述下层复合膜222包括两层重叠的导电层(图中未示出)，一层所述导电层的材料为铂，一层所述导电层的材料为钴。

在其他实施例中，所述导电层的材料还可以为铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

所述下层电磁膜223的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

在本实施例中，所述下层电磁膜223为单层结构，所述下层电磁膜223的材料为钴铁硼。

接着，在所述底层电磁材料膜220表面形成前驱膜，具体形成所述前驱膜的过程请参考图7至图8。

请参考图7，在所述底层电磁材料膜220表面形成绝缘材料膜230，且所述绝缘材料膜230的材料为金属氧化物。

所述绝缘材料膜230为后续形成前驱膜提供材料。

所述绝缘材料膜230的厚度范围为0埃～500埃。

所述绝缘材料膜230厚度的优选范围为1埃～100埃。

所述绝缘材料膜230厚度的优选范围为1埃～100埃的意义在于：若所述厚度小于1埃，则后续形成的前驱膜的厚度太薄，则后续沉积形成第一绝缘膜的工艺的过程中，所述前驱膜仍不能充分阻挡离子扩散进入所述前驱膜底部的底层电磁材料膜220，导致形成的半导体结构的性能仍较差；若所述厚度大于100埃，则形成所述的绝缘材料膜的工艺仍会对底层电磁材料膜220造成影响，不利于提高形成的半导体结构的性能。

所述金属氧化物包括：氧化镁、氧化铝、二氧化铪或者二氧化锆。

在本实施例中，所述绝缘材料膜230的材料为氧化镁。

请参考图8，对所述绝缘材料膜230进行改性处理，去除所述绝缘材料膜230的材料中的氧，使所述绝缘材料膜230形成前驱膜240。

所述前驱膜240为后续形成第二绝缘膜提供材料。

所述改性处理的方法包括：对所述绝缘材料膜230进行还原处理，去除所述绝缘材料膜材料中的氧。

所述还原处理的工艺参数包括：采用的气体包括：氢气和氦气，所述氢气的流量为50标准毫升/分钟～5000标准毫升/分钟，所述氦气的流量为0标准毫升/分钟～10000标准毫升/分钟，温度为25摄氏度～150摄氏度，时间为1秒～120分钟。

所述前驱膜240的材料包括：镁、铝、铪或者锆。

在本实施例中，由于所述绝缘材料膜230的材料为氧化镁，从而改性处理之后，形成的所述前驱膜240的材料为镁。

在后续形成第一绝缘膜之前，已在底层电磁材料膜220表面形成了前驱膜240，从而保证后续形成第一绝缘膜的过程中，所述前驱膜240能够阻挡离子扩散进入底层电磁材料膜220。

在其他实施例中，所述前驱膜240的形成工艺还可以为：化学气相沉积工艺或者物理气相沉积工艺。

请参考图9，在所述前驱膜240表面形成第一绝缘膜250。

所述第一绝缘膜250和后续形成的第二绝缘膜共同为后续形成磁隧道结提供材料。

所述第一绝缘膜250的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。

所述第一绝缘膜250的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。

在本实施例中，所述第一绝缘膜250和绝缘材料膜230的材料相同，为氧化镁。

所述第一绝缘膜250的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。

在其他实施例中，所述第一绝缘膜的形成方法包括：对所述前驱膜进行氧化处理，使所述前驱膜形成第一绝缘膜，且所述第一绝缘膜的厚度小于或者等于前驱膜的厚度；所述第一绝缘膜的厚度范围为0埃～500埃。

所述第一绝缘膜的材料包括：氧化镁、氧化铝、二氧化铪或者二氧化锆。

通过对所述前驱膜进行氧化处理，使所述前驱膜形成第一绝缘膜，且所述第一绝缘膜的厚度小于或者等于前驱膜的厚度。以前驱膜作为前驱层形成所述第一绝缘膜，有利于节省成本和工艺时间。同时，控制氧化处理的工艺参数，使得所述前驱膜形成第一绝缘膜的过程中，所述第一绝缘膜的厚度小于或者等于前驱膜的厚度，即，保证留有一部分前驱膜，或者前驱膜刚好完全形成第一绝缘膜时，停止对前驱膜进行氧化处理，能够避免氧化处理的工艺对底层电磁材料膜造成影响，使得形成的半导体结构的性能较好。

请参考图10，进行退火处理，使所述前驱膜240形成第二绝缘膜260。

通过所述退火处理，使所述前驱膜240的材料被氧化，形成绝缘性能较好的第二绝缘膜260。

所述退火处理的温度范围为300摄氏度～400摄氏度。

选择所述温度范围的意义在于：若所述温度大于400摄氏度，则温度太高，一方面，容易对底层电磁材料膜220的材料和基底200内的器件造成高温影响，另一方面，温度太高容易使氧化速率太快，容易对第一绝缘膜250和第二绝缘膜260的材料造成过氧化，导致所述第一绝缘膜250和第二绝缘膜260的绝缘性能降低；若所述温度小于300摄氏度，则温度太低，导致氧化所述前驱膜240形成第二绝缘膜260的效率过低，不利于提高生产效率。

在本实施例中，所述退火处理还能够使第一绝缘膜250中的无定形或者多晶形态的氧化硅转变为单晶形态的氧化硅，有利于改善所述第一绝缘膜250的性能，从而提高形成的半导体结构的性能。

需要说明的是，通过控制退火处理的时间来控制氧化前驱膜240的过程中，当所述退火处理的温度选择合适时，有利于准确控制氧化所述前驱膜240的速率，从而利于通过控制所述退火工艺的时间参数，能够满足使前驱膜240的材料充分氧化形成第二绝缘膜260的同时，即，保证前驱膜240能够形成绝缘性较好的第二绝缘膜260的同时，不会对底层电磁材料膜220造成影响，使得形成的半导体结构的性能较好。

请参考图11，形成所述第二绝缘膜260之后，在所述第一绝缘膜250表面形成顶层电磁材料膜270。

所述顶层电磁材料膜270包括：位于第一绝缘膜250表面的上层电磁膜271、位于所述上层电磁膜271表面的上层复合膜272、位于所述上层复合膜272表面的上层电极膜273。

所述上层电磁膜271和下层电磁膜223的材料相同，在此不再赘述。

所述上层复合膜272和下层复合膜222的材料相同，在此不再赘述。

所述上层电极膜273和下层电极膜221的材料相同，在此不再赘述。

在本实施例中，形成顶层电磁材料膜270之后，还包括：图形化所述顶层电磁材料膜270、第一绝缘膜250、第二绝缘膜260以及底层电磁材料膜220，直至暴露出基底200表面，使顶层电磁材料膜形成顶层电磁层、第一绝缘膜形成第一绝缘层、第二绝缘膜形成第二绝缘层、以及底层电磁材料膜形成顶层电磁层，在所述基底表面形成磁隧道结，具体形成所述磁隧道结的过程请参考图12至图13。

请参考图12，在所述顶层电磁材料膜270表面形成图形化层280，所述图形化层280暴露出部分顶层电磁材料膜270表面。

所述图形化层280用于作为后续刻蚀所述顶层电磁材料膜270、第一绝缘膜250、第二绝缘膜260以及底层电磁材料膜220的掩膜。

在本实施例中，所述图形化层280覆盖导电层210上的顶层电磁材料膜270表面，从而使得图形化处理之后，形成的磁隧道结底部与导电层210表面相接触，实现电连接。

请参考图13，以所述图形化层280为掩膜，刻蚀所述顶层电磁材料膜270、第一绝缘膜250、第二绝缘膜260以及底层电磁材料膜220，直至暴露出基底200表面，形成磁隧道结290。

所述磁隧道结290包括：位于基底200表面的底层电磁层291、位于所述底层电磁层291表面的第二绝缘层292、位于第二绝缘层292表面的第一绝缘层293以及位于第一绝缘层293表面的顶层电磁层294。

在本实施例中，形成所述磁隧道结290之后，还包括：去除所述图形化层280。

在本实施例中，所述半导体结构的形成方法还包括：形成所述磁隧道结290之后，在所述磁隧道结290侧壁表面形成侧墙，且所述侧墙位于基底表面，具体形成所述侧墙的过程请参考图14至图15。

请参考图14，在所述基底200表面和磁隧道结290的顶部表面和侧壁表面形成侧墙材料膜295。

所述侧墙材料膜295为后续形成侧墙提供材料。

所述侧墙材料膜295的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。

在本实施例中，采用原子层沉积工艺形成所述侧墙材料膜295，使得形成的侧墙材料膜295的厚度均匀性较好，且台阶覆盖率高，从而利于后续形成厚度均匀的侧墙。

所述侧墙材料膜295的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或者氮氧化硅。

在本实施例中，所述侧墙材料膜295的材料为氮化硅。

请参考图15，回刻蚀所述侧墙材料膜295，直至暴露出基底200表面和磁隧道结290顶部表面，形成所述侧墙296。

所述侧墙293用于保护所述磁隧道结290，减少所述磁隧道结290受到后续工艺的影响，提高所述磁隧道结290的整体性，从而所述磁隧道结290的稳定性较高。

由于所述侧墙材料膜295的材料为氮化硅，相应的，所述侧墙296的材料为氮化硅。

相应的，本发明实施例还提供一种采用上述方法形成的半导体结构。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底；

在所述基底表面形成底层电磁材料膜；

在所述底层电磁材料膜表面形成前驱膜；

在所述前驱膜表面形成第一绝缘膜；

在所述第一绝缘膜表面形成顶层电磁材料膜。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述前驱膜的材料包括：镁、铝、铪或者锆。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述前驱膜的形成方法包括：在所述底层电磁材料膜表面形成绝缘材料膜，且所述绝缘材料膜的材料为金属氧化物；对所述绝缘材料膜进行改性处理，去除所述绝缘材料膜的材料中的氧，使所述绝缘材料膜形成前驱膜。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述绝缘材料膜的厚度范围为0埃～500埃。

5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述金属氧化物包括：氧化镁、氧化铝、二氧化铪或者二氧化锆。

6.如权利要求3所述的半导体结构的形成方法，其特征在于，所述绝缘材料膜的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。

7.如权利要求3所述的半导体结构的形成方法，其特征在于，所述改性处理的方法包括：对所述绝缘材料膜进行还原处理，去除所述绝缘材料膜材料中的氧；所述还原处理的工艺参数包括：采用的气体包括：氢气和氦气，所述氢气的流量为50标准毫升/分钟～5000标准毫升/分钟，所述氦气的流量为0标准毫升/分钟～10000标准毫升/分钟，温度为25摄氏度～150摄氏度，时间为1秒～120分钟。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述前驱膜的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一绝缘膜的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺；所述第一绝缘膜的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。

10.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一绝缘膜的形成方法包括：对所述前驱膜进行氧化处理，使所述前驱膜形成第一绝缘膜，且所述第一绝缘膜的厚度小于或者等于前驱膜的厚度；所述第一绝缘膜的厚度范围为0埃～500埃。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一绝缘膜的材料包括：氧化镁、氧化铝、二氧化铪或者二氧化锆。

12.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述第一绝缘膜表面形成顶层电磁材料膜之前，进行退火处理，使所述前驱膜形成第二绝缘膜，所述第二绝缘膜位于所述第一绝缘膜底部；所述退火处理的温度范围为300摄氏度～400摄氏度。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底内具有导电层，且所述基底暴露出所述导电层表面；所述底层电磁材料膜位于所述基底表面和导电层表面。

14.如权利要求1或者13所述的半导体结构的形成方法，其特征在于，所述底层电磁材料膜包括：位于所述基底表面和导电层表面的下层电极膜、位于所述下层电极膜表面的下层复合膜、位于所述下层复合膜表面的下层电磁膜。

15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述下层电极膜的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合；所述下层复合膜为单层结构或者复合结构；所述下层电磁膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，当所述下层复合膜为单层结构时，所述下层复合膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁或者镧锶锰氧；当所述下层复合膜为复合结构时，所述下层复合膜包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述顶层电磁材料膜包括：位于第一绝缘膜表面的上层电磁膜、位于所述上层电磁膜表面的上层复合膜、位于所述上层复合膜表面的上层电极膜。

18.如权利要求12所述的半导体结构的形成方法，其特征在于，还包括：形成顶层电磁材料膜之后，图形化所述顶层电磁材料膜、第一绝缘膜、第二绝缘膜以及底层电磁材料膜，直至暴露出基底表面，使顶层电磁材料膜形成顶层电磁层、第一绝缘膜形成第一绝缘层、第二绝缘膜形成第二绝缘层以及底层电磁材料膜形成顶层电磁层，在所述基底表面形成磁隧道结。

19.如权利要求18所述的半导体结构的形成方法，其特征在于，图形化所述顶层电磁材料膜、第一绝缘膜、第二绝缘膜以及底层电磁材料膜的方法包括：在所述顶层电磁材料膜表面形成图形化层，所述图形化暴露出部分顶层电磁材料膜表面；以所述图形化层为掩膜，刻蚀所述顶层电磁材料膜、第一绝缘膜、第二绝缘膜以及底层电磁材料膜，直至暴露出基底表面，形成所述磁隧道结，所述磁隧道结包括：位于基底表面的底层电磁层、位于所述底层电磁层表面的第二绝缘层、位于第二绝缘层表面的第一绝缘层以及位于第一绝缘层表面的顶层电磁层。

20.一种采用权利要求1至19任一项方法形成的半导体结构。

Images