[go: up one dir, main page]

CN112885398B - 备用电路分派方法、装置、设备及介质 - Google Patents

备用电路分派方法、装置、设备及介质 Download PDF

Info

Publication number
CN112885398B
CN112885398B CN202110327478.5A CN202110327478A CN112885398B CN 112885398 B CN112885398 B CN 112885398B CN 202110327478 A CN202110327478 A CN 202110327478A CN 112885398 B CN112885398 B CN 112885398B
Authority
CN
China
Prior art keywords
spare
test
data
circuit
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110327478.5A
Other languages
English (en)
Other versions
CN112885398A (zh
Inventor
陈予郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110327478.5A priority Critical patent/CN112885398B/zh
Publication of CN112885398A publication Critical patent/CN112885398A/zh
Priority to PCT/CN2021/109464 priority patent/WO2022198871A1/zh
Priority to US17/648,665 priority patent/US11984179B2/en
Application granted granted Critical
Publication of CN112885398B publication Critical patent/CN112885398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请涉及一种备用电路分派方法、装置、设备及介质,所述方法包括:执行第一测试项目,获取第一测试数据,第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;根据第一测试数据确定包括已分派的地域备用电路的数量和对应的位置数据的第一次备用电路分派结果;执行第二测试项目,获取包括执行第二测试项目期间获取的失效位元的位置数据的第二测试数据;当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派完可分派的地域备用电路时,根据第一测试数据和第二测试数据确定第二次备用电路分派结果。以提高备用电路的利用效率及存储芯片良率。

Description

备用电路分派方法、装置、设备及介质
技术领域
本申请涉及半导体技术领域,具体涉及一种备用电路分派方法、装置、设备及介质。
背景技术
随着半导体存储技术的快速发展,市场对半导体存储装置的存储性能与可靠性提出了更高的要求。半导体存储装置中记忆单元的数量及密度不断增加,导致半导体存储装置中失效位元的总数及相对于记忆单元总数的百分比不断增加,影响半导体存储装置的存储性能与可靠性。
在半导体存储装置的存储阵列区预先增设预定数量的备用电路,利用备用电路调换具有失效位元的地址线,对具有失效位元的半导体存储装置进行修补,可以有效地提高半导体存储装置的存储性能与可靠性。
如何在半导体存储装置中可利用的备用电路的数量已知的情况下,确定备用电路分派修补方案,在保证所有失效位元均能够被修补的前提下,提高备用电路的利用效率,成为进一步提高半导体存储装置的存储性能与可靠性过程中亟待解决的技术难题之一。
发明内容
基于此,有必要针对上述背景技术中的技术问题,提供一种备用电路分派方法、装置、设备及介质,在保证所有失效位元均能够被修补的前提下,提高备用电路的利用效率。
为实现上述目的及其他目的,本申请的第一方面提供一种备用电路分派方法,包括:
执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;
根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;
执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;
当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果。
于上述实施例中的备用电路分派方法中,在可分派的地域备用电路及可分派的全域备用电路的数量均已知的情况下,执行第一测试项目,获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据,以根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;并执行第二测试项目,获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据第一测试数据和第二测试数据确定第二次备用电路分派结果,在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
在其中一个实施例中,在执行第一测试项目并获取第一测试数据的步骤之前,还包括:获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量。以根据可分派的地域备用电路的数量及可分派的全域备用电路的数量来确定出较佳的备用电路分派方案,在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
在其中一个实施例中,所述地域备用电路的延伸方向与位线的延伸方向一致;所述全域备用电路的延伸方向与字线的延伸方向一致,使得地域备用电路能够修补存储单元阵列中行方向的失效位元,且全域备用电路能够修补存储单元阵列中列方向的失效位元。
在其中一个实施例中,在根据所述第一测试数据确定第一次备用电路分派结果的步骤之后,且在执行第二测试项目并获取第二测试数据的步骤之前,还包括:
获取第一累计失效位元位置数据,所述第一累计失效位元位置数据包括在各已执行的测试项目期间获取的失效位元的位置数据之和;
获取第一备用电路分派累计结果,所述第一备用电路分派累计结果包括在各已执行的测试项目之后已分派的地域备用电路的数量和对应的位置数据之和,以及已分派的全域备用电路的数量和对应的位置数据之和。
于上述实施例中的备用电路分派方法中,通过获取包括在各已执行的测试项目期间获取的失效位元的位置数据之和的第一累计失效位元位置数据,以在执行第二测试项目期间不再对位置数据已知的失效位元重复测试,提高测试项目执行的效率并尽可能检测出所有失效位元的位置数据;通过获取第一备用电路分派累计结果,所述第一备用电路分派累计结果包括在各已执行的测试项目之后已分派的地域备用电路的数量和对应的位置数据之和,以及已分派的全域备用电路的数量和对应的位置数据之和,从而在各已执行的测试项目之后,判断已分派的全域备用电路及已分派的地域备用电路的修补范围是否能够覆盖所有位置数据已知的失效位元,并确定是否可以进一步优化备用电路分派方案,在避免出现失效位元遗漏修补或重复修补的前提下,尽可能减少已分派的地域备用电路的数量及已分派的全域备用电路的数量。
在其中一个实施例中,在根据所述第一测试数据确定第一次备用电路分派结果的步骤之后,且在执行第二测试项目并获取第二测试数据的步骤之前,还包括:
获取第一测试项目的名称;
生成第一累计失效位元位置结果,所述第一累计失效位元位置结果包含所述第一测试项目的名称及所述第一累计失效位元位置数据。
在其中一个实施例中,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
获取第二累计失效位元位置数据,所述第二累计失效位元位置数据为所述第一累计失效位元位置数据与执行第二测试项目期间获取的失效位元的位置数据之和;
所述根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果的步骤,包括:
根据所述第二累计失效位元位置数据确定第二次备用电路分派结果。
在其中一个实施例中,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
获取第二测试项目的名称;
生成第二累计失效位元位置结果,所述第二累计失效位元位置结果包含第二测试项目的名称及第二累计失效位元位置数据。
在其中一个实施例中,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
根据所述第二累计失效位元位置数据,以及已分派的地域备用电路的位置数据和已分派的全域备用电路的位置数据,判断所述第二累计失效位元位置数据中各失效位元,是否被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖;
若是,则执行第三测试项目并获取第三测试数据。
在其中一个实施例中,所述根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果的步骤,还包括:
撤回已分派的地域备用电路与已分派的全域备用电路,并根据所述第二累计失效位元位置数据确定第二次备用电路分派结果;
根据所述第二次备用电路分派结果分派地域备用电路和全域备用电路,使得所述第二累计失效位元位置数据中各失效位元,被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖。
在其中一个实施例中,在获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量的步骤之前,还包括:
将存储器记忆单元阵列区域划分为若干个全域;
将任一个所述全域划分为若干个区域;
将任一个所述区域划分为若干个子域;
其中,任一所述区域内可分派的全域备用电路,与位于相同全域内的其他区域内的可分派的全域备用电路无交叉;任一所述子域内可分派的地域备用电路与位于相同区域内的其他子域内的可分派的地域备用电路无交叉。
在其中一个实施例中,所述第一测试项目包括电学性能参数检测项目;所述第二测试项目包括电学性能参数检测项目;其中,所述电学性能参数包括表面电阻、表面电阻率、体积电阻、体积电阻率及击穿电压中的至少一种。
本申请的第二方面提供了一种备用电路分派装置,包括执行模块及处理模块,执行模块用于执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;以及还用于执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;处理模块用于根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;其中,当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,所述处理单元根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果。
在其中一个实施例中,所述的备用电路分派装置还包括备用电路数量获取模块,所述备用电路数量获取模块用于获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量。
在其中一个实施例中,所述地域备用电路的延伸方向与位线的延伸方向一致;所述全域备用电路的延伸方向与字线的延伸方向一致。
本申请的第三方面提供一种计算机设备,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现任一本申请实施例中所述的备用电路分派方法的步骤。
本申请的第四方面提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现任一本申请实施例中所述的备用电路分派方法的步骤。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他实施例的附图。
图1为本申请第一实施例中提供的一种备用电路分派方法的流程示意图;
图2为本申请第二实施例中提供的一种备用电路分派方法的流程示意图;
图3为本申请第三实施例中提供的一种备用电路分派方法的流程示意图;
图4为本申请第四实施例中提供的一种备用电路分派方法的流程示意图;
图5为本申请第五实施例中提供的一种备用电路分派方法的流程示意图;
图6为本申请第六实施例中提供的一种备用电路分派方法的流程示意图;
图7a-图7b为本申请一实施例中提供的一种存储器记忆单元阵列区域划分示意图;
图8为本申请一实施例中提供的一种备用电路分派装置的结构框图;
图9为本申请另一实施例中提供的一种备用电路分派装置的结构框图;
图10为本申请一实施例中提供的一种计算机设备的结构示意图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。在使用本文中描述的“包括”、“具有”、和“包含”的情况下,除非使用了明确的限定用语,例如“仅”、“由……组成”等,否则还可以添加另一部件。除非相反地提及,否则单数形式的术语可以包括复数形式,并不能理解为其数量为一个。
应当理解,尽管本文可以使用术语“第一”、“第二”等来描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如,在不脱离本申请的范围的情况下,第一元件可以被称为第二元件,并且类似地,第二元件可以被称为第一元件。
以对动态随机存取存储器(Dynamic Random Access Memory,DRAM)芯片分派备用电路来修补其中的失效位元为例,来说明本申请的发明动机及实现原理。对DRAM芯片分派备用电路以对失效位元进行修补处理一般包括如下两种类型:
1)单次分派修补方案
在对已分派的备用电路进行熔断以实现对位于其修补范围内的失效位元进行修补之前,通过运行一次预设测试项目获取失效位元的位置数据,并根据获取的失效位元的位置数据来分派备用电路。由于需要在所有测试项目执行完毕之后,才能获取全部失效位元的位置数据,在获取失效位元的位置数据之后,即对位置数据已知的失效位元分派备用电路并执行修补动作,并确定被测试芯片是否因失效位元数量过多,出现可分派的备用电路已经使用完且存在失效位元未被修补的情况,导致及时发现质量瑕疵芯片;并且,在检测出质量瑕疵芯片之前,已经执行完所有测试项目,浪费大量测试时间,且不能避免出现质量瑕疵芯片。
2)多次间断型分派修补方案
在每次运行预设测试项目获取失效位元的位置数据之后,均根据获取的失效位元的位置数据分派备用电路,但不执行修补动作,并且每次运行预设测试项目皆继承上一次测试结果对应的备用电路分派结果,在多次运行预设测试项目并且获取所有失效位元的位置数据之后,根据最后一次测试结果对应的备用电路分派结果来执行修补动作,能够在确定被测试芯片中的所有失效位元均能够被可分派的备用电路修补的前提下,根据最后一次测试结果对应的备用电路分派结果来执行修补动作,有效地提高芯片测试修补的效率,并避免出现质量瑕疵芯片及对质量瑕疵芯片浪费修补资源。然而,多次间断型分派修补方案中多次测试结果对应的备用电路分派结果均是在没有获取全部失效位元的位置数据的前提下作出的,很可能出现在所有失效位元真实可完全被修补的情况下存在失效位元未被实际分派的备用电路的修补范围覆盖的情况,导致半导体存储芯片的良率下降;并且,容易出现同一失效位元被不同类型的备用电路重复修补的情况,导致修补成本增加。
因此,本申请旨在提供一种备用电路分派方法,在保证所有失效位元均能够被修补的前提下,提高备用电路的利用效率,避免出现重复修补的情况,降低修补成本的同时提高半导体存储芯片的良率。
请参考图1,在本申请的一个实施例中,提供了一种备用电路分派方法,包括:
步骤12,执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;
步骤14,根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;
步骤16,执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;
步骤18,当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果。
作为示例,请继续参考图1,在可分派的地域备用电路及可分派的全域备用电路的数量均已知的情况下,执行第一测试项目,获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据,以根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;并执行第二测试项目,获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据第一测试数据和第二测试数据确定第二次备用电路分派结果,在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
进一步地,请参考图2,在本申请的一个实施例中,在执行第一测试项目并获取第一测试数据的步骤之前,还包括:
步骤11,获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量。
通过获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量,以根据可分派的地域备用电路的数量及可分派的全域备用电路的数量来确定出较佳的备用电路分派方案,在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
作为示例,在本申请的一个实施例中,所述地域备用电路的延伸方向与位线的延伸方向一致;所述全域备用电路的延伸方向与字线的延伸方向一致,使得地域备用电路能够修补存储单元阵列中行方向的失效位元,且全域备用电路能够修补存储单元阵列中列方向的失效位元。
进一步地,请参考图3,在本申请的一个实施例中,在根据所述第一测试数据确定第一次备用电路分派结果的步骤之后,且在执行第二测试项目并获取第二测试数据的步骤之前,还包括:
步骤151,获取第一累计失效位元位置数据,所述第一累计失效位元位置数据包括在各已执行的测试项目期间获取的失效位元的位置数据之和;
步骤153,获取第一备用电路分派累计结果,所述第一备用电路分派累计结果包括在各已执行的测试项目之后已分派的地域备用电路的数量和对应的位置数据之和,以及已分派的全域备用电路的数量和对应的位置数据之和。
作为示例,请继续参考图3,通过获取包括在各已执行的测试项目期间获取的失效位元的位置数据之和的第一累计失效位元位置数据,以在执行第二测试项目期间不再对位置数据已知的失效位元重复测试,提高测试项目执行的效率并尽可能检测出所有失效位元的位置数据;通过获取第一备用电路分派累计结果,所述第一备用电路分派累计结果包括在各已执行的测试项目之后已分派的地域备用电路的数量和对应的位置数据之和,以及已分派的全域备用电路的数量和对应的位置数据之和,从而在各已执行的测试项目之后,判断已分派的全域备用电路及已分派的地域备用电路的修补范围是否能够覆盖所有位置数据已知的失效位元,并确定是否可以进一步优化备用电路分派方案,在避免出现失效位元遗漏修补或重复修补的前提下,尽可能减少已分派的地域备用电路的数量及已分派的全域备用电路的数量。
作为示例,在本申请的一个实施例中,在根据所述第一测试数据确定第一次备用电路分派结果的步骤之后,且在执行第二测试项目并获取第二测试数据的步骤之前,还包括:
步骤1521,获取第一测试项目的名称;
步骤1522,生成第一累计失效位元位置结果,所述第一累计失效位元位置结果包含所述第一测试项目的名称及所述第一累计失效位元位置数据。
具体地,可以根据获取的第m-1测试项目的名称生成第m-1累计失效位元位置结果,所述第m-1累计失效位元位置结果包含所述第m-1测试项目的名称及所述第m-1累计失效位元位置数据,以便于获取第m累计失效位元位置数据,所述第m累计失效位元位置数据为所述第m-1累计失效位元位置数据与执行第m个测试项目期间获取的失效位元的位置数据之和;然后获取第m备用电路分派累计结果,所述第m备用电路分派累计结果为所述第m-1备用电路分派累计结果与所述第m次备用电路分派结果之和,其中,m为待执行测试项目的数量,m为大于或等于2的整数。以便于根据第m备用电路分派累计结果来判断已分派的备用电路的修补范围是否完全覆盖全部已知位置数据的失效位元。已分派的备用电路可以包括全域备用电路及地域备用电路,地域备用电路的延伸方向与位线的延伸方向一致,全域备用电路的延伸方向与字线的延伸方向一致。
进一步地,请参考图4,在本申请的一个实施例中,提供了一种备用电路分派方法,包括:
步骤11,获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量;
步骤12,执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;
步骤14,根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;
步骤151,获取第一累计失效位元位置数据,所述第一累计失效位元位置数据包括在各已执行的测试项目期间获取的失效位元的位置数据之和;
步骤153,获取第一备用电路分派累计结果,所述第一备用电路分派累计结果包括在各已执行的测试项目之后已分派的地域备用电路的数量和对应的位置数据之和,以及已分派的全域备用电路的数量和对应的位置数据之和;
步骤16,执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;
步骤172,获取第二累计失效位元位置数据,所述第二累计失效位元位置数据为所述第一累计失效位元位置数据与执行第二测试项目期间获取的失效位元的位置数据之和;
步骤181,当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据所述第二累计失效位元位置数据确定第二次备用电路分派结果。
具体地,在执行第二测试项目并获取第二测试数据之后,其中,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据,获取第二累计失效位元位置数据,所述第二累计失效位元位置数据为所述第一累计失效位元位置数据与执行第二测试项目期间获取的失效位元的位置数据之和;当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据所述第二累计失效位元位置数据确定第二次备用电路分派结果,即,可以在执行完所有的测试项目之后,获取各测试项目执行期间获取的失效位元的位置数据总和,并根据获取的全部失效位元的位置数据确定备用电路分派结果,以根据该备用电路分派结果来执行修补动作。从而在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
作为示例,在本申请的一个实施例中,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
步骤1711,获取第二测试项目的名称;
步骤1712,生成第二累计失效位元位置结果,所述第二累计失效位元位置结果包含第二测试项目的名称及第二累计失效位元位置数据。
具体地,可以根据获取的第m测试项目的名称生成第m累计失效位元位置结果,所述第m累计失效位元位置结果包含所述第m测试项目的名称及所述第m累计失效位元位置数据,以便于根据所述第m累计失效位元位置结果生成第m累计失效位元位置结果文件,所述第m累计失效位元位置结果文件包括第m-1累计失效位元位置结果及第m累计失效位元位置结果。其中,m为待执行测试项目的数量,m为大于或等于2的整数。以便于根据第m备用电路分派累计结果来判断已分派的备用电路的修补范围是否完全覆盖全部已知位置数据的失效位元。已分派的备用电路可以包括全域备用电路及地域备用电路,所述地域备用电路的延伸方向与位线的延伸方向一致,所述全域备用电路的延伸方向与字线的延伸方向一致。
进一步地,请参考图5,在本申请的一个实施例中,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
步骤174,根据所述第二累计失效位元位置数据,以及已分派的地域备用电路的位置数据和已分派的全域备用电路的位置数据,判断所述第二累计失效位元位置数据中各失效位元,是否被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖;
步骤19,若是,则执行第三测试项目并获取第三测试数据。
由于获取的所有失效位元的位置数据均被被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖,可以根据该备用电路分派结果来执行修补动作,使得所述第二累计失效位元位置数据中各失效位元,被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖,以有效提高半导体存储芯片的良率。由于根据所有位置数据已知的失效位元确定备用电路分派结果,能够在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
进一步地,请参考图6,在本申请的一个实施例中,所述根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果的步骤,还包括:
步骤1811,当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,撤回已分派的地域备用电路与已分派的全域备用电路,并根据所述第二累计失效位元位置数据确定第二次备用电路分派结果;
步骤1812,根据所述第二次备用电路分派结果分派地域备用电路和全域备用电路,使得所述第二累计失效位元位置数据中各失效位元,被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖。
若检测出存在位置数据已知的失效位元位于已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖之外,则撤回已分派的地域备用电路与已分派的全域备用电路,并根据所述第二累计失效位元位置数据确定第二次备用电路分派结果,以根据所述第二次备用电路分派结果分派地域备用电路和全域备用电路,使得所述第二累计失效位元位置数据中各失效位元,被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖。避免出现失效位元遗漏修补或重复修补的前提下,尽可能减少已分派的地域备用电路的数量及已分派的全域备用电路的数量。
作为示例,请参考图7a及图7b,在本申请的一个实施例中,在获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量的步骤之前,还包括:将存储器记忆单元阵列区域划分为若干个全域;将任一个所述全域划分为若干个区域;将任一个所述区域划分为若干个子域;其中,任一所述区域内可分派的全域备用电路,与位于相同全域内的其他区域内的可分派的全域备用电路无交叉;任一所述子域内可分派的地域备用电路与位于相同区域内的其他子域内的可分派的地域备用电路无交叉。
通过将存储器记忆单元阵列区域划分为若干个如图7a所示的全域,然后参考图7b示意的区域范围、子域范围、全域备用电路覆盖范围及地域备用电路覆盖范围,将任一个图7a所示的全域划分为若干个区域;将任一个所述区域划分为若干个子域;其中,任一所述区域内可分派的全域备用电路,与位于相同全域内的其他区域内的可分派的全域备用电路无交叉;任一所述子域内可分派的地域备用电路与位于相同区域内的其他子域内的可分派的地域备用电路无交叉,各地域备用电路的延伸方向与位线的延伸方向BL一致,各全域备用电路的延伸方向与字线的延伸方向WL一致。以实现上述本申请实施例中所述的备用电路分派方法。在保证所有失效位元均能够被修补的前提下,提高备用电路的利用效率,避免出现重复修补的情况,降低修补成本的同时提高半导体存储芯片的良率。
作为示例,在本申请的一个实施例中,所述第一测试项目包括电学性能参数检测项目;所述第二测试项目包括电学性能参数检测项目;其中,所述电学性能参数包括表面电阻、表面电阻率、体积电阻、体积电阻率及击穿电压中的至少一种。
应该理解的是,虽然图1-图6的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的依次限制,这些步骤可以以其它的依次执行。而且,虽然图1-图6中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行依次也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
进一步地,请参考图8,在本申请的一个实施例中,提供了一种备用电路分派装置200,包括执行模块202及处理模块204,执行模块202用于执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;以及还用于执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;处理模块204用于根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;其中,当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,所述处理单元根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果。
作为示例,请继续参考图8,在可分派的地域备用电路及可分派的全域备用电路的数量均已知的情况下,利用执行模块202执行第一测试项目,获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据,以根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;并利用执行模块202执行第二测试项目,获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,处理模块204根据第一测试数据和第二测试数据确定第二次备用电路分派结果,在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
进一步地,请参考图9,在本申请的一个实施例中,备用电路分派装置200还包括备用电路数量获取模块201,备用电路数量获取模块201用于获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量。以根据可分派的地域备用电路的数量及可分派的全域备用电路的数量来确定出较佳的备用电路分派方案,在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
作为示例,在本申请的一个实施例中,所述地域备用电路的延伸方向与位线的延伸方向一致,所述全域备用电路的延伸方向与字线的延伸方向一致,使得地域备用电路能够修补存储单元阵列中行方向的失效位元,且全域备用电路能够修补存储单元阵列中列方向的失效位元。
上述备用电路分派装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
进一步地,在本申请的一个实施例中,提供了一种计算机设备,该计算机设备可以是终端,其内部结构图可以如图10所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该计算机程序被处理器执行时以实现一种备用电路分派方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏,该计算机设备的输入装置可以是显示屏上覆盖的触摸层,也可以是计算机设备外壳上设置的按键、轨迹球或触控板,还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解,图10中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在本申请的一个实施例中,提供了一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,处理器执行计算机程序时实现任一本申请实施例中所述的备用电路分派方法的步骤。
在本申请的一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现任一本申请实施例中所述的备用电路分派方法的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。

Claims (16)

1.一种备用电路分派方法,其特征在于,包括:
执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;
根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;
执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;
当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,撤回已分派的地域备用电路与已分派的全域备用电路,根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果。
2.根据权利要求1所述的方法,其特征在于,在执行第一测试项目并获取第一测试数据的步骤之前,还包括:
获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量。
3.根据权利要求2所述的方法,其特征在于:
所述地域备用电路的延伸方向与位线的延伸方向一致;
所述全域备用电路的延伸方向与字线的延伸方向一致。
4.根据权利要求2或3所述的方法,其特征在于,在根据所述第一测试数据确定第一次备用电路分派结果的步骤之后,且在执行第二测试项目并获取第二测试数据的步骤之前,还包括:
获取第一累计失效位元位置数据,所述第一累计失效位元位置数据包括在各已执行的测试项目期间获取的失效位元的位置数据之和;
获取第一备用电路分派累计结果,所述第一备用电路分派累计结果包括在各已执行的测试项目之后已分派的地域备用电路的数量和对应的位置数据之和,以及已分派的全域备用电路的数量和对应的位置数据之和。
5.根据权利要求4所述的方法,其特征在于,在根据所述第一测试数据确定第一次备用电路分派结果的步骤之后,且在执行第二测试项目并获取第二测试数据的步骤之前,还包括:
获取第一测试项目的名称;
生成第一累计失效位元位置结果,所述第一累计失效位元位置结果包含所述第一测试项目的名称及所述第一累计失效位元位置数据。
6.根据权利要求4所述的方法,其特征在于,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
获取第二累计失效位元位置数据,所述第二累计失效位元位置数据为所述第一累计失效位元位置数据与执行第二测试项目期间获取的失效位元的位置数据之和;
所述根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果的步骤,包括:
根据所述第二累计失效位元位置数据确定第二次备用电路分派结果。
7.根据权利要求6所述的方法,其特征在于,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
获取第二测试项目的名称;
生成第二累计失效位元位置结果,所述第二累计失效位元位置结果包含第二测试项目的名称及第二累计失效位元位置数据。
8.根据权利要求6所述的方法,其特征在于,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
根据所述第二累计失效位元位置数据,以及已分派的地域备用电路的位置数据和已分派的全域备用电路的位置数据,判断所述第二累计失效位元位置数据中各失效位元,是否被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖;
若是,则执行第三测试项目并获取第三测试数据。
9.根据权利要求6所述的方法,其特征在于,所述根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果的步骤,还包括:
根据所述第二累计失效位元位置数据确定第二次备用电路分派结果;
根据所述第二次备用电路分派结果分派地域备用电路和全域备用电路,使得所述第二累计失效位元位置数据中各失效位元,被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖。
10.根据权利要求2或3所述的方法,其特征在于,在获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量的步骤之前,还包括:
将存储器记忆单元阵列区域划分为若干个全域;
将任一个所述全域划分为若干个区域;
将任一个所述区域划分为若干个子域;
其中,任一所述区域内可分派的全域备用电路,与位于相同全域内的其他区域内的可分派的全域备用电路无交叉;任一所述子域内可分派的地域备用电路与位于相同区域内的其他子域内的可分派的地域备用电路无交叉。
11.根据权利要求1-3任一项所述的方法,其特征在于,所述第一测试项目包括电学性能参数检测项目;
所述第二测试项目包括电学性能参数检测项目;
其中,所述电学性能参数包括表面电阻、表面电阻率、体积电阻、体积电阻率及击穿电压中的至少一种。
12.一种备用电路分派装置,其特征在于,包括:
执行模块,用于执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;以及还用于执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;
处理模块,用于撤回已分派的地域备用电路与已分派的全域备用电路,根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;
其中,当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,所述处理模块根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果。
13.根据权利要求12所述的装置,其特征在于,还包括:
备用电路数量获取模块,用于获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量。
14.根据权利要求12或13所述的装置,其特征在于:
所述地域备用电路的延伸方向与位线的延伸方向一致;
所述全域备用电路的延伸方向与字线的延伸方向一致。
15.一种计算机设备,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现权利要求1-11任意一项所述方法的步骤。
16.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1-11任意一项所述方法的步骤。
CN202110327478.5A 2021-03-26 2021-03-26 备用电路分派方法、装置、设备及介质 Active CN112885398B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110327478.5A CN112885398B (zh) 2021-03-26 2021-03-26 备用电路分派方法、装置、设备及介质
PCT/CN2021/109464 WO2022198871A1 (zh) 2021-03-26 2021-07-30 备用电路分派方法、装置、设备及介质
US17/648,665 US11984179B2 (en) 2021-03-26 2022-01-21 Redundant circuit assigning method and device, and medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110327478.5A CN112885398B (zh) 2021-03-26 2021-03-26 备用电路分派方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN112885398A CN112885398A (zh) 2021-06-01
CN112885398B true CN112885398B (zh) 2022-05-24

Family

ID=76042544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110327478.5A Active CN112885398B (zh) 2021-03-26 2021-03-26 备用电路分派方法、装置、设备及介质

Country Status (2)

Country Link
CN (1) CN112885398B (zh)
WO (1) WO2022198871A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3985675B1 (en) 2020-08-18 2024-01-31 Changxin Memory Technologies, Inc. Method and device for repairing fail bits
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
CN112885398B (zh) * 2021-03-26 2022-05-24 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
US11984179B2 (en) 2021-03-26 2024-05-14 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, and medium
US11881278B2 (en) 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium
US11791012B2 (en) 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831914A (en) * 1997-03-31 1998-11-03 International Business Machines Corporation Variable size redundancy replacement architecture to make a memory fault-tolerant
JP2000067595A (ja) * 1998-06-09 2000-03-03 Mitsubishi Electric Corp 半導体記憶装置
DE10126301A1 (de) * 2001-05-30 2002-12-12 Infineon Technologies Ag Speicherbaustein mit einem Testmodus und Vefahren zum Überprüfen von Speicherzellen eines reparierten Speicherbausteins
US7178072B2 (en) * 2001-06-08 2007-02-13 Renesas Technology America, Inc. Methods and apparatus for storing memory test information
CN101331554A (zh) * 2005-11-08 2008-12-24 桑迪士克股份有限公司 具有可重定目标的存储器单元冗余的存储器
TWI375959B (en) * 2007-11-06 2012-11-01 Nat Univ Tsing Hua Method for repairing memory and system thereof
US8427877B2 (en) * 2011-02-11 2013-04-23 Freescale Semiconductor, Inc. Digital method to obtain the I-V curves of NVM bitcells
CN105787817B (zh) * 2016-04-11 2019-10-22 深圳供电局有限公司 一种考虑老化失效模型的断路器备用方法及系统
KR102732117B1 (ko) * 2016-12-26 2024-11-19 에스케이하이닉스 주식회사 메모리 수리 방법 및 장치
CN111312321A (zh) * 2020-03-02 2020-06-19 电子科技大学 一种存储器装置及其故障修复方法
CN112216621A (zh) * 2020-10-14 2021-01-12 上海华虹宏力半导体制造有限公司 存储器晶圆测试方法和测试装置
CN112885398B (zh) * 2021-03-26 2022-05-24 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
CN112908402B (zh) * 2021-03-31 2022-05-10 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
CN112908403B (zh) * 2021-03-31 2022-05-17 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质

Also Published As

Publication number Publication date
WO2022198871A1 (zh) 2022-09-29
CN112885398A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN112885398B (zh) 备用电路分派方法、装置、设备及介质
CN112908403B (zh) 备用电路分派方法、装置、设备及介质
CN112908402B (zh) 备用电路分派方法、装置、设备及介质
US11984179B2 (en) Redundant circuit assigning method and device, and medium
US11881278B2 (en) Redundant circuit assigning method and device, apparatus and medium
US11276450B2 (en) Refresh circuitry
DE102005028827A1 (de) Flashspeicherbauelement und Verfahren zur Defektblockbehandlung
CN102081574A (zh) 用于加快系统的唤醒时间的方法和系统
US4912710A (en) Self-checking random access memory
JP2019139764A (ja) メモリコントローラ、メモリシステム及びメモリ装置を使用する方法
US20060253764A1 (en) Computer system and method for redundancy repair of memories installed in computer system
DE102009047875A1 (de) Speicherreparatur
US20050190615A1 (en) Memory defect detection and self-repair technique
JPH0629364A (ja) 半導体装置とそのテスト方法
US7747915B2 (en) System and method for improving the yield of integrated circuits containing memory
CN118295838A (zh) 一种确定内存故障的修复资源粒度的方法及装置
Oh et al. BIRA with optimal repair rate using fault-free memory region for area reduction
US11791012B2 (en) Standby circuit dispatch method, apparatus, device and medium
US20050160310A1 (en) Integrated Redundancy Architecture and Method for Providing Redundancy Allocation to an Embedded Memory System
CN115688656A (zh) 仿真方法、装置、计算机设备及存储介质
CN114121129B (zh) 失效位元修补方案的确定方法、装置及芯片
WO2022052542A1 (zh) 失效位元的修补方案的确定方法和装置
CN116343885A (zh) 存储器访问方法、装置、存储器、设备及存储介质
US11183261B2 (en) Test device for memory, method for detecting hardware failure in memory device, and test apparatus of memory array
KR20190036381A (ko) 스페어 컬럼 리맵 스토리지를 갖는 메모리 장치 및 그 메모리 장치의 컬럼 어드레스 리맵핑 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant