[go: up one dir, main page]

CN112825241B - 电子装置与显示驱动晶片 - Google Patents

电子装置与显示驱动晶片 Download PDF

Info

Publication number
CN112825241B
CN112825241B CN202011215730.5A CN202011215730A CN112825241B CN 112825241 B CN112825241 B CN 112825241B CN 202011215730 A CN202011215730 A CN 202011215730A CN 112825241 B CN112825241 B CN 112825241B
Authority
CN
China
Prior art keywords
stage
power input
input terminal
voltage level
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011215730.5A
Other languages
English (en)
Other versions
CN112825241A (zh
Inventor
曾祥雲
谢承祖
侯景文
王颖翔
陈平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN112825241A publication Critical patent/CN112825241A/zh
Application granted granted Critical
Publication of CN112825241B publication Critical patent/CN112825241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)

Abstract

一种电子装置与显示驱动晶片，电子装置包含基板与设置在基板上的显示驱动晶片。显示驱动晶片包含有多个运算放大器，每一个运算放大器具有第一阶和第二阶。第一阶具有第一电力输入端子，第二阶具有第一电力输入端子与用以输出输出电压的输出端子。第一阶的第一电力输入端子连接至基板上的第一金属导线，第二阶的第一电力输入端子连接至基板上的第二金属导线。第一阶的第一电力输入端子与第二阶的第一电力输入端子被提供以相同的第一电压位准。透过分离运算放大的VDD源及/或VSS源的布线，因变化率所导致的VDD源及/或VSS源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。

Description

电子装置与显示驱动晶片
技术领域
本发明是关于一种电子装置与显示驱动晶片。
背景技术
运算放大器(operational amplifier)是一种应用广泛的元件，以实现多种电路功能。以液晶显示器的驱动电路为例，运算放大器可以做为输出的缓冲，其可根据由前端的数字转模拟转换器(digital to analog converter，DAC)所提供的模拟信号电压位准进而驱动负载进行充电或放电，如液晶分子，进而驱动液晶显示器中的像素单元。
然而，随着液晶显示器的尺寸以及解析度的增加，驱动电路所要处理的数据量也跟着显著地提升，因此运算放大器的响应速率，又称为变化率(slew rate)，也亟需改善。
发明内容
根据本发明的一些实施例，一种电子装置包含基板与设置在基板上的显示驱动晶片。显示驱动晶片包含有多个运算放大器，每一个运算放大器具有第一阶和第二阶。第一阶具有第一电力输入端子，第二阶具有第一电力输入端子与用以输出输出电压的输出端子。第一阶的第一电力输入端子连接至基板上的第一金属导线，第二阶的第一电力输入端子连接至基板上的第二金属导线。第一阶的第一电力输入端子与第二阶的第一电力输入端子被提供以相同的第一电压位准。
在一些实施例中，第一金属导线与第二金属导线为高电压位准线。
在一些实施例中，第一金属导线与第二金属导线为低电压位准线。
在一些实施例中，第一阶包含第二电力输入端、第二阶包含第二电力输入端，第一阶的第二电力输入端与第二阶的第二电力输入端皆连接至基板上的第三金属导线，第一阶的第二电力输入端与第二阶的第二电力输入端被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第一阶的第二电力输入端连接至基板上的第三金属导线，第二阶包含第二电力输入端，第二阶的第二电力输入端连接至基板上的第四金属导线，第一阶的第二电力输入端与第二阶的第二电力输入端被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，运算放大器包含第三阶耦接第一阶或是介于第一阶与第二阶之间，第三阶包含第一电力输入端，第三阶的第一电力输入端连接至基板上的第三金属导线，第三阶的第一电力输入端被提供以第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第二阶包含第二电力输入端，第三阶包含第二电力输入端。第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都连接至基板上的第四金属导线，第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的该第二电力输入端全都被提供以相同的第二电压位准，且第二电压位准不同于该第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第三阶包含第二电力输入端，第一阶的第二电力输入端以及第三阶的第二电力输入端皆连接至基板上的第四金属导线。第二阶包含第二电力输入端，第二阶的第二电力输入端连接至基板上的第五金属导线，第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第一阶的第二电力输入端连接至基板上的第四金属导线。第二阶包含第二电力输入端，第二阶的第二电力输入端连接至基板上的第五金属导线。第三阶包含第二电力输入端，第三阶的第二电力输入端连接至基板上的第六金属导线。第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，运算放大器包含第三阶耦接第一阶或是介于第一阶与第二阶之间，第三阶包含第一电力输入端，第三阶的第一电力输入端连接至基板上的第一金属导线，第三阶的第一电力输入端被提供以第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第二阶包含第二电力输入端，第三阶包含第二电力输入端。第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都连接至基板上的第三金属导线。第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第一阶的第二电力输入端连接至基板上的第三金属导线。第二阶包含第二电力输入端，第二阶的第二电力输入端连接至基板上的第四金属导线。第三阶包含第二电力输入端，第三阶的第二电力输入端连接至基板上的第五金属导线。第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第一阶的第二电力输入端连接至基板上的第三金属导线。第二阶包含第二电力输入端，第二阶的第二电力输入端连接至基板上的第四金属导线。第三阶包含第二电力输入端，第三阶的第二电力输入端连接至该基板上的第三金属导线。第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，基板为可挠式基板。
在一些实施例中，电子装置还包含显示面板以及控制电路板，其中可挠式基板配置以连接显示面板以及控制电路板。
在一些实施例中，基板为显示面板的阵列基板。
在一些实施例中，电子装置还包含显示面板。
根据本发明的另一些实施例，一种显示驱动晶片包含模料及嵌入模料中的晶粒。晶粒包含多个运算放大器，每一个运算放大器包含第一阶与第二阶，其中第一阶包含第一电力输入端，第一阶的第一电力输入端连接至外露于模料的第一连接垫。第二阶包含第一电力输入端以及用以输出输出电压的输出端，第二阶的第一电力输入端连接至外露于模料的第二连接垫。第一阶的第一电力输入端与第二阶的第一电力输入端被提供以相同的第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第二阶包含第二电力输入端，第一阶的第二电力输入端与第二阶的第二电力输入端皆连接至外露于模料的第三连接垫。第一阶的第二电力输入端与第二阶的第二电力输入端被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第一阶的第二电力输入端连接至外露于模料的第三连接垫，第二阶包含第二电力输入端，第二阶的第二电力输入端连接至外露于模料的第四连接垫。第一阶的第二电力输入端与第二阶的第二电力输入端被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，运算放大器包含第三阶耦接第一阶或是介于第一阶与第二阶之间，第三阶包含第一电力输入端，第三阶的第一电力输入端连接至外露于模料的第三连接垫，第三阶的第一电力输入端被提供以第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第二阶包含第二电力输入端，第三阶包含第二电力输入端，第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都连接至外露于模料的第四连接垫。第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第三阶包含第二电力输入端，第一阶的第二电力输入端以及第三阶的第二电力输入端皆连接至外露于模料的第四连接垫。第二阶包含第二电力输入端，第二阶的第二电力输入端连接至外露于模料的第五连接垫，第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第一阶的第二电力输入端连接至外露于模料的第四连接垫。第二阶包含第二电力输入端，第二阶的第二电力输入端连接至外露于模料的第五连接垫。第三阶包含第二电力输入端，第三阶的第二电力输入端连接至外露于模料的第六连接垫。第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，运算放大器包含第三阶耦接第一阶或是介于第一阶与第二阶之间，第三阶包含第一电力输入端，第三阶的第一电力输入端连接至第一连接垫，第三阶的第一电力输入端被提供以第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第二阶包含第二电力输入端，第三阶包含第二电力输入端，第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都连接至外露于模料的第三连接垫。第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第一阶的第二电力输入端连接至外露于模料的第三连接垫。第二阶包含第二电力输入端，第二阶的第二电力输入端连接至外露于模料的第四连接垫。第三阶包含一第二电力输入端，第三阶的第二电力输入端连接至外露于模料的第五连接垫。第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
在一些实施例中，第一阶包含第二电力输入端，第一阶的第二电力输入端连接至外露于模料的第三连接垫。第二阶包含第二电力输入端，第二阶的第二电力输入端连接至外露于模料的第四连接垫。第三阶包含第二电力输入端，第三阶的第二电力输入端连接至第三连接垫。第一阶的第二电力输入端、第二阶的第二电力输入端以及第三阶的第二电力输入端全都被提供以相同的第二电压位准，且第二电压位准不同于第一电压位准。
透过分离运算放大器的VDD源及/或VSS源的布线，因变化率所导致的VDD源及/或VSS源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器的VDD源及/或VSS源可被分离且在显示驱动晶片中各自具有对应的连接垫以及在基板上各自具有对应的凸块。因此，运算放大器的输出阶的电压变化，肇因于输出重载画面，不会去影响到运算放大器的输入阶或增益阶，使得运算放大器的变化率可以较好地被控制。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下：
图1A为根据本发明的第一实施例中的运算放大器的示意图；
图1B为显示驱动晶片的底视图，其中显示驱动晶片包含有多个如图1A中所示的运算放大器；
图1C为基板的俯视示意图，其中基板用以承载并沟通如图1B中所示的显示驱动晶片；
图2A为根据本发明的第二实施例中的运算放大器的示意图；
图2B为显示驱动晶片的底视图，其中显示驱动晶片包含有多个如图2A中所示的运算放大器；
图2C为基板的俯视示意图，其中基板用以承载并沟通如图2B中所示的显示驱动晶片；
图3A为根据本发明的第二实施例中的运算放大器的示意图；
图3B为显示驱动晶片的底视图，其中显示驱动晶片包含有多个如图3A中所示的运算放大器；
图3C为基板的俯视示意图，其中基板用以承载并沟通如图3B中所示的显示驱动晶片；
图4A为根据本发明的第四实施例中的运算放大器的示意图；
图4B为显示驱动晶片的底视图，其中显示驱动晶片包含有多个如图4A中所示的运算放大器；
图4C为基板的俯视示意图，其中基板用以承载并沟通如图4B中所示的显示驱动晶片；
图5A为根据本发明的第五实施例中的运算放大器的示意图；
图5B为显示驱动晶片的底视图，其中显示驱动晶片包含有多个如图5A中所示的运算放大器；
图5C为基板的俯视示意图，其中基板用以承载并沟通如图5B中所示的显示驱动晶片；
图6A为根据本发明的第六实施例中的运算放大器的示意图；
图6B为显示驱动晶片的底视图，其中显示驱动晶片包含有多个如图6A中所示的运算放大器；
图6C为基板的俯视示意图，其中基板用以承载并沟通如图6B中所示的显示驱动晶片；
图7A为根据本发明的第七实施例中的运算放大器的示意图；
图7B为显示驱动晶片的底视图，其中显示驱动晶片包含有多个如图7A中所示的运算放大器；
图7C为基板的俯视示意图，其中基板用以承载并沟通如图7B中所示的显示驱动晶片；
图8A为根据本发明的第八实施例中的运算放大器的示意图；
图8B为显示驱动晶片的底视图，其中显示驱动晶片包含有多个如图8A中所示的运算放大器；
图8C为基板的俯视示意图，其中基板用以承载并沟通如图8B中所示的显示驱动晶片；
图9A为根据本发明的第九实施例中的运算放大器的示意图；
图9B为显示驱动晶片的底视图，其中显示驱动晶片包含有多个如图9A中所示的运算放大器；
图9C为基板的俯视示意图，其中基板用以承载并沟通如图9B中所示的显示驱动晶片；
图10A为根据本发明的第十实施例中的运算放大器的示意图；
图10B为显示驱动晶片的底视图，其中显示驱动晶片包含有多个如图10A中所示的运算放大器；
图10C为基板的俯视示意图，其中基板用以承载并沟通如图10B中所示的显示驱动晶片；
图11A为根据本发明的第十一实施例中的运算放大器的示意图；
图11B为显示驱动晶片的底视图，其中显示驱动晶片包含有多个如图11A中所示的运算放大器；
图11C为基板的俯视示意图，其中基板用以承载并沟通如图11B中所示的显示驱动晶片；
图12为根据一比较例与一实施例的变化率曲线图；
图13为根据本发明的一些实施例的电子装置的示意图；
图14为根据本发明的另一些实施例的电子装置的示意图。
【符号说明】
100,100A,100B,400,400A,400B,400C,400D,400E,400F,400G:运算放大器
110,410:第一阶
112,122,412,422,432:第一电力输入端
114,124,414,424,434:第二电力输入端
120,420:第二阶
126,436:输出端
200,200A,200B,500,500A,500B,500C,500D,500E,500F,500G:显示驱动晶片
210,510:晶粒
220,520:模料
230,230-1a,230-2a,230-3a,230-1b,230-2b,230-3b,530,530-1a,530-2a,530-3a,530-4a,530-1b,530-2b,530-3b,530-1c,530-2c,530-3c,530-4c,530-5c,530-1d,530-2d,530-3d,530-4d,530-1e,530-2e,530-3e,530-4e,530-5e,530-1f,530-2f,530-3f,530-4f,530-1g,530-2g,530-3g:连接垫
230-1,530-1:第一连接垫
230-2,530-2:第二连接垫
230-3,530-3:第三连接垫
230-4,530-4:第四连接垫
530-5:第五连接垫
530-6:第六连接垫
300,300A,300B,600,600A,600B,600C,600D,600E,600F,600G:基板
310:保护层
320,620:凸块
700,800:电子装置
710,810:显示面板
712,812:阵列基板
720,840:显示驱动晶片
820:控制电路板
830:可挠式基板
OP1,OP2,OP3,OP4:区块
ML,ML1a,ML2a,ML3a,ML1b,ML2b,ML3b,ML4a,ML1c,ML2c,ML3c,ML4c,ML5c,ML1d,ML2d,ML3d,ML4d,ML1e,ML2e,ML3e,ML4e,ML5e,ML1f,ML2f,ML3f,ML4f,ML1g,ML2g,ML3g:金属导线
ML1:第一金属导线
ML2:第二金属导线
ML3:第三金属导线
ML4:第四金属导线
ML5:第五金属导线
ML6:第六金属导线
C1,C2:曲线
DA:显示区域
PA:周边区域
具体实施方式
以下将以附图及详细说明清楚说明本发明的精神，任何所属技术领域中具有通常知识者在了解本发明的较佳实施例后，当可由本发明所教示的技术，加以改变及修饰，其并不脱离本发明的精神与范围。
图1A为根据本发明的第一实施例中的运算放大器100的示意图。于一些实施例中，运算放大器100为二阶(two-stage)的结构，其包含有具有放大电路的第一阶110以及具有输出电路的第二阶120。第一阶110是用来增加运算放大器的电流或是电压增益，而第二阶120是用来驱动连接于运算放大器的电容式或是电阻式负载。因此，在一些实施例中，第一阶110又称为放大阶或是增益阶，第二阶120又称为输出阶。
运算放大器100的第一阶110包含有第一电力输入端(power input terminal)112以及第二电力输入端114。运算放大器100的第二阶120包含有第一电力输入端122以及第二电力输入端124。运算放大器100的第二阶120包含用以输出输出电压的输出端126，借以驱动面板中的一或多个像素。
图1B为显示驱动晶片200的底视图，其中显示驱动晶片200包含有多个如图1A中所示的运算放大器100。图1C为基板300的俯视示意图，其中基板300用以承载并沟通如图1B中所示的显示驱动晶片200。如图1B所示，显示驱动晶片200包含有至少一个晶粒210与模料220，其中晶粒210嵌入模料220中并具有多个连接垫230外露于模料220。连接垫230对应于运算放大器，而本实施例中的连接垫230的数量与排列方式仅为示例，而非用以限制本发明。
举例而言，晶粒210包含有四个运算放大器，而连接垫230可进一步被区分为四个区块OP1至OP4。如区块OP1所示，区块OP1中设置有四个连接垫230-1至230-4，其中第一连接垫230-1至第四连接垫230-4分别对应于图1A中的运算放大器100的第一阶110的第一电力输入端112、第二阶120的第一电力输入端122、第一阶110的第二电力输入端114，与第二阶120的第二电力输入端124。须注意的是，连接至图1A中的运算放大器100的第二阶120的输出端126的连接垫未绘示于图1B中。区块OP2至区块OP4中的连接垫230的配置与区块OP1实质上相同。
参照图1C，提供基板300，且图1C中仅绘示基板300的一部分。基板300具有多个金属导线ML，且这些金属导线ML分别连接至如图1B中所示的显示驱动晶片200的对应连接垫230。举例而言，金属导线ML包含有第一金属导线ML1、第二金属导线ML2、第三金属导线ML3与第四金属导线ML4。基板300用以承载显示驱动晶片200，并连接显示驱动晶片200至面板。
于一些实施例中，保护层310形成在基板300上，以保护金属导线ML。保护层310具有多个开口，多个凸块320形成于开口中，使得这些凸块320进一步与对应的金属导线ML连接。于一些实施例中，这些基板300上的凸块320的配置是根据显示驱动晶片200上的连接垫230的配置所设计的。
请同时参照图1A至图1C。在显示驱动晶片200固接于基板300之后，第一连接垫230-1透过凸块320连接至第一金属导线ML1，使得运算放大器100的第一阶110的第一电力输入端112连接至第一金属导线ML1。第二连接垫230-2透过凸块320连接至第二金属导线ML2，使得运算放大器100的第二阶120的第一电力输入端122连接至第二金属导线ML2。第三连接垫230-3透过凸块320连接至第三金属导线ML3，使得运算放大器100的第一阶110的第二电力输入端114连接至第三金属导线ML3。第四连接垫230-4透过凸块320连接至第四金属导线ML4，使得运算放大器100的第二阶120的第二电力输入端124连接至第四金属导线ML4。
第一金属导线ML1与第二金属导线ML2皆被提供以第一电压位准，而第三金属导线ML3与第四金属导线ML4皆被提供以第二电压位准。于一些实施例中，第一金属导线ML1与第二金属导线ML2皆被提供以高电压位准，且可被视为高电压位准线(VDD1和VDD2)。于一些实施例中，第三金属导线ML3与第四金属导线ML4皆被提供以低电压位准，且可被视为低电压位准线(VSS1和VSS2)。于一些实施例中，高电压位准和低电压位准之间压差为正值，输出端126输出正的通道输出。于一些实施例中，高电压位准和低电压位准之间压差为负值，输出端126输出负的通道输出。
因此，运算放大器100的第一电力输入端112以及第一电力输入端122可被各自独立地提供以高电压位线(VDD1和VDD2)，而运算放大器100的第二电力输入端114以及第二电力输入端124可被各自独立地提供以低电压位线(VSS1和VSS2)。透过分离运算放大器100的VDD源与VSS源的布线，因变化率(slew rate)所导致的VDD源与VSS源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器100的VDD源与VS S源被细分为VDD1、VDD2、VSS1和VSS2，且VDD1、VDD2、VSS1和VSS2在显示驱动晶片200中各自具有对应的连接垫230-1至230-4以及在基板300上各自具有对应的凸块320。因此，运算放大器100的输出阶(即第二阶120的VSS2和VDD2)的电压变化，肇因于输出重载画面，不会去影响到运算放大器100的输入阶或增益阶(即第一阶110的VSS1和VDD1)，使得运算放大器100的变化率可以较好地被控制。
参照图2A至图2C，其中图2A为根据本发明的第二实施例中的运算放大器100A的示意图。图2B为显示驱动晶片200A的底视图，其中显示驱动晶片200A包含有多个如图2A中所示的运算放大器100A。图2C为基板300A的俯视示意图，其中基板300A用以承载并沟通如图2B中所示的显示驱动晶片200A。
第一实施例与第二实施例的其中一个差异在于，运算放大器100A的第一电力输入端112与122皆连接至显示驱动晶片200A的对应OP区块的连接垫230-1a，运算放大器100A的第二电力输入端114连接至显示驱动晶片200A的对应OP区块的连接垫230-2a，而运算放大器100A的第二电力输入端124连接至显示驱动晶片200A的对应OP区块的连接垫230-3a。
第一实施例与第二实施例的另一个差异在于，显示驱动晶片200A的连接垫230-1a是连接至基板300A的金属导线ML1a，其被提供以高电压位准(VDD)，使得运算放大器100A的第一阶110的第一电力输入端112与运算放大器100A的第二阶120的第一电力输入端122共用此高电压位准(VDD)。显示驱动晶片200A的连接垫230-2a与230-3a则是连接至基板300A的金属导线ML2a与ML3a，其被提供以低电压位准(VSS1和VSS2)，使得运算放大器100A的第一阶110的第二电力输入端114与运算放大器100A的第二阶120的第二电力输入端124被独立地提供低电压位准(VSS1和VSS2)。透过分离运算放大器100A的VSS的布线，因变化率所导致的VSS的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器100A的VSS被细分为VSS1和VSS2，且在显示驱动晶片200A中各自具有对应的连接垫230-2a与230-3a以及在基板300A上各自具有对应的凸块320。因此，运算放大器100A的输出阶(即第二阶120的VSS2)的电压变化，肇因于输出重载画面，不会去影响到运算放大器100A的输入阶或增益阶(即第一阶110的VSS1和VDD)，使得运算放大器100A的变化率可以较好地被控制。
参照图3A至图3C，其中图3A为根据本发明的第二实施例中的运算放大器100B的示意图。图3B为显示驱动晶片200B的底视图，其中显示驱动晶片200B包含有多个如图3A中所示的运算放大器100B。图3C为基板300B的俯视示意图，其中基板300B用以承载并沟通如图3B中所示的显示驱动晶片200B。
第一实施例与第三实施例的其中一个差异在于，运算放大器100B的第一电力输入端112与122个别连接至显示驱动晶片200B的对应OP区块的连接垫230-1b和230-2b，而运算放大器100B的第二电力输入端114和124连接至显示驱动晶片200B的对应OP区块的连接垫230-3b。
第一实施例与第三实施例的另一个差异在于，显示驱动晶片200B的连接垫230-1b与230-2b分别连接至基板300B的金属导线ML1b与ML2b，其被分别提供以高电压位准(VDD1和VDD2)，使得运算放大器100B的第一阶110的第一电力输入端112与运算放大器100A的第二阶120的第一电力输入端122个别被提供此高电压位准(VDD1和VDD2)。显示驱动晶片200B的连接垫230-3b则是连接至基板300B的金属导线ML3b，其被提供以低电压位准(VSS)，使得运算放大器100B的第一阶110的第二电力输入端114与运算放大器100B的第二阶120的第二电力输入端124共用此低电压位准(VSS)。透过分离运算放大器100的VDD源的布线，因变化率所导致的VDD源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器100A的VDD源被细分为VDD1和VDD2，且VDD1和VDD2在显示驱动晶片200B中各自具有对应的连接垫230-1b与230-2b以及在基板300B上各自具有对应的凸块320。因此，运算放大器100B的输出阶(即第二阶120的VDD2)的电压变化，肇因于输出重载画面，不会去影响到运算放大器100B的输入阶或增益阶(即第一阶110的VDD1和VSS)，使得运算放大器100B的变化率可以较好地被控制。
参照图4A至图4C，其中图4A为根据本发明的第四实施例中的运算放大器400的示意图。图4B为显示驱动晶片500的底视图，其中显示驱动晶片500包含有多个如图4A中所示的运算放大器400。图4C为基板600的俯视示意图，其中基板600用以承载并沟通如图4B中所示的显示驱动晶片500。
运算放大器400为三阶的结构，其包含有具有输入电路的第一阶410(输入阶)、具有放大电路的第二阶420(增益阶)，以及具有输出电路的第三阶430(输出阶)。第二阶420耦接于第一阶410与第三阶430之间。运算放大器400的第一阶410包含有第一电力输入端412以及第二电力输入端414。运算放大器400的第二阶420包含有第一电力输入端422以及第二电力输入端424。运算放大器400的第三阶430包含有第一电力输入端432以及第二电力输入端434。运算放大器400的第三阶430包含用以输出输出电压的输出端436，借以驱动面板中的一或多个像素。
如图4B所示，显示驱动晶片500包含有至少一个晶粒510与模料520，其中晶粒510嵌入模料520中并具有多个连接垫530外露于模料520。连接垫530对应于运算放大器，而本实施例中的连接垫530的数量与排列方式仅为示例，而非用以限制本发明。
举例而言，晶粒510包含有四个运算放大器，而连接垫530可进一步被区分为四个区块OP1至OP4。如区块OP1所示，区块OP1中设置有六个连接垫530-1至530-6，其中第一连接垫530-1至第六连接垫530-6分别对应于图4A中的运算放大器400的第一阶410的第一电力输入端412、第二阶420的第一电力输入端422、第三阶430的第一电力输入端432、第一阶410的第二电力输入端414、第二阶420的第二电力输入端424，与第三阶430的第二电力输入端434。须注意的是，连接至图4A中的运算放大器400的第三阶430的输出端436的连接垫未绘示于图4B中。区块OP2至区块OP4中的连接垫530的配置与区块OP1实质上相同。
参照图4C，提供基板600，且图4C中仅绘示基板600的一部分。基板600具有多个金属导线ML，且这些金属导线ML分别连接至如图4B中所示的显示驱动晶片500的对应连接垫530。举例而言，金属导线ML包含有第一金属导线ML1、第二金属导线ML2、第三金属导线ML3、第四金属导线ML4、第五金属导线ML5，与第六金属导线ML6。基板600用以承载显示驱动晶片500，并连接显示驱动晶片500至面板。
请同时参照图4A至图4C。在显示驱动晶片500固接于基板600之后，第一连接垫530-1透过凸块620连接至第一金属导线ML1，使得运算放大器400的第一阶410的第一电力输入端412连接至第一金属导线ML1。第二连接垫530-2透过凸块620连接至第二金属导线ML2，使得运算放大器400的第二阶420的第一电力输入端422连接至第二金属导线ML2。第三连接垫530-3透过凸块620连接至第三金属导线ML3，使得运算放大器400的第三阶430的第一电力输入端432连接至第三金属导线ML3。第四连接垫530-4透过凸块620连接至第四金属导线ML4，使得运算放大器400的第一阶410的第二电力输入端414连接至第四金属导线ML4。第五连接垫530-5透过凸块620连接至第五金属导线ML5，使得运算放大器400的第二阶420的第二电力输入端424连接至第五金属导线ML5。第六连接垫530-6透过凸块620连接至第六金属导线ML6，使得运算放大器400的第三阶430的第二电力输入端434连接至第六金属导线ML6。
于一些实施例中，第一金属导线ML1、第二金属导线ML2与第三金属导线ML3皆被提供以高电压位准，且可被视为高电压位准线(VDD1、VDD2和VDD3)。于一些实施例中，第四金属导线ML4、第五金属导线ML5与第六金属导线ML6皆被提供以低电压位准，且可被视为低电压位准线(VSS1、VSS2和VSS3)。于一些实施例中，高电压位准和低电压位准之间压差为正值，输出端436输出正的通道输出。于一些实施例中，高电压位准和低电压位准之间压差为负值，输出端436输出负的通道输出。
因此，运算放大器400的第一电力输入端412、422、432可被各自独立地提供以高电压位线(VDD1、VDD2和VDD3)，而运算放大器400的第二电力输入端414、424、434可被各自独立地提供以低电压位线(VSS1、VSS2和VSS3)。透过分离运算放大器400的VDD源与VSS源的布线，因变化率(slew rate)所导致的VDD源与VSS源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器400的VDD源与VSS源被细分为VDD1、VDD2、VDD3、VSS1、VSS2和VSS3，且VDD1、VDD2、VDD3、VSS1、VSS2和VSS3在显示驱动晶片500中各自具有对应的连接垫530-1至530-6以及在基板600上各自具有对应的凸块320。因此，运算放大器400的输出阶(即第三阶430的VSS3和VDD3)的电压变化，肇因于输出重载画面，不会去影响到运算放大器400的输入阶或增益阶(即第一阶410和第二阶420的VSS1、VSS2、VDD1和VDD2)，使得运算放大器400的变化率可以较好地被控制。
参照图5A至图5C，其中图5A为根据本发明的第五实施例中的运算放大器400A的示意图。图5B为显示驱动晶片500A的底视图，其中显示驱动晶片500A包含有多个如图5A中所示的运算放大器400A。图5C为基板600A的俯视示意图，其中基板600A用以承载并沟通如图5B中所示的显示驱动晶片500A。
第五实施例与第四实施例的其中一个差异在于，运算放大器400A的第一电力输入端412、422、432分别连接至显示驱动晶片500A的对应OP区块的连接垫530-1a、530-2a、530-3a，而运算放大器400A的第二电力输入端414、424、434皆连接至显示驱动晶片500A的对应OP区块的连接垫530-4a。
第五实施例与第四实施例的另一个差异在于，显示驱动晶片500A的连接垫530-1a、530-2a、530-3a是连接至基板300A的金属导线ML1a、ML2a、ML3a，其被提供以高电压位准(VDD1、VDD2和VDD3)，使得运算放大器400A的第一电力输入端412、422、432被独立地提供以高电压位准(VDD1、VDD2和VDD3)。显示驱动晶片500A的连接垫530-4a则是连接至基板600A的金属导线ML4a，其被提供以低电压位准(VSS)，使得运算放大器400A的第二电力输入端414、424、434共用此低电压位准(VSS)。透过分离运算放大器400A的VDD源的布线，因变化率所导致的VDD源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器400A的VDD源被细分为VDD1、VDD2和VDD3，且VDD1、VDD2和VDD3在显示驱动晶片500A中各自具有对应的连接垫530-1a、530-2a、530-3a以及在基板600A上各自具有对应的凸块620。因此，运算放大器400A的输出阶(即第三阶430的VDD3)的电压变化，肇因于输出重载画面，不会去影响到运算放大器400A的输入阶或增益阶(即第一阶410和第二阶420的VDD1、VDD2和VSS)，使得运算放大器400A的变化率可以较好地被控制。
参照图6A至图6C，其中图6A为根据本发明的第六实施例中的运算放大器400B的示意图。图6B为显示驱动晶片500B的底视图，其中显示驱动晶片500B包含有多个如图6A中所示的运算放大器400B。图6C为基板600B的俯视示意图，其中基板600B用以承载并沟通如图6B中所示的显示驱动晶片500B。
第六实施例与第四实施例的其中一个差异在于，运算放大器400B的第一电力输入端412与422皆连接至显示驱动晶片500B的对应OP区块的连接垫530-1b，运算放大器400B的第一电力输入端432连接至显示驱动晶片500B的对应OP区块的连接垫530-2b，而运算放大器400B的第二电力输入端414、424、434皆连接至显示驱动晶片500B的对应OP区块的连接垫530-3b。
第六实施例与第四实施例的另一个差异在于，显示驱动晶片500B的连接垫530-1b连接至基板600A的金属导线ML1b，其被提供以高电压位准(VDD)，使得运算放大器400B的第一电力输入端412和422共用高电压位准(VDD)。显示驱动晶片500B的连接垫530-2b连接至基板600B的金属导线ML2b，其亦被提供以高电压位准(VDD3)，使得运算放大器400B的第一电力输入端432被提供以高电压位准(VDD3)。显示驱动晶片500B的连接垫530-3b则是连接至基板600B的金属导线ML3b，其被提供以低电压位准(VSS)，使得运算放大器400B的第二电力输入端414、424、434共用此低电压位准(VSS)。透过分离运算放大器400B的VDD源的布线，因变化率所导致的VDD源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器400B的VDD源被细分为VDD和VDD3，且VDD和VDD3在显示驱动晶片500B中各自具有对应的连接垫530-1b、530-2b，以及在基板600B上各自具有对应的凸块620。因此，运算放大器400B的输出阶(即第三阶430的VDD3)的电压变化，肇因于输出重载画面，不会去影响到运算放大器400B的输入阶或增益阶(即第一阶410和第二阶420的VDD和VSS)，使得运算放大器400B的变化率可以较好地被控制。
参照图7A至图7C，其中图7A为根据本发明的第七实施例中的运算放大器400C的示意图。图7B为显示驱动晶片500C的底视图，其中显示驱动晶片500C包含有多个如图7A中所示的运算放大器400C。图7C为基板600C的俯视示意图，其中基板600C用以承载并沟通如图7B中所示的显示驱动晶片500C。
第七实施例与第四实施例的其中一个差异在于，运算放大器400C的第一电力输入端412、422、432个别连接至显示驱动晶片500C的对应OP区块的连接垫530-1c、530-2c、530-3c，运算放大器400C的第二电力输入端414与424皆连接至显示驱动晶片500C的对应OP区块的连接垫530-4c，而运算放大器400C的第二电力输入端434则连接至显示驱动晶片500C的对应OP区块的连接垫530-5c。
第七实施例与第四实施例的另一个差异在于，显示驱动晶片500C的连接垫530-1c、530-2c、530-3c分别连接至基板600C的金属导线ML1c、ML2c、ML3c，其被提供以高电压位准(VDD1、VDD2和VDD3)，使得运算放大器400C的第一电力输入端412、422、432被独立地提供以高电压位准(VDD1、VDD2和VDD3)。显示驱动晶片500C的连接垫530-4c连接至基板600C的金属导线ML4c，其被提供以低电压位准(VSS)，使得运算放大器400C的第二电力输入端424、434共用此低电压位准(VSS)。显示驱动晶片500C的连接垫530-5c则是连接至基板600C的金属导线ML5c，其亦被提供以低电压位准(VSS3)，使得运算放大器400C的第二电力输入端434被提供以此低电压位准(VSS3)。透过分离运算放大器400C的VDD源与VSS源的布线，因变化率所导致的VDD源和VSS源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器400C的VDD源被细分为VDD1、VDD2和VDD3，运算放大器400C的VSS源被细分为VSS和VSS3，且VDD1、VDD2、VDD3、VSS和VSS3在显示驱动晶片500C中各自具有对应的连接垫530-1c至530-5c，以及在基板600C上各自具有对应的凸块620。因此，运算放大器400C的输出阶(即第三阶430的VDD3和VSS3)的电压变化，肇因于输出重载画面，不会去影响到运算放大器400C的输入阶或增益阶(即第一阶410和第二阶420的VDD1、VDD2和VSS)，使得运算放大器400C的变化率可以较好地被控制。
参照图8A至图8C，其中图8A为根据本发明的第八实施例中的运算放大器400D的示意图。图8B为显示驱动晶片500D的底视图，其中显示驱动晶片500D包含有多个如图8A中所示的运算放大器400D。图8C为基板600D的俯视示意图，其中基板600D用以承载并沟通如图8B中所示的显示驱动晶片500D。
第八实施例与第四实施例的其中一个差异在于，运算放大器400D的第一电力输入端412和422共同连接至显示驱动晶片500D的对应OP区块的连接垫530-1d、运算放大器400D的第一电力输入端432连接至显示驱动晶片500D的对应OP区块的连接垫530-2d，运算放大器400D的第二电力输入端414与424皆连接至显示驱动晶片500D的对应OP区块的连接垫530-3d，而运算放大器400D的第二电力输入端434则连接至显示驱动晶片500D的对应OP区块的连接垫530-4d。
第八实施例与第四实施例的另一个差异在于，显示驱动晶片500D的连接垫530-1d连接至基板600D的金属导线ML1d，其被提供以高电压位准(VDD)，使得运算放大器400D的第一电力输入端412和422共用此高电压位准(VDD)。显示驱动晶片500D的连接垫530-2d连接至基板600D的金属导线ML2d，其被提供以高电压位准(VDD3)，使得运算放大器400D的第一电力输入端432被提供以此高电压位准(VDD3)。显示驱动晶片500D的连接垫530-3d连接至基板600D的金属导线ML3d，其被提供以低电压位准(VSS)，使得运算放大器400D的第二电力输入端424、434共用此低电压位准(VSS)。显示驱动晶片500D的连接垫530-4d则是连接至基板600D的金属导线ML4d，其亦被提供以低电压位准(VSS3)，使得运算放大器400D的第二电力输入端434被提供以此低电压位准(VSS3)。透过分离运算放大器400D的VDD源与VSS源的布线，因变化率所导致的VDD源和VSS源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器400D的VDD源被细分为VDD和VDD3，运算放大器400D的VSS源被细分为VSS和VSS3，且VDD、VDD3、VSS和VSS3在显示驱动晶片500D中各自具有对应的连接垫530-1d至530-4d，以及在基板600D上各自具有对应的凸块620。因此，运算放大器400D的输出阶(即第三阶430的VDD3和VSS3)的电压变化，肇因于输出重载画面，不会去影响到运算放大器400D的输入阶或增益阶(即第一阶410和第二阶420的VDD和VSS)，使得运算放大器400D的变化率可以较好地被控制。
参照图9A至图9C，其中图9A为根据本发明的第九实施例中的运算放大器400E的示意图。图9B为显示驱动晶片500E的底视图，其中显示驱动晶片500E包含有多个如图9A中所示的运算放大器400E。图9C为基板600E的俯视示意图，其中基板600E用以承载并沟通如图9B中所示的显示驱动晶片500E。
第九实施例与第四实施例的其中一个差异在于，运算放大器400E的第一电力输入端412和422共同连接至显示驱动晶片500E的对应OP区块的连接垫530-1e、运算放大器400E的第一电力输入端432连接至显示驱动晶片500E的对应OP区块的连接垫530-2e，运算放大器400E的第二电力输入端414、424、434分别连接至显示驱动晶片500E的对应OP区块的连接垫530-3e、530-4e、530-5e。
第九实施例与第四实施例的另一个差异在于，显示驱动晶片500E的连接垫530-1e连接至基板600E的金属导线ML1e，其被提供以高电压位准(VDD)，使得运算放大器400E的第一电力输入端412和422共用此高电压位准(VDD)。显示驱动晶片500E的连接垫530-2e连接至基板600E的金属导线ML2e，其被提供以高电压位准(VDD3)，使得运算放大器400E的第一电力输入端432被提供以此高电压位准(VDD3)。显示驱动晶片500E的连接垫530-3e、530-4e、530-5e分别连接至基板600E的金属导线ML3e、ML4e、ML5e，其分别被提供以低电压位准(VSS1、VSS2和VSS3)，使得运算放大器400E的第二电力输入端414、424、434被独立的提供以此低电压位准(VSS1、VSS2和VSS3)。透过分离运算放大器400E的VDD源与VSS源的布线，因变化率所导致的VDD源和VSS源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器400E的VDD源被细分为VDD和VDD3，运算放大器400E的VSS源被细分为VSS1、VSS2和VSS3，且VDD、VDD3、VSS1、VSS2和VSS3在显示驱动晶片500E中各自具有对应的连接垫530-1e至530-5e，以及在基板600E上各自具有对应的凸块620。因此，运算放大器400E的输出阶(即第三阶430的VDD3和VSS3)的电压变化，肇因于输出重载画面，不会去影响到运算放大器400E的输入阶或增益阶(即第一阶410和第二阶420的VDD、VSS1和VSS2)，使得运算放大器400E的变化率可以较好地被控制。
参照图10A至图10C，其中图10A为根据本发明的第十实施例中的运算放大器400F的示意图。图10B为显示驱动晶片500F的底视图，其中显示驱动晶片500F包含有多个如图10A中所示的运算放大器400F。图10C为基板600F的俯视示意图，其中基板600F用以承载并沟通如图10B中所示的显示驱动晶片500F。
第十实施例与第四实施例的其中一个差异在于，运算放大器400F的第一电力输入端412、422和432共同连接至显示驱动晶片500F的对应OP区块的连接垫530-1f，运算放大器400E的第二电力输入端414、424、434分别连接至显示驱动晶片500F的对应OP区块的连接垫530-2f、530-3f、530-4f。
第十实施例与第四实施例的另一个差异在于，显示驱动晶片500F的连接垫530-1f连接至基板600F的金属导线ML1f，其被提供以高电压位准(VDD)，使得运算放大器400F的第一电力输入端412、422、432共用此高电压位准(VDD)。显示驱动晶片500F的连接垫530-2f、530-3f、530-4f分别连接至基板600E的金属导线ML2f、ML3f、ML4f，其分别被提供以低电压位准(VSS1、VSS2和VSS3)，使得运算放大器400F的第二电力输入端414、424、434被独立的提供以此低电压位准(VSS1、VSS2和VSS3)。透过分离运算放大器400F的VSS源的布线，因变化率所导致的VSS源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器400F的VSS源被细分为VSS1、VSS2和VSS3，且VSS1、VSS2和VSS3在显示驱动晶片500F中各自具有对应的连接垫530-2f至530-4f，以及在基板600F上各自具有对应的凸块620。因此，运算放大器400F的输出阶(即第三阶430的VSS3)的电压变化，肇因于输出重载画面，不会去影响到运算放大器400F的输入阶或增益阶(即第一阶410和第二阶420的VDD、VSS1和VSS2)，使得运算放大器400F的变化率可以较好地被控制。
参照图11A至图11C，其中图11A为根据本发明的第十一实施例中的运算放大器400G的示意图。图11B为显示驱动晶片500G的底视图，其中显示驱动晶片500G包含有多个如图11A中所示的运算放大器400G。图11C为基板600G的俯视示意图，其中基板600G用以承载并沟通如图11B中所示的显示驱动晶片500G。
第十一实施例与第四实施例的其中一个差异在于，运算放大器400G的第一电力输入端412、422和432共同连接至显示驱动晶片500G的对应OP区块的连接垫530-1g，运算放大器400G的第二电力输入端414和424共同连接至显示驱动晶片500G的对应OP区块的连接垫530-2g，运算放大器400G的第二电力输入端434连接至显示驱动晶片500G的对应OP区块的连接垫530-3g。
第十一实施例与第四实施例的另一个差异在于，显示驱动晶片500G的连接垫530-1g连接至基板600G的金属导线ML1g，其被提供以高电压位准(VDD)，使得运算放大器400G的第一电力输入端412、422、432共用此高电压位准(VDD)。显示驱动晶片500G的连接垫530-2g连接至基板600G的金属导线ML2g，其被提供以低电压位准(VSS)，使得运算放大器400G的第二电力输入端414和424共用此低电压位准(VSS)。显示驱动晶片500G的连接垫530-3g连接至基板600G的金属导线ML3g，其被提供以低电压位准(VSS3)，使得运算放大器400G的第二电力输入端434亦被提供以低电压位准(VSS3)。透过分离运算放大器400G的VSS源的布线，因变化率所导致的VSS源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器400G的VSS源被细分为VSS和VSS3，且VSS和VSS3在显示驱动晶片500G中各自具有对应的连接垫530-2g与530-3g，以及在基板600G上各自具有对应的凸块620。因此，运算放大器400G的输出阶(即第三阶430的VSS3)的电压变化，肇因于输出重载画面，不会去影响到运算放大器400G的输入阶或增益阶(即第一阶410和第二阶420的VDD、VSS)，使得运算放大器400G的变化率可以较好地被控制。
请参照图12，如前所述，透过分离运算放大器的输出阶的VSS源及/或VDD源的布线，运算放大器的变化率可以较好地被控制。举例而言，图中的曲线C1为三阶皆共用VDD源且三阶皆共用VSS源的运算放大器的比较例的变化率。曲线C2为输入阶、增益阶、输出阶的VDD源分离为VDD1、VDD2、VDD3，且VSS源分离为VSS1、VSS2、VSS3的运算放大器的实施例的变化率。相较于曲线C1，曲线C2更为集中，这表示具有分离的VSS源及/或VDD源的运算放大器的变化率被较好地控制。
参照图13，图13为根据本发明的一些实施例的电子装置的示意图。电子装置700包含有显示面板710，其中显示面板710包含有阵列基板712，阵列基板712具有显示区域DA以及周边区域PA。显示区域DA具有像素阵列。电子装置700的显示驱动晶片720固接在显示面板710的阵列基板712的周边区域PA上。显示驱动晶片720透过设置在周边区域PA的金属导线连接至显示区域DA中的像素阵列。此显示驱动晶片720可以为前述的第一至第十一实施例所述的任一显示驱动晶片。显示面板710的阵列基板712可为玻璃基板，电子装置700可视为晶片在玻璃上(chip on glass，COG)类型的显示器。
参照图14，图14为根据本发明的另一些实施例的电子装置的示意图。电子装置800包含有显示面板810、控制电路板820，以及连接显示面板810和控制电路板820的可挠式基板830。显示面板810包含有阵列基板812，阵列基板812具有显示区域DA以及周边区域PA。显示区域DA具有像素阵列。电子装置800的显示驱动晶片840设置在可挠式基板830上。如此一来，控制电路板820所提供的信号便经由可挠式基板830以及显示驱动晶片840传送至显示面板810。此显示驱动晶片840可以为前述的第一至第十一实施例所述的任一显示驱动晶片。可挠式基板830可以为具有线路层于其上的薄膜，因此，电子装置800可视为晶片在薄膜上(chip on film，COF)类型的显示器。
透过分离运算放大的VDD源及/或VSS源的布线，因变化率所导致的VDD源及/或VSS源的电压变化的影响可被降低，尤其是在重载的情况下，画面的品质可因而提升。更具体地说，运算放大器的VDD源及/或VSS源可被分离且在显示驱动晶片中各自具有对应的连接垫以及在基板上各自具有对应的凸块。因此，运算放大器的输出阶的电压变化，肇因于输出重载画面，不会去影响到运算放大器的输入阶或增益阶，使得运算放大器的变化率可以较好地被控制。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (28)

1.一种电子装置，其特征在于，包含：
一基板；以及
一显示驱动晶片，设置于该基板上且包含多个运算放大器，各该运算放大器包含一第一阶与一第二阶，其中
该第一阶包含一第一电力输入端，
该第二阶包含一第一电力输入端以及用以输出一输出电压的一输出端，
该第一阶的该第一电力输入端连接至该基板上的一第一金属导线，
该第二阶的该第一电力输入端连接至该基板上的一第二金属导线，以及
该第一阶的该第一电力输入端与该第二阶的该第一电力输入端被提供以相同的一第一电压位准。
2.根据权利要求1所述的电子装置，其特征在于，该第一金属导线与该第二金属导线为高电压位准线。
3.根据权利要求1所述的电子装置，其特征在于，该第一金属导线与该第二金属导线为低电压位准线。
4.根据权利要求1所述的电子装置，其特征在于：
该第一阶包含一第二电力输入端，
该第二阶包含一第二电力输入端，
该第一阶的该第二电力输入端与该第二阶的该第二电力输入端皆连接至该基板上的一第三金属导线，以及
该第一阶的该第二电力输入端与该第二阶的该第二电力输入端被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
5.根据权利要求1所述的电子装置，其特征在于：
该第一阶包含一第二电力输入端，
该第一阶的该第二电力输入端连接至该基板上的一第三金属导线，
该第二阶包含一第二电力输入端，
该第二阶的该第二电力输入端连接至该基板上的一第四金属导线，以及
该第一阶的该第二电力输入端与该第二阶的该第二电力输入端被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
6.根据权利要求1所述的电子装置，其特征在于，各该运算放大器包含一第三阶耦接于该第一阶与该第二阶之间，其中
该第三阶包含一第一电力输入端，
该第三阶的该第一电力输入端连接至该基板上的一第三金属导线，以及
该第三阶的该第一电力输入端被提供以该第一电压位准。
7.根据权利要求6所述的电子装置，其特征在于：
该第一阶包含一第二电力输入端，
该第二阶包含一第二电力输入端，
该第三阶包含一第二电力输入端，
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都连接至该基板上的一第四金属导线，以及
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
8.根据权利要求6所述的电子装置，其特征在于：
该第一阶包含一第二电力输入端，
该第三阶包含一第二电力输入端，
该第一阶的该第二电力输入端以及该第三阶的该第二电力输入端皆连接至该基板上的一第四金属导线，
该第二阶包含一第二电力输入端，
该第二阶的该第二电力输入端连接至该基板上的一第五金属导线，以及
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
9.根据权利要求6所述的电子装置，其特征在于：
该第一阶包含一第二电力输入端，
该第一阶的该第二电力输入端连接至该基板上的一第四金属导线，
该第二阶包含一第二电力输入端，
该第二阶的该第二电力输入端连接至该基板上的一第五金属导线，
该第三阶包含一第二电力输入端，
该第三阶的该第二电力输入端连接至该基板上的一第六金属导线，以及
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
10.根据权利要求1所述的电子装置，其特征在于，各该运算放大器包含一第三阶耦接于该第一阶与该第二阶之间，其中
该第三阶包含一第一电力输入端，
该第三阶的该第一电力输入端连接至该基板上的该第一金属导线，以及
该第三阶的该第一电力输入端被提供以该第一电压位准。
11.根据权利要求10所述的电子装置，其特征在于：
该第一阶包含一第二电力输入端，
该第二阶包含一第二电力输入端，
该第三阶包含一第二电力输入端，
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都连接至该基板上的一第三金属导线，以及
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
12.根据权利要求10所述的电子装置，其特征在于：
该第一阶包含一第二电力输入端，
该第一阶的该第二电力输入端连接至该基板上的一第三金属导线，
该第二阶包含一第二电力输入端，
该第二阶的该第二电力输入端连接至该基板上的一第四金属导线，
该第三阶包含一第二电力输入端，
该第三阶的该第二电力输入端连接至该基板上的一第五金属导线，以及
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
13.根据权利要求10所述的电子装置，其特征在于：
该第一阶包含一第二电力输入端，
该第一阶的该第二电力输入端连接至该基板上的一第三金属导线，
该第二阶包含一第二电力输入端，
该第二阶的该第二电力输入端连接至该基板上的一第四金属导线，
该第三阶包含一第二电力输入端，
该第三阶的该第二电力输入端连接至该基板上的该第三金属导线，以及
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
14.根据权利要求1所述的电子装置，其特征在于，该基板为一可挠式基板。
15.根据权利要求14所述的电子装置，其特征在于，还包含：
一显示面板；以及
一控制电路板，其中该可挠式基板配置以连接该显示面板以及该控制电路板。
16.根据权利要求1所述的电子装置，其特征在于，该基板为一显示面板的一阵列基板。
17.根据权利要求16所述的电子装置，其特征在于，还包含该显示面板。
18.一种显示驱动晶片，其特征在于，包含一模料及嵌入该模料中的一晶粒，该晶粒包含多个运算放大器，各该运算放大器包含一第一阶与一第二阶，其中
该第一阶包含一第一电力输入端，连接至外露于该模料的一第一连接垫，
该第二阶包含一第一电力输入端以及用以输出一输出电压的一输出端，
该第二阶的该第一电力输入端连接至外露于该模料的一第二连接垫，以及
该第一阶的该第一电力输入端与该第二阶的该第一电力输入端被提供以相同的一第一电压位准。
19.根据权利要求18所述的显示驱动晶片，其特征在于：
该第一阶包含一第二电力输入端，
该第二阶包含一第二电力输入端，
该第一阶的该第二电力输入端与该第二阶的该第二电力输入端皆连接至外露于该模料的一第三连接垫，以及
该第一阶的该第二电力输入端与该第二阶的该第二电力输入端被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
20.根据权利要求18所述的显示驱动晶片，其特征在于：
该第一阶包含一第二电力输入端，
该第一阶的该第二电力输入端连接至外露于该模料的一第三连接垫，
该第二阶包含一第二电力输入端，
该第二阶的该第二电力输入端连接至外露于该模料的一第四连接垫，以及
该第一阶的该第二电力输入端与该第二阶的该第二电力输入端被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
21.根据权利要求18所述的显示驱动晶片，其特征在于，各该运算放大器包含一第三阶耦接于该第一阶与该第二阶之间，其中
该第三阶包含一第一电力输入端，
该第三阶的该第一电力输入端连接至外露于该模料的一第三连接垫，以及
该第三阶的该第一电力输入端被提供以该第一电压位准。
22.根据权利要求21所述的显示驱动晶片，其特征在于：
该第一阶包含一第二电力输入端，
该第二阶包含一第二电力输入端，
该第三阶包含一第二电力输入端，
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都连接至外露于该模料的一第四连接垫，以及
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
23.根据权利要求21所述的显示驱动晶片，其特征在于：
该第一阶包含一第二电力输入端，
该第三阶包含一第二电力输入端，
该第一阶的该第二电力输入端以及该第三阶的该第二电力输入端皆连接至外露于该模料的一第四连接垫，
该第二阶包含一第二电力输入端，
该第二阶的该第二电力输入端连接至外露于该模料的一第五连接垫，以及
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
24.根据权利要求21所述的显示驱动晶片，其特征在于：
该第一阶包含一第二电力输入端，
该第一阶的该第二电力输入端连接至外露于该模料的一第四连接垫，
该第二阶包含一第二电力输入端，
该第二阶的该第二电力输入端连接至外露于该模料的一第五连接垫，
该第三阶包含一第二电力输入端，
该第三阶的该第二电力输入端连接至外露于该模料的一第六连接垫，以及
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
25.根据权利要求18所述的显示驱动晶片，其特征在于，各该运算放大器包含一第三阶耦接于该第一阶与该第二阶之间，其中
该第三阶包含一第一电力输入端，
该第三阶的该第一电力输入端连接至该第一连接垫，以及
该第三阶的该第一电力输入端被提供以该第一电压位准。
26.根据权利要求25所述的显示驱动晶片，其特征在于：
该第一阶包含一第二电力输入端，
该第二阶包含一第二电力输入端，
该第三阶包含一第二电力输入端，
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都连接至外露于该模料的一第三连接垫，以及
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
27.根据权利要求25所述的显示驱动晶片，其特征在于：
该第一阶包含一第二电力输入端，
该第一阶的该第二电力输入端连接至外露于该模料的一第三连接垫，
该第二阶包含一第二电力输入端，
该第二阶的该第二电力输入端连接至外露于该模料的一第四连接垫，
该第三阶包含一第二电力输入端，
该第三阶的该第二电力输入端连接至外露于该模料的一第五连接垫，以及
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
28.根据权利要求25所述的显示驱动晶片，其特征在于：
该第一阶包含一第二电力输入端，
该第一阶的该第二电力输入端连接至外露于该模料的一第三连接垫，
该第二阶包含一第二电力输入端，
该第二阶的该第二电力输入端连接至外露于该模料的一第四连接垫，
该第三阶包含一第二电力输入端，
该第三阶的该第二电力输入端连接至该第三连接垫，以及
该第一阶的该第二电力输入端、该第二阶的该第二电力输入端以及该第三阶的该第二电力输入端全都被提供以相同的一第二电压位准，且该第二电压位准不同于该第一电压位准。
CN202011215730.5A 2019-11-20 2020-11-04 电子装置与显示驱动晶片 Active CN112825241B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962937805P 2019-11-20 2019-11-20
US62/937,805 2019-11-20
US201962952500P 2019-12-23 2019-12-23
US62/952,500 2019-12-23

Publications (2)

Publication Number Publication Date
CN112825241A CN112825241A (zh) 2021-05-21
CN112825241B true CN112825241B (zh) 2022-10-25

Family

ID=75907779

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202022518897.0U Withdrawn - After Issue CN213303616U (zh) 2019-11-20 2020-11-04 电子装置与显示驱动晶片
CN202011215730.5A Active CN112825241B (zh) 2019-11-20 2020-11-04 电子装置与显示驱动晶片

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202022518897.0U Withdrawn - After Issue CN213303616U (zh) 2019-11-20 2020-11-04 电子装置与显示驱动晶片

Country Status (3)

Country Link
US (1) US11176861B2 (zh)
CN (2) CN213303616U (zh)
TW (1) TWI746246B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746246B (zh) * 2019-11-20 2021-11-11 聯詠科技股份有限公司 電子裝置與顯示驅動晶片
CN114242014B (zh) * 2021-12-17 2023-05-02 深圳创维－Rgb电子有限公司 Cof温度控制电路、驱动方法及终端设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4629279B2 (ja) * 2001-08-17 2011-02-09 富士通セミコンダクター株式会社 オフセットキャンセル機能を有するオペアンプ
JP3998465B2 (ja) * 2001-11-30 2007-10-24 富士通株式会社 ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ
US6847171B2 (en) * 2001-12-21 2005-01-25 Seiko Epson Corporation Organic electroluminescent device compensated pixel driver circuit
US6867652B1 (en) * 2003-09-09 2005-03-15 Texas Instruments Incorporated Fast-response current limiting
US6975169B2 (en) * 2004-01-21 2005-12-13 International Business Machines Corporation Low-voltage differential amplifier
JP4515821B2 (ja) * 2004-05-25 2010-08-04 ルネサスエレクトロニクス株式会社 駆動回路、動作状態検出回路及び表示装置
JP4188931B2 (ja) * 2005-03-09 2008-12-03 富士通マイクロエレクトロニクス株式会社 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法
US7362173B1 (en) * 2005-09-16 2008-04-22 National Semiconductor Corporation System and method for providing slew rate enhancement for two stage CMOS amplifiers
CN100485464C (zh) * 2005-12-28 2009-05-06 启萌科技有限公司 液晶显示面板及其液晶显示装置
TW200734724A (en) * 2006-03-03 2007-09-16 Gigno Technology Co Ltd LCD panel and LCD device
CN101051835B (zh) * 2006-04-05 2010-05-12 奇景光电股份有限公司 电压位准移位电路
TWI385616B (zh) * 2006-12-29 2013-02-11 Novatek Microelectronics Corp 驅動裝置及其驅動方法
TWI398095B (zh) * 2007-03-14 2013-06-01 Novatek Microelectronics Corp 可補償偏移電壓的運算放大器
US7619475B2 (en) * 2008-03-04 2009-11-17 Ralink Technology (Singapore) Corporation Cancellation of common mode oscillation in RF circuits
CN101630944B (zh) * 2008-07-17 2012-10-17 联咏科技股份有限公司 可提升反应速度的驱动电路
CN101656534B (zh) * 2008-08-20 2011-05-18 旭曜科技股份有限公司 输出级电路及运算放大器
TWI408638B (zh) * 2008-10-20 2013-09-11 Raydium Semiconductor Corp 驅動電路系統以及運算放大器迴轉率提高方法
JP5260462B2 (ja) * 2009-10-07 2013-08-14 ルネサスエレクトロニクス株式会社 出力増幅回路及びそれを用いた表示装置のデータドライバ
KR101652827B1 (ko) * 2009-12-30 2016-08-31 삼성전자주식회사 인터페이스 회로, 이를 구비한 반도체 장치 및 액정 표시 시스템
KR101404917B1 (ko) * 2012-10-02 2014-06-10 한양대학교 산학협력단 복수개의 입력 스테이지들을 가지는 오티에이 회로
US8823457B1 (en) * 2012-12-17 2014-09-02 Google Inc. Short circuit current protection in an amplifier
US20140362482A1 (en) * 2013-06-06 2014-12-11 Media Tek Inc. Electrostatic discharge structure for enhancing robustness of charge device model and chip with the same
US10263106B2 (en) * 2017-03-31 2019-04-16 Intel IP Corporation Power mesh-on-die trace bumping
TWM560677U (zh) * 2018-01-10 2018-05-21 奕力科技股份有限公司 驅動電路
CN108053799A (zh) * 2018-01-23 2018-05-18 深圳市华星光电技术有限公司 放大电路、源极驱动器及液晶显示器
TWI746246B (zh) * 2019-11-20 2021-11-11 聯詠科技股份有限公司 電子裝置與顯示驅動晶片

Also Published As

Publication number Publication date
TW202121377A (zh) 2021-06-01
TWI746246B (zh) 2021-11-11
CN112825241A (zh) 2021-05-21
US20210150954A1 (en) 2021-05-20
US11176861B2 (en) 2021-11-16
CN213303616U (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
CN112825241B (zh) 电子装置与显示驱动晶片
US7668989B2 (en) Semiconductor device and electronic instrument
CN100585457C (zh) 硅基液晶显示器
US6924601B2 (en) Display driver
US20070109484A1 (en) Drive element mount display
CN107621710B (zh) 驱动芯片、显示基板、显示装置及显示装置的制作方法
JP6917141B2 (ja) レベルシフト回路、ドライバｉｃ及び電子機器
US20040169291A1 (en) [bump layout on silicon chip]
US10593253B2 (en) Data driver including noise shielding lines and display apparatus having the same
US20070096344A1 (en) Semiconductor device
US20070028012A1 (en) Semiconductor device and electronic instrument
US9412326B2 (en) Display substrate and display apparatus having the display substrate
US11569220B2 (en) Electrostatic discharge protection device and method
JP2016154328A (ja) 半導体装置、電子部品、及び電子機器
US20060255468A1 (en) Semiconductor device chip and semiconductor device chip package
JP2730536B2 (ja) 液晶表示装置
US10380962B2 (en) Driving circuit applied to LCD apparatus
EP3979323A1 (en) Naked-eye three-dimensional display device and naked-eye three-dimensional display unit
US20230197736A1 (en) Pixel array substrate
CN214012481U (zh) 一种led驱动电路
US20100053130A1 (en) Driver Integrated Circuit Chip and Driving Circuit of a Flat Panel Display
US11217549B2 (en) Driving chip and display device
JP3019918B2 (ja) 半導体集積回路及びその電源供給回路
JP2000105576A (ja) 液晶表示装置および信号線駆動用ｌｓｉ素子
CN101345019B (zh) 驱动集成电路芯片及平面显示器的驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant