CN112789605B

CN112789605B - 嵌入式通用串行总线2中继器

Info

Publication number: CN112789605B
Application number: CN201980065010.4A
Authority: CN
Inventors: W·N·貌; S·葛亚尔; B·莎尔玛; 黄焕章; D·E·温特; S·M·威宁; M·U·厄尔多甘
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2018-08-06
Filing date: 2019-08-06
Publication date: 2024-06-25
Anticipated expiration: 2039-08-06
Also published as: WO2020033421A1; CN112789605A; US11386036B2; US20200042488A1

Abstract

在一些示例中，一种方法(800)包括在电路处经由差分输入信号接收数据(805)，检测经由差分输入信号接收的数据中的上升边沿(810)，以及响应于检测到经由差分输入信号接收的数据中的上升边沿，对差分输入信号的共模电压(Vcm)节点进行预充电(815)。Vcm节点是浮动节点。

Description

嵌入式通用串行总线2中继器

技术领域

本申请总体涉及通用串行总线，并且更具体地涉及嵌入式通用串行总线2中继器。

发明内容

在一些示例中，一种电路包括第一放大器、第二放大器、第三放大器、静噪检测器、第一电阻器、第二电阻器、第一电容器、第一晶体管和逻辑电路。第一放大器具有耦合到第一节点的第一输入、耦合到第二节点的第二输入、第一输出和第二输出。第二放大器具有耦合到第一放大器的第一输出的第一输入、耦合到第一放大器的第二输出的第二输入、第一输出和第二输出。第三放大器具有耦合到第二放大器的第一输出的第一输入、耦合到第二放大器的第二输出的第二输入、耦合到第三节点的第一输出以及耦合到第四节点的第二输出。静噪检测器具有耦合到第一节点的第一输入、耦合到第二节点的第二输入，以及输出。第一电阻器耦合在第一节点与第五节点之间。第二电阻器耦合在第五节点与第二节点之间。第一电容器耦合在第五节点与接地端子之间。第一晶体管具有耦合到第五节点的源极端子、耦合到第六节点的漏极端子，以及栅极端子。第六节点被配置为接收偏置电压信号。逻辑电路具有耦合到静噪检测器的输出的输入和耦合到第一晶体管的栅极端子的输出。

在一些示例中，一种电路包括静噪检测器、第一电阻器、第二电阻器、第一电容器、第一晶体管、第二电容器、第二晶体管和逻辑电路。静噪检测器具有耦合到第一节点的第一输入、耦合到第二节点的第二输入，以及输出。第一节点被配置为利用浮动中心抽头来接收差分输入信号的正分量。第二节点被配置为利用浮动中心抽头来接收差分输入信号的负分量。第一电阻器耦合在第一节点与第三节点之间。第二电阻器耦合在第三节点与第二节点之间。第一电容器耦合在第三节点与接地端子之间。第一晶体管具有耦合到第三节点的源极端子、耦合到第四节点的漏极端子，以及栅极端子。第二电容器耦合在第四节点与接地端子之间。第二晶体管具有耦合到第六节点的源极端子、被配置为接收偏置电压信号的漏极端子，以及栅极端子。逻辑电路具有耦合到静噪检测器的输出的输入、耦合到第一晶体管的栅极端子的第一输出和耦合到第二晶体管的栅极端子的第二输出。

在一些示例中，一种方法包括：在电路处经由差分输入信号接收数据，检测经由差分输入信号接收的数据中的上升边沿，以及响应于检测到经由差分输入信号接收的数据中的上升边沿，对差分输入信号的共模电压(Vcm)节点进行预充电。Vcm节点是浮动节点。

附图说明

图1示出了根据各种示例的说明性系统的框图。

图2示出了根据各种示例的说明性电路的示意图。

图3示出了根据各种示例的说明性电路的示意图。

图4示出了根据各种示例的说明性电路的示意图。

图5示出了根据各种示例的说明性波形的图表。

图6示出了根据各种示例的说明性波形的图表。

图7示出了根据各种示例的说明性波形的图表。

图8示出了根据各种示例的说明性方法的流程图。

具体实施方式

通用串行总线(USB)是一种用于互连电缆、连接器和通信协议的标准建立规范。如本文所述，USB是指无论是现在现有的还是以后发展的、由USB实施者论坛(USB IF)或替代和/或协助USB IF在其角色中监督USB规范的任何适当机构所认证的、包括任何修订或增补的USB规范的任何版本。如本文所述，在至少一个示例中，USB涵盖USB 1.0规范、USB 2.0规范、USB 3.0规范、USB4.0规范或其任何派生形式中的任何一个或多个，例如上述规范的修改或“.x”变体。同样，如本文所述，传统USB是指USB 2.x和/或USB 1.x。在某些示例中，嵌入式USB(eUSB)是指eUSB2。在各种示例中，尽管在本文中提及了eUSB2，但是本说明书的教导适用于eUSB的其他版本，这些版本是eUSB2的延展、替代、派生或以其他方式与eUSB2共享某些共同点或相似之处。因此，尽管本文以示例性方式提及eUSB2，但是在一些示例中，本说明书不限于在eUSB2环境中、在eUSB环境中或在USB环境中实施。

最初，USB主要被实施以用于指定个人计算机与外围设备之间的连接和通信的标准。然而，随着USB标准的采用已经延展并且在支持USB标准的计算设备中的实施日益普及，已经做出了努力来扩大和延展USB的适用性。例如，在最初建立个人计算机和外围设备之间的通信规范时，USB已延展到外围设备之间、个人计算机之间以及其他用例的通信。由于USB的这种广泛实施和使用，正在进一步努力将USB用作各个子系统或电路(例如，片上系统(SoC))之间的通信协议。这种实施方式有时被称为eUSB2。实施eUSB2带来了新的挑战。例如，在电路层级上，计算设备通常以不同于常规USB的电压电平运行，从而在eUSB2与传统USB系统之间的直接通信中形成障碍。为了减轻这种障碍，eUSB2中继器可作为eUSB2与传统USB系统(反之亦然)之间的桥接器或非线性转接驱动器(redriver)进行操作，以在通常约为3.3伏(V)的传统USB信令电压电平与eUSB2信令电压电平之间进行转换，这些eUSB2信令电压电平是电路层级的(例如，硅合适的电压)，例如大约1.0V、1.2V、1.4V或小于3.3V的任何其他合适的值。

在传统USB系统中，差分信号线的中心抽头以接地为基准。但是，在eUSB2系统中，差分信号线的中心抽头是浮动的，在中心抽头处具有高达约50皮法拉(pF)的电容。由于此电容的影响，当在eUSB2系统中开始通信时，例如当eUSB2差分信号线从空闲状态变为激活状态(在此状态下，数据在线路上进行通信)时，eUSB2差分信号线上存在的差分信号的共模电压(Vcm)会给中心抽头电容充电，从而导致Vcm缓慢上升。在某些情况下，例如当eUSB2中继器根据eUSB2信令协议接收到包开始(SOP)指示符时，存在于eUSB2差分信号线上的SOP指示符的数据位不稳定，且同时中心抽头电容器正在充电，这可能导致eUSB2中继器对SOP指示符的检测和/或将SOP指示符传输到与eUSB2中继器耦合的传统USB系统的不准确性(例如，抖动(jitter))。在一些示例中，SOP指示符被称为SYNC包并且包括时钟信号，该时钟信号在逻辑高值和逻辑低值之间交替，该时钟信号的宽度高达大约32位(例如，大约32个单位间隔的持续时间，其中单位间隔是指传输1位数据的时间段)。在某些版本中，传统USB规范和eUSB2规范允许截断SOP指示符的高达4位，相当于允许截断4个单位间隔(UI)的时间段。然而，在一些示例中，例如当eUSB2差分信号线的长度大于大约十英寸时，eUSB2差分信号线上存在的值的不稳定性(例如，振荡和/或抖动)超过所允许的4个UI(例如，由长度大于大约十英寸的eUSB2差分信号线上存在的增加的电容所引起)。在某些示例中，超过4个UI的不稳定性会阻止eUSB2中继器准确地再现SOP指示符，并且在某些示例中，会阻止与eUSB2中继器耦合的传统USB系统准确地解释SOP指示符并确定正在接收数据包。

在某些eUSB2中继器实施方式中，时钟数据恢复(CDR)电路或锁相环(PLL)确定由eUSB2中继器接收到的信号的时钟正时信息，并且基于该时钟正时信息，eUSB2中继器重建所接收的信号以用于后续传输。在至少一些示例中，根据时钟信号的这种重构来补偿和/或校正由于在eUSB2差分信号线上存在的值的不稳定性而导致的上述不准确性，从而促使eUSB2中继器输出准确的SOP指示符。但是，就占用面积(footprint)(例如，组件管芯的物理表面积)而言，CDR电路和PLL二者相对于eUSB2中继器的其余部分来说都是eUSB2中继器的较大组件，这都增加了制造eUSB2中继器的成本和由eUSB2中继器消耗的功率。在至少某些方面，eUSB2的实施方式的目标包括在比传统USB更小的、更低功耗的环境中根据USB规范提供通信，这与CDR电路和PLL的尺寸和功率要求背道而驰。因此，在至少一些eUSB2中继器实施方式中，希望在入口或出口方向上不使用CDR电路或PLL的情况下准确地检测和传输截短少于4位和/或少于4个UI的SOP指示符。

在本文的一些示例中，一种电路适合用于eUSB2接口和USB接口之间的介接(interfacing)。特别地，在一些示例中，该电路是eUSB2转USB中继器。在其他示例中，该电路是USB转eUSB2中继器。例如，该电路提供从eUSB2电压电平到USB电压电平和/或从USB电压电平到eUSB2电压电平的电平变换。这样一来，在一些示例中，该电路被视为缓冲器和/或电平移位器。在一些示例中，该电路还提供对USB通信的一个或多个元件的支持，例如根据为USB和/或eUSB2通信和/或协议定义的标准来检测和传输SOP指示符。例如，该电路例如通过检测该电路的eUSB2差分输入信号线已从空闲状态过渡到激活状态来检测SOP指示符的开始(或开始接收任何其它数据)，其中在空闲状态下，该电路的eUSB2差分输入信号线之间的差分电压小于阈值量，而在激活状态下，该电路的eUSB2差分输入信号线之间的差分电压大于阈值量。响应于检测到SOP指示符的开始，在至少一些示例中，该电路预充电Vcm以减轻中心抽头电容的影响，例如中心抽头电容导致Vcm的值缓慢上升并导致eUSB2差分输入信号线的不稳定。

在一些示例中，响应于检测到SOP指示符的开始，该电路通过向存在Vcm的并与中心抽头电容器耦合的节点提供偏置信号来预充电Vcm。在至少一些示例中，通过响应于检测到SOP指示符的开始而激活开关来将偏置信号提供给该节点，其中激活开关将偏置电压源耦合到该节点。在一些示例中，开关被激活约2个UI的时间段，在关断开关和预充电结束之前为该节点预充电约2个UI。

在其它示例中，该电路通过对第一电容器进行预充电并响应于检测到SOP指示符的开始而将第一电容器耦合到存在Vcm的且与第二电容器耦合的节点来预充电Vcm，其中第一电容器与第二电容器组合形成中心抽头电容。在一些示例中，第一电容器具有比第二电容器大得多的电容，以使得第二电容器(例如，如与给具有等于第一电容器和第二电容器的组合体的电容量的电容器充电所需的时间相比)相对较快地充电。例如，在一些实施方式中，第一电容器具有大约45pF的电容，而第二电容器具有大约5pF的电容。在至少一些示例中，该电路包括泄放子电路(bleeder sub circuit)，其中该泄放子电路被配置为衰减(例如，减少和/或减轻)由将第一电容器耦合到存在Vcm的且与第二电容器耦合的节点所引起的电路中的振荡。在至少一些示例中，预充电Vcm防止和/或减轻了由于对eUSB2差分输入信号线的中心抽头电容充电而导致的在eUSB2差分输入信号线上存在的信号中的不稳定性，从而与由CDR电路和/或PLL实现的电路相比，以较低的空间和功耗在4个UI或更小的截断范围内提供准确的SOP指示符检测和传输。

在其它示例中，该电路包括边沿检测器，该边沿检测器被配置为检测由该电路接收的信号中的上升边沿和/或下降边沿。基于该检测，对发射器(例如，具有耦合到该电路的输出端子的输出的放大器)的控制进行门控，以防止接收数据时激活或停用发射器。在一些示例中，防止发射器在接收数据时激活和/或停用可以防止和/或减轻该电路进行的部分位传输。

参考图1，其示出了说明性系统100的框图。在至少一些示例中，系统100示出了计算设备或计算设备的元件。例如，系统100包括处理器105、eUSB2设备110、eUSB2中继器115和USB设备120。如本文其他地方所述，USB设备120是传统USB设备。在一些示例中，eUSB2设备110或USB设备120中的一者或两者在系统100外部实施，并且被配置为通过适当的接口(例如，适合于分别根据eUSB2或USB协议执行通信的端口和插座)耦合到系统100。在一些示例中，处理器105是SoC。eUSB2设备110是根据用于eUSB2的信号电压电平规范在入口和出口通信方向上操作的任何设备。USB设备120是根据用于传统USB的信号电压电平规范在入口和出口通信方向上操作的任何设备。例如，在至少一些实施方式中，USB设备120是外围设备，诸如用户输入设备(例如，传感器、扫描仪、成像设备、麦克风等)、输出设备(例如，打印机、扬声器等)、存储设备或适合与处理器105通信的任何其他外围设备、组件或器件。

eUSB2中继器115将处理器105通信地耦合到USB设备120(反之亦然)，从而将适合于处理器105的信号转变成适合于USB设备120的信号(反之亦然)。例如，在一些实施方式中，在约0.8V至约1.4V的范围内执行处理器105中的信令(signaling)。类似地，在一些实施方式中，以约3.3V或约5V执行USB设备120中的信令。在至少一些示例中，eUSB2中继器115作为位级(bit-level)中继器进行操作，其从处理器105或USB设备120中的一个接收信号，并转变信号以供处理器105或USB设备120中的另一个使用(例如，通过基于通信方向向上或向下移位信号的电压电平)。在一些示例中，如上所述，系统100中传送的数据包以SOP指示符开始。

在至少一些示例中，当eUSB2中继器115经由eUSB2差分输入信号线接收到SOP指示符时，eUSB2中继器115的eUSB2差分输入信号线从空闲状态过渡到激活状态。在一些示例中，诸如当在源自处理器105的通信中接收到SOP指示符时，eUSB2差分输入信号线的中心抽头电容器在eUSB2差分输入信号线变为激活时开始充电。然而，在中心抽头电容器正在充电的时间段期间，在至少一些示例中，eUSB2差分输入信号线是不稳定的，从而使得由处理器105传输的信号的值不能被eUSB2中继器115准确地接收到(例如，由于Vcm的值缓慢地增加且不稳定)。在某些示例中，该不稳定性导致SOP指示符的超过4个UI被截断。

因此，在至少一些示例中，eUSB2中继器115包括预充电电路125，该预充电电路125响应于检测到在eUSB2差分输入信号线上开始通信(例如，SOP指示符的上升边沿或任何其它数据)而预充电Vcm。在至少一些示例中，预充电电路125对中心抽头电容器进行预充电，以将eUSB2差分输入信号线不稳定的时间段减小至小于大约4个UI、小于大约2个UI或小于大约1个UI。在至少一些示例中，eUSB2中继器115还包括边沿检测器电路130，该边沿检测器电路130被配置为检测SOP指示符的上升边沿和/或下降边沿并且在eUSB2中继器115正在接收SOP指示符时防止eUSB2中继器115的发射器(未示出)的激活和/或停用。

参考图2，其示出了说明性电路200的框图。在至少一些示例中，电路200适合于实现为图1的系统100的eUSB2中继器115。在一些示例中，电路200表示具有从eUSB2系统接收数据并将数据提供给传统USB系统的功能的eUSB2中继器。在至少一些示例中，电路200包括放大器205、放大器210、放大器215、静噪检测器220、电阻器225、电阻器230、电容器235、开关240、缓冲器245、偏置电压源250、截止延迟电路255(例如，用于在接收到输入信号中的值之后将输出信号中的值的出现延迟某个预定时间量或可配置时间量的延迟单元或任何其它合适的组件)和逻辑电路260。在至少一些示例中，放大器205被视为电路200的接收器(RX)，放大器210被视为电路200的前置放大器(Pre-Amp)，并且放大器215被视为电路200的发射器(TX)。在至少一些示例中，从电路200中省略了放大器210。在至少一些示例中，电路200明确地不包括CDR电路或PLL。

在电路200的示例架构中，放大器205具有耦合到节点262的正差分输入和耦合到节点264的负差分输入。放大器210具有耦合到放大器205的负差分输出的正差分输入和耦合到放大器205的负差分输出的负差分输入。放大器215具有耦合到放大器210的正差分输出的正差分输入、耦合到放大器210的负差分输出的负差分输入、耦合到节点266的正差分输出、耦合节点268的负差分输出和控制终端。静噪检测器220具有耦合到节点262的第一输入、耦合到节点264的第二输入，以及输出。电阻器225耦合在节点262和节点270之间。电阻器230耦合在节点264和节点270之间。电容器235耦合在节点270和接地端子272之间。开关245具有耦合到节点270的第一端子、耦合到缓冲器245的输出的第二端子，以及耦合到截止延迟电路255的输出的控制端子。缓冲器245具有耦合到偏置电压源250的输出的输入。偏置电压源250具有耦合到截止延迟电路255的第二输出的输入。逻辑电路260具有耦合到静噪检测器220的输出的输入、耦合到截止延迟电路255的输入的第一输出，以及耦合到放大器215的控制端子的第二输出。

开关240是适合于均基于在开关240的控制端子处接收到的控制信号将两个节点选择性地电耦合在一起或将这些节点选择性地电解耦的任何组件。例如，在各种实施方式中，适合于开关240的实施方式包括晶体管或继电器。缓冲器245是适合于提供足够的驱动强度以在开关240闭合时利用信号来驱动节点270(并对电容器235充电)的任何组件。偏置电压源250是适合于在截止延迟电路255的控制下选择性地输出偏置电压的任何组件。在至少一些示例中，偏置电压近似等于或大于根据eUSB2协议规范规定的Vcm(例如，大约170毫伏(mV))。截止延迟电路255是适合于控制开关240激活以将缓冲器245的输出耦合到节点270，并且在预定时间段之后(例如在控制开关240激活后大约2个UI的时间段)控制开关240停用以将缓冲器245的输出与节点270解耦的任何电路。而且，在至少一些示例中，截止延迟电路255控制偏置电压源250在Vcm稳定之后断开(例如，在控制开关240激活之后的大约2个UI的时间段)，以通过在电路200中不需要时防止偏置电压的生成来使电路200的功耗最小化。

在电路200的操作的示例中，在节点262和节点264处接收差分输入信号。例如，在节点262处接收差分输入信号的正分量(eD+)，并且在节点264处接收差分输入信号的负分量(eD-)。就此而言，在至少一些示例中，节点262和节点264共同包括电路200的eUSB2差分输入端口和/或eUSB2差分输入信号线。放大器205、放大器210和放大器215以渐进的串行方式放大在节点262和节点264处接收的差分输入信号，以分别在节点266和节点268处提供差分输出信号。差分输出信号的正分量(D+)在节点266处由放大器215输出，并且差分输出信号的负分量(D-)在节点268处由放大器215输出。就此而言，在至少一些示例中，节点266和节点268共同包括电路200的USB差分输出端口和/或USB差分输出信号线。在至少一些示例中，放大器215由与放大器205不同的电源供电和/或接收与放大器205不同的电源电压，例如，使得电路200使用双电源以在eUSB2差分输入端口和USB差分输出端口之间提供电平移位功能。同样，在至少一些示例中，放大器215受到逻辑电路260的控制。例如，逻辑电路260控制放大器215何时激活，从而放大由放大器210输出的信号以分别在节点266和节点268处提供差分输出信号，或者放大器215何时被关闭而不放大由放大器210输出的信号以分别在节点266和节点268处提供差分输出信号。

在至少一些示例中，静噪检测器220在eD+和eD-之间的差超过阈值时输出逻辑高值信号，并且在eD+和eD-之间的差小于阈值时输出逻辑低值信号。就此而言，在至少一些实施方式中，静噪检测器220进行操作以指示eUSB2差分输入信号线是空闲还是激活。例如，当eUSB2差分输入信号线空闲时，静噪检测器220输出逻辑低信号，而当eUSB2差分输入信号线激活时，静噪检测器220输出逻辑高信号。

在至少一些示例中，电阻器225和电阻器230都具有近似相同的电阻值，使得它们被平衡并且存在于节点270处的电压近似等于eD+和eD-的共模电压(Vcm)。同样，如上所述，eUSB2差分信号线的中心抽头处于浮动状态，这意味着该中心抽头未参考接地电位。因此，在至少一些示例中，电容器235具有小于或等于如由eUSB2协议规范所描述的(例如，高达大约)50pF的电容，以在eD+和eD-之间创建浮动中心抽头。

参考图5，其示出了说明性波形的图表500，波形505示出了eUSB2差分输入信号线何时从空闲状态过渡到激活状态(例如，在eUSB2差分输入信号线已经处于空闲状态之后电路200接收到SOP指示符时)并且开关240保持在断开或停用状态，Vcm的值缓慢增加。而且，Vcm包括大约在某一值附近的振铃(例如，振荡)，在足以使振铃消散的时间段之后，Vcm将最终稳定在该值。在某些示例中，振铃是由与eUSB2差分输入信号线相关联的传输线效应引起的。在至少一些示例中，Vcm的这种缓慢上升和振铃导致(例如，在SOP指示符中的)差分输入信号的不稳定性，并且在一些示例中持续超过4个UI。

再次参考图2，当静噪检测器220检测到经由eUSB2差分输入信号线正在接收数据时，基于静噪检测器的输出信号，逻辑电路260控制截止延迟电路255来偏置电容器235以减轻由图5的波形505所示并如上所述的值的缓慢增加和振铃。为了偏置电容器235，截止延迟电路255控制偏置电压源250输出由缓冲器245缓冲的偏置电压。截止延迟电路255进一步基于偏置电压信号控制开关240激活，从而将缓冲器245的输出电耦合到节点270以对电容器235充电。在至少一些示例中，截止延迟电路255控制开关240停用，从而将缓冲器245的输出与节点270电解耦，并且控制偏置电压源250在预定时间段之后停止输出偏置电压。在一些示例中，该预定时间段约为2个UI。再次参考图5，如波形510所示，当eUSB2差分输入信号线从空闲状态过渡到激活状态并且开关240闭合或处于激活状态时，Vcm的值迅速增加。此外，波形510的Vcm不包括波形505中所示的振铃。在至少一些示例中，这种数值的迅速上升和Vcm的最小振铃可防止和/或最小化差分输入信号的不稳定性，使得在eUSB2差分输入信号线从空闲状态过渡到激活状态时，差分输入信号在小于或等于4个UI中稳定。

参考图3，其示出了说明性电路300的示意图。在至少一些示例中，电路300适合于实现为图1的系统100的eUSB2中继器115。在至少一些示例中，电路300包括放大器205、放大器210、放大器215、静噪检测器220、电阻器225、电阻器230、缓冲器245、偏置电压源250和逻辑电路260。在至少一些示例中，电路300还包括电容器305、晶体管310、电容器315、电阻器320、晶体管325和晶体管330。在至少一些示例中，电路300明确地不包括CDR电路或PLL。在一些示例中，晶体管310、晶体管325和晶体管330各自都是n型场效应晶体管(FET)。

在电路300的示例架构中，具有与图2的电路200相同的附图标记的组件如上文关于电路200所描述的那样被耦合，并且在此不再重复其描述。电容器305耦合在节点270和接地端子272之间。晶体管310具有耦合到节点270的源极端子、耦合到节点335的漏极端子，以及耦合到逻辑电路260的输出的栅极端子。电容器315耦合在节点335和接地端子272之间。电阻器320耦合在节点335与晶体管325的漏极端子之间，晶体管325具有耦合到接地端子272的源极端子和耦合到逻辑电路260的另一输出的栅极端子。晶体管330具有耦合到节点335的源极端子、耦合到缓冲器245的输出的漏极端子，以及耦合到逻辑电路260的另一输出的栅极端子。在至少一些示例中，电容器305具有大约5pF的电容，并且电容器315具有大约45pF的电容。在其它示例中，电容器305和电容器315各自具有任何合适的电容，以使得它们并联组合的电容小于或等于约50pF，并且电容器305的电容小于电容器315的电容。在至少一些示例中，电阻器320具有从大约500欧姆至大约800欧姆的范围中选择的电阻。

在操作的至少一个示例中，具有与电路200的组件相同的附图标记的电路300的组件以与以上关于电路200所述的基本相同的方式操作。在至少一些示例中，当eUSB2差分输入信号线处于空闲状态时(例如，当静噪检测器输出逻辑低值信号时)，逻辑电路控制晶体管330导通并传导电流，从而将缓冲器245的输出与节点335电耦合，并将偏置电压提供给节点335。当晶体管330导通并且偏置电压被提供给节点335时，电容器315进行充电。在至少一些示例中，晶体管330提供从缓冲器245到电容器315的同步电荷转移，以防止由偏置电压源250生成并由缓冲器245驱动的偏置电压与Vcm之间的竞争。当静噪检测器220检测到eUSB2差分输入信号线处于激活状态并输出逻辑高值信号时，逻辑电路260控制晶体管330截止，以将缓冲器245的输出与节点335电解耦，并且控制晶体管310导通并传导电流，以将节点335电耦合到节点270。当晶体管310导通时，电容器315至少部分放电，对电容器305快速充电，并导致在节点270处存在的值以及因此Vcm近似等于偏置电压(例如，等于偏置电压源减去与晶体管310相关联的电压降)。

参考图6，其示出了说明性波形的图表600。波形605示出了当eUSB2差分输入信号线从空闲状态过渡到激活状态并且晶体管310保持截止时，Vcm的值缓慢增加。而且，Vcm包括大约在某一值附近的振铃(例如，振荡)，在足以使振铃消散的时间段之后Vcm将最终稳定在该值处。在某些示例中，振铃是由与eUSB2差分输入信号线相关联的传输线效应引起的。在至少一些示例中，Vcm的这种缓慢上升和振铃导致(例如，在SOP指示符中的)差分输入信号的不稳定性，并且在一些示例中持续超过4个UI。如波形610所示，当eUSB2差分输入信号线从空闲状态过渡到激活状态并且晶体管310导通时，Vcm的值迅速增加。此外，波形610的Vcm不包括波形605中所示的振铃。在至少一些示例中，这种数值的迅速上升和Vcm的最小振铃可防止和/或最小化差分输入信号的不稳定性，使得在eUSB2差分输入信号线从空闲状态过渡到激活状态时，差分输入信号在小于或等于4个UI中稳定。

再次参考图3，在至少一些示例中，当节点335耦合到节点270时，由于存在于节点270处的电容的突然增加和/或由于eUSB2差分输入信号线的传输线效应，Vcm经历了振铃。为了补偿和衰减振铃，电阻器320和晶体管325一起形成泄放子电路。在至少一些示例中，在控制晶体管310导通之后，逻辑电路260控制晶体管325导通并传导电流，从节点335并且因此从节点270泄放电流，从而衰减存在于Vcm中的振铃效应。在一些示例中，逻辑电路260在控制晶体管325截止而晶体管310保持导通之前，在预定时间段内保持晶体管325导通以衰减振铃。在至少一些示例中，该预定时间段在大约6纳秒(ns)到大约10纳秒的范围内。参考图7，时序图表700示出了说明性控制信号。在至少一些示例中，信号705对应于eD+，信号710对应于eD-，信号715对应于提供给逻辑电路260的静噪检测器220的输出，信号720对应于由逻辑电路260输出的用来控制晶体管330的控制信号，信号725对应于由逻辑电路260输出的用来控制晶体管310的控制信号，并且信号730对应于由逻辑电路260输出的用来控制晶体管325的控制信号，每个都如上所述。

再次参考图3，在至少一些示例中，逻辑电路260还被配置为接收包结束(EOP)检测信号。当EOP检测信号指示在eUSB2差分输入信号线处已经接收到EOP指示符时，逻辑电路260控制晶体管310截止，从而将节点270与节点335电解耦。在至少一些示例中，逻辑电路260随后控制晶体管330再次导通，从而对电容器315再充电。在一些示例中，逻辑电路260使用静噪检测器220的输出信号作为用于控制晶体管310截止的条件。例如，当静噪检测器220的输出信号从逻辑高值返回到逻辑低值时，eUSB2差分输入信号线已经从激活状态返回到空闲状态，并且响应于静噪检测器220的输出信号过渡到逻辑低值，逻辑电路260控制晶体管310截止，并且在一些示例中，控制晶体管330再次导通，从而对电容器315再充电。在一些示例中，电阻器320、晶体管325和晶体管330被省略。在这样的示例中，节点335将耦合到缓冲器245的输出，并且偏置电压源250将具有耦合到逻辑电路260并受其控制的输入端子。

参考图4，其示出了说明性电路400的示意图。在至少一些示例中，电路400适合于实现为图1的系统100的eUSB2中继器115。在至少一些示例中，电路400包括放大器205、放大器210、放大器215、静噪检测器220、电阻器225、电阻器230、缓冲器245、偏置电压源250、逻辑电路260、电容器305、晶体管310、电容器315、电阻器320、晶体管325和晶体管330。在至少一些示例中，电路400还包括边沿检测器405和逻辑电路410。在至少一些示例中，电路300明确地不包括CDR电路或PLL。

在电路400的示例架构中，具有与图2的电路200和/或图3的电路300相同的附图标记的组件如与上文关于电路200和/或电路300所描述的那样被耦合，并且在此不再重复其描述。边沿检测器405的第一输入耦合到放大器215的第一输入，边沿检测器405的第二输入耦合到放大器215的第二输入，并且边沿检测器405的输出耦合到逻辑电路410的第一输入。逻辑电路410的第二输入耦合到静噪检测器220的输出，并且逻辑电路410的输出耦合到放大器215的控制端子。

在操作的至少一个示例中，具有与电路200和/或电路300的组件相同的附图标记的电路400的组件以与上文关于电路200和/或电路300所述的基本相同的方式操作。在至少一些示例中，逻辑电路410是适用于并配置为执行逻辑运算以确定用于控制放大器215的激活或停用的控制信号的任何模拟或数字组件或组件的组合。例如，为了防止电路400进行部分位传输(例如，在放大器215接收的差分信号的边沿过渡以外的时间处激活放大器215)，逻辑电路410将边沿检测器405的输出与静噪检测器220的输出信号进行比较。基于该比较的结果，逻辑电路410生成控制信号用于控制放大器215激活或停用(例如，在放大器215接收的差分信号的边沿过渡时)或者不激活或不停用(例如，当不在放大器215接收到的差分信号的边沿过渡时)。在至少一些示例中，逻辑电路410使用静噪检测器220的输出信号来门控放大器405的输出。

参考图8，其示出了说明性方法800的流程图。在至少一些示例中，方法800对应于由系统100、电路200、电路300和/或电路400的一个或多个组件执行的动作。在一些示例中，方法800是用于控制诸如eUSB2中继器的电路的方法。在至少一些示例中，通过电路来实现方法800有利于在不使用CDR电路或PLL的情况下防止eUSB2差分输入信号线(和/或eUSB2差分输入信号线上存在的值)的不稳定性。

在操作805处，经由差分输入信号接收数据。在一些示例中，例如当根据eUSB2信令协议接收到差分信号时，差分输入信号的中心抽头是浮动的。当经由差分输入信号接收数据时，该差分输入信号被认为是激活的。在至少一些示例中，在操作805处，差分信号从空闲状态过渡到激活状态。

在操作810处，检测数据中的上升边沿。在至少一些示例中，该检测是由静噪检测器执行的。静噪检测器检测差分输入信号的正分量和差分输入信号的负分量之间的差，并且在该差超过阈值时，输出逻辑高信号以指示承载差分输入信号的传输线是激活的并且差分输入信号包括数据。

在操作815处，承载差分输入信号线的传输线的Vcm节点被预充电。在一些示例中，当静噪检测器检测到数据中的上升边沿时，通过将偏置电压源耦合到Vcm节点来执行预充电。在其它示例中，当静噪检测器检测到数据中的上升边沿时，通过将已充电的第一电容器与未充电的第二电容器并联耦合来执行预充电，其中第一电容器和第二电容器的顶板均电耦合到Vcm节点。

例如，在操作815的一些实施方式中，对Vcm节点进行预充电包括：控制开关在大致当静噪检测器检测到数据中的上升边沿时开始的预定时间段内闭合(例如，如上所述，诸如大约4个UI)；以及控制开关在该预定时间段期满时断开。在操作815的其它实施方式中，对Vcm节点进行预充电包括：控制第一开关(例如，晶体管)闭合以对第一电容器充电；控制第一开关断开；大致当静噪检测器检测到数据中的上升边沿时，控制第二开关(例如，晶体管)闭合以基于第一电容器存储的电荷对第二电容器进行充电，其中第一电容器和第二电容器的顶板均电耦合到Vcm节点；以及在检测到数据接收结束时控制第二开关闭合。在一些示例中，对Vcm节点进行预充电还包括：控制第三开关(例如，晶体管)闭合以衰减在Vcm节点处存在的振荡；以及在预定时间段之后控制第三开关闭合。在一些示例中，对Vcm节点进行预充电还包括：控制第一开关再次闭合以对第一电容器再充电；以及在对第一电容器再充电之后控制第一开关断开。

尽管本文描述了方法800的操作并用参考数字标记了该方法，但是在各种示例中，方法800包括本文未列举的其他操作(例如，中间比较、逻辑操作、诸如经由多路复用器的输出选择等)。在一些示例中，本文列举的任何一个或多个操作包括一个或多个子操作(例如，中间比较、逻辑操作、诸如通过多路复用器的输出选择等)。在一些示例中，本文列举的任何一个或多个操作被省略，和/或在一些示例中，本文列举的任何一个或多个操作以不同于本文所呈现的顺序执行(例如，以相反的顺序、基本上同时、重叠等)，所有这些都应包含在本说明书的范围之内。

在本说明书中，术语“耦合”是指间接或直接的有线或无线连接。因此，如果第一设备、元件或组件耦合到第二设备、元件或组件，则该耦合可以是通过直接耦合或通过经由其它设备、元件或组件和连接件的间接耦合。类似地，耦合在第一组件或位置与第二组件或位置之间的设备、元件或组件可以通过直接连接或通过经由其它设备、元件或组件和/或耦合件的间接连接来实现。“被配置为”执行任务或功能的设备可以在由制造商制造时被配置(例如，编程和/或硬连线)为执行该功能和/或可以由用户在制造后配置(或重新配置)为执行该功能和/或其他附加功能或替代功能。可以通过设备的固件和/或软件编程，通过硬件组件的构造和/或布局以及设备的互连，或其组合来进行配置。此外，本文所述的包括某些组件的电路或设备可以替代地被配置为耦合到那些组件以形成所描述的电路系统或设备。例如，在本文中被描述为包括一个或多个半导体元件(例如晶体管)、一个或多个无源元件(例如电阻器、电容器和/或电感器)和/或一个或多个源(例如电压源和电流源)的结构可以替代地仅包括单个物理设备内的半导体元件(例如，半导体管芯和/或集成电路(IC)封装件)，并且可以被配置为耦合到无源元件和/或源中的至少一些以在制造时或制造后(例如由终端用户和/或第三方)形成所述结构。

尽管本文将某些组件描述为具有特定的处理技术(例如，FET、金属氧化物半导体FET(MOSFET)、n型、p型、漏极扩展、自然型等)，但这些组件可以被交换为其他处理技术的组件(例如，用双极结型晶体管(BJT)替换FET和/或MOSFET、用p型替换n型，反之亦然等)，并将电路重新配置为包括被替换的组件，用于提供至少部分类似于组件更换之前的可用功能的期望功能。除非另有说明，否则图示为电阻器的组件通常表示串联和/或并联耦合以提供由图示的电阻器表示的一定量的阻抗的任何一个或多个元件。另外，在该说明书中，短语“接地电压电势”的使用包括机架接地、大地接地、浮动接地、虚拟接地、数字接地、共用接地和/或任何其他形式的适用于或适合于本说明书的教导的接地连接。除非另有说明，否则在数值之前的“大约”、“约”或“基本上”是指所述数值的+/-10％。

在权利要求的范围内，可以在所描述的实施例中进行修改，并且其它实施例中是可能的。

Claims

1.一种电路，包括：

第一放大器，其具有耦合到第一节点的第一输入、耦合到第二节点的第二输入、第一输出和第二输出；

第二放大器，其具有耦合到所述第一放大器的所述第一输出的第一输入、耦合到所述第一放大器的所述第二输出的第二输入、第一输出和第二输出；

第三放大器，其具有耦合到所述第二放大器的所述第一输出的第一输入、耦合到所述第二放大器的所述第二输出的第二输入、耦合到第三节点的第一输出和耦合到第四节点的第二输出；

静噪检测器，其具有耦合到所述第一节点的第一输入、耦合到所述第二节点的第二输入，以及输出；

第一电阻器，其耦合在所述第一节点与第五节点之间；

第二电阻器，其耦合在所述第五节点与所述第二节点之间；

第一电容器，其耦合在所述第五节点与接地端子之间；

第一晶体管，其具有耦合到所述第五节点的源极端子、耦合到第六节点的漏极端子，以及栅极端子，其中所述第六节点被配置为接收偏置电压信号；和

逻辑电路，其具有耦合到所述静噪检测器的所述输出的输入以及耦合到所述第一晶体管的所述栅极端子的输出。

2.根据权利要求1所述的电路，进一步包括第二晶体管，所述第二晶体管具有耦合到所述第六节点的源极端子、被配置为接收所述偏置电压信号的漏极端子和耦合到所述逻辑电路的第二输出的栅极端子。

3.根据权利要求2所述的电路，进一步包括缓冲器，所述缓冲器具有耦合到所述第二晶体管的所述漏极端子的输出以及被配置为耦合到偏置电压源以从所述偏置电压源接收所述偏置电压信号的输入。

4.根据权利要求1所述的电路，进一步包括：

第三晶体管，其具有漏极端子、耦合到所述接地端子的源极端子和耦合到所述逻辑电路的第三输出的栅极端子；以及

第三电阻器，其耦合在所述第六节点和所述第三晶体管的所述漏极端子之间。

5.根据权利要求1所述的电路，进一步包括第二电容器，所述第二电容器耦合在所述第六节点与所述接地端子之间。

6.根据权利要求1所述的电路，其中所述第一节点被配置为从嵌入式通用串行总线系统即eUSB2系统接收差分输入信号的正分量(eD+)，其中所述第二节点被配置为从所述eUSB2系统接收所述差分输入信号的负分量(eD-)，其中所述第三节点被配置为向传统USB系统输出差分输出信号的正分量(D+)，并且其中所述第四节点被配置为向所述传统USB系统输出所述差分输出信号的负分量(D-)。

7.根据权利要求1所述的电路，进一步包括：

边沿检测器，其具有耦合到所述第三放大器的所述第一输入的第一输入、耦合到所述第三放大器的所述第二输入的第二输入，以及输出；和

第二逻辑电路，其具有耦合到所述边沿检测器的所述输出的第一输入、耦合到所述静噪检测器的所述输出的第二输入和耦合到所述第三放大器的控制端子的输出。

8.一种电路，包括：

静噪检测器，其具有耦合到第一节点的第一输入、耦合到第二节点的第二输入，以及输出，其中所述第一节点被配置为利用浮动中心抽头来接收差分输入信号的正分量，并且其中所述第二节点被配置为利用所述浮动中心抽头来接收所述差分输入信号的负分量；

第一电阻器，其耦合在所述第一节点与第三节点之间；

第二电阻器，其耦合在所述第三节点与所述第二节点之间；

第一电容器，其耦合在所述第三节点与接地端子之间；

第一晶体管，其具有耦合到所述第三节点的源极端子、耦合到第四节点的漏极端子，以及栅极端子；

第二电容器，其耦合在所述第四节点与所述接地端子之间；

第二晶体管，其具有耦合到第六节点的源极端子、被配置为接收偏置电压信号的漏极端子，以及栅极端子；和

逻辑电路，其具有耦合到所述静噪检测器的所述输出的输入、耦合到所述第一晶体管的所述栅极端子的第一输出以及耦合到所述第二晶体管的所述栅极端子的第二输出。

9.根据权利要求8所述的电路，进一步包括缓冲器，所述缓冲器具有耦合到所述第二晶体管的所述漏极端子的输出以及被配置为耦合到偏置电压源以从所述偏置电压源接收所述偏置电压信号的输入。

10.根据权利要求8所述的电路，进一步包括：

第三晶体管，其具有漏极端子、耦合到所述接地端子的源极端子和耦合到所述逻辑电路的第三输出的栅极端子；和

第三电阻器，其耦合在所述第六节点与所述第三晶体管的所述漏极端子之间。

11.根据权利要求10所述的电路，其中所述第三晶体管和所述第三电阻器形成泄放子电路，并且其中所述泄放子电路被配置为当所述第一晶体管和所述第三晶体管均处于导通状态时衰减在所述第三节点处存在的信号中的振荡。

12.根据权利要求8所述的电路，其中所述逻辑电路被配置为：

至少部分基于所述偏置电压信号来控制所述第二晶体管导通并传导电流以对所述第二电容器进行充电；和

在预定时间段之后，控制所述第二晶体管截止。

13.根据权利要求8所述的电路，其中所述逻辑电路被配置为：

从所述静噪检测器接收指示开始所述差分输入信号中的数据传输的输出信号；和

控制所述第一晶体管导通并传导电流，将所述第四节点电耦合到所述第三节点，以至少部分根据由所述第二电容器存储的能量对所述第一电容器进行充电，并根据由所述第二电容器存储的能量对所述第三节点进行偏置，其中由所述第二电容器存储的能量至少部分基于所述偏置电压信号。

14.根据权利要求13所述的电路，其中所述逻辑电路进一步被配置为控制第三晶体管导通并传导电流以衰减在所述第三节点处存在的信号中的振荡，其中所述第三晶体管是泄放子电路的组件，并且其中所述逻辑电路在第二预定时间段之后控制所述第三晶体管截止。

15.根据权利要求13所述的电路，其中所述逻辑电路进一步被配置为：

接收指示结束在所述差分输入信号中的所述数据传输的包结束检测信号即EOP检测信号；和

响应于接收到所述EOP检测信号，控制所述第一晶体管截止并停止传导电流。

16.根据权利要求13所述的电路，其中所述逻辑电路进一步被配置为：

在控制所述第一晶体管截止之后，至少部分基于所述偏置电压信号来控制所述第二晶体管导通并传导电流以对所述第二电容器进行充电；和

在预定时间段之后控制所述第二晶体管截止。