[go: up one dir, main page]

CN112786701B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN112786701B
CN112786701B CN201911072323.0A CN201911072323A CN112786701B CN 112786701 B CN112786701 B CN 112786701B CN 201911072323 A CN201911072323 A CN 201911072323A CN 112786701 B CN112786701 B CN 112786701B
Authority
CN
China
Prior art keywords
etching
forming
opening
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911072323.0A
Other languages
English (en)
Other versions
CN112786701A (zh
Inventor
张海洋
刘盼盼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911072323.0A priority Critical patent/CN112786701B/zh
Priority to US17/034,612 priority patent/US11362033B2/en
Publication of CN112786701A publication Critical patent/CN112786701A/zh
Application granted granted Critical
Publication of CN112786701B publication Critical patent/CN112786701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相邻的第一区域和第二区域，所述第一区域的所述衬底上形成有若干鳍部；在所述第一区域和所述第二区域的所述衬底上形成隔离结构；形成横跨所述第一区域的所述鳍部及所述隔离结构的栅极结构；刻蚀所述第二区域的所述隔离结构和所述衬底，形成第一开口；在所述第一开口内填充满导电材料层；刻蚀所述栅极结构至露出所述隔离结构，在所述栅极结构中形成第二开口，同时刻蚀去除所第一开口内部分厚度的所述导电材料层，形成电源轨。本发明实施例提供的形成方法，可以同时形成电源轨和栅极切割结构，可以简化工艺流程，提高生产效率，同时还有利于提高半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度、更高的集成度的方向发展。集成电路的演进过程中，半导体器件尺寸(例如，最小部件尺寸)的缩减同时增加了集成电路加工及制造的复杂性。
在集成电路的制造中，标准单元经常被用作构成集成电路的器件的基本元素。对标准单元进行布置和布线以形成功能电路。使用时，每个标准单元需要电源(Vdd)输入和接地(Vss)连接。为了对其各种组件提供电力，每个标准单元通常结合到电连接到标准单元的有源层的电源轨以提供电源(Vdd)。在一些情况下，可以对每个标准单元提供多个电源轨以分别提供电源(Vdd)和接地(Vss)。
通常标准单元被设计为具有各种金属层的堆叠结构，各金属层中包括布线迹线，各种互连件形成在布线迹线中以使标准单元的各种组件彼此连接并使标准单元的各种组件连接到其他标准单元。
标准单元可以是任何类型的单元，可以具有不同的器件架构，例如标准单元可以是一种常见的多栅极器件，鳍式场效应晶体管(Fin FET)。Fin FET的名字来源于鳍结构，鳍结构从衬底延伸，并且鳍结构用于形成FET沟道和源极/漏极区。利用沟道增大的表面区域的优点，在鳍式结构的上方形成横跨鳍式结构的栅极，以产生更快、更可靠以及更好控制的半导体器件。
然而，随着半导体器件的尺寸缩小，器件密度的提高，形成鳍式场效应晶体管的工艺难度增大，且形成的鳍式场效应晶体管的性能也不稳定。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以提高半导体结构的性能。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相邻的第一区域和第二区域，所述第一区域的所述衬底上形成有若干鳍部；在所述第一区域和所述第二区域的所述衬底上形成隔离结构；形成横跨所述第一区域的所述鳍部及所述隔离结构的栅极结构；刻蚀所述第二区域的所述隔离结构和所述衬底，形成第一开口；在所述第一开口内填充满导电材料层；刻蚀所述栅极结构至露出所述隔离结构，在所述栅极结构中形成第二开口，同时刻蚀去除所第一开口内部分厚度的所述导电材料层，形成电源轨。
可选的，所述导电材料层的材料包括钌、铜或石墨烯。
可选的，在所述第一开口内填充满导电材料层的方法包括电化学沉积法。
可选的，所述介质层的材料包括氮化硅、氮氧化硅、氧化硅或碳化硅。
可选的，刻蚀所述栅极结构，同时刻蚀所述导电材料层的工艺为干法刻蚀。
可选的，所述干法刻蚀工艺的工艺参数包括：刻蚀气氛包括四氟化碳、三氯化硼、氧气、氯气和氦气，刻蚀压强为2～100毫托，刻蚀温度为0～150℃。
可选的，刻蚀所述第二区域的所述隔离结构和所述衬底的方法包括：先刻蚀所述第二区域的所述隔离结构，直至暴露出所述衬底表面，形成第一凹槽；再沿所述第一凹槽，继续刻蚀部分厚度所述衬底，形成所述第一开口。
可选的，刻蚀所述第二区域的所述隔离结构的方法包括：在所述第一区域的所述栅极结构表面和所述第二区域的所述隔离结构表面形成硬掩膜层；在所述硬掩膜层上形成图形化的第一光刻胶层；以所述图形化的第一光刻胶层为掩膜，刻蚀所述硬掩膜层，形成第三开口，所述第三开口暴露出部分所述第二区域的所述隔离结构；沿所述第三开口刻蚀所述第二区域的所述隔离结构，直至暴露出所述衬底表面，形成第一凹槽。
可选的，所述硬掩膜层包括：位于所述栅极结构和所述隔离结构表面的第一硬掩膜层，以及位于所述第一硬掩膜层表面的第二硬掩膜层。
可选的，在所述第一开口内填充满导电材料层之后，去除所述第二硬掩膜层。
可选的，刻蚀所述栅极结构，同时刻蚀所述导电材料层的步骤包括：在所述第一硬掩膜层上形成图形化的第二光刻胶层；以所述图形化的第二光刻胶层为掩膜，刻蚀所述第一硬掩膜层，形成第四开口，所述第四开口暴露出所述第一区域的部分所述栅极结构；沿所述第四开口，刻蚀部分所述栅极结构，直至暴露出所述隔离结构表面，形成第二开口；同时沿所述第三开口，刻蚀去除部分厚度的所述导电材料层。
可选的，所述第一硬掩膜层包括氧化硅和氮化硅的复合层，所述第二硬掩膜层包括氧化钛和氮化钛的复合层。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
先在第二区域的隔离结构和衬底内形成第一开口，在第一开口内填充满导电材料层，在对第一区域的栅极结构进行切割时，同时刻蚀第一开口内的部分导电材料层，形成电源轨，可以简化切割栅极结构和形成电源轨的工艺流程。并且形成的电源轨部分埋入衬底，可以释放占用的标准单元金属层中用于布线迹线的空间，在半导体结构满足同等的反应速度下，可以减小标准单元的尺寸，有利于半导体技术向下一个工艺节点推进，或者在同等标准单元尺寸下，可以有更多用于布线迹线的空间，从而提高半导体结构的性能。
附图说明
图1至图10是本发明一实施例半导体结构形成过程中各步骤的结构示意图。
具体实施方式
由背景技术可知，电源轨用于向集成电路中的标准单元供应电力。现有技术中的电源轨通常被布置在标准单元各金属层中的一个或多个中，再通过通路连接金属层与金属层之间的电源轨或将电源轨连接到标准单元的有源层中。通常金属层中包括布线迹线，布线迹线越多，半导体结构的响应速度越快。电源轨布置在金属层中会减少可用于布线迹线的空间，导致半导体速度下降，影响半导体结构的性能。因此需要形成一种具有埋入式电源轨的半导体结构，将电源轨的部分埋入衬底中，与标准单元的有源层位于同一层。
另外，在形成半导体结构的过程中，有时候需要对形成的栅极结构(MG)进行切割(cut)即MGC，从而形成符合要求的半导体结构。
为了解决上述问题，发明人经过研究，提供了一种半导体结构的形成方法，在第二区域的隔离结构和衬底中形成第一开口，在第一开口内填充满导电材料层，在对栅极结构进行切割时，同时对第一开口中的导电材料层进行刻蚀形成电源轨，从而可以同步形成栅极切割结构以及电源轨，简化了半导体结构的工艺流程，提高了生产效率并且节约成本，并且电源轨部分埋入衬底中，可以释放占用的金属层中的布线迹线的空间，可以提高半导体结构的反应速度，减小标准单元的尺寸，提高了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图10是本发明一实施例半导体结构形成过程中各步骤的结构示意图。
参考图1，提供衬底100，所述衬底100包括相邻的第一区域Ⅰ和第二区域Ⅱ，所述第一区域Ⅰ的所述衬底100上形成有若干鳍部110。
本实施例中，所述衬底100为硅衬底；其他实施例中，所述衬底100还可以为锗衬底、硅锗衬底或碳化硅衬底、绝缘体上硅或绝缘体上锗衬底等。
本实施例中，所述鳍部110的材料为硅；其他实施例中，所述鳍部110的材料还可以是锗或硅锗。
本实施例中，在所述第一区域Ⅰ的所述衬底100上形成鳍部110的方法包括：在所述衬底100上形成图形化层(图未示)，所述图形化层对应第一区域Ⅰ的所述衬底100中需要形成所述鳍部110的位置，以所述图形化层为掩膜刻蚀部分厚度的所述第一区域Ⅰ的所述衬底100，形成若干分立排列的所述鳍部110，去除所述图形化层。
形成的所述鳍部110之间的间距可以相等，也可以不相等。
继续参考图1，在所述第一区域Ⅰ和所述第二区域Ⅱ的所述衬底100上形成隔离结构200。
本实施例中，所述隔离结构200的材料为二氧化硅；其他实施例中，所述隔离结构的材料还可以是氮氧化硅、氮化硅等。
本实施例中，所述隔离结构200的顶部高于所述鳍部110的顶部表面。
本实施例中，所述隔离结构200用于将相邻的所述鳍部110进行隔离，防止后续出现漏电、短路等现象。
本实施例中，形成所述隔离结构200的方法包括：在所述第一区域Ⅰ和所述第二区域Ⅱ的所述衬底100上沉积隔离材料层，所述隔离材料层覆盖所述衬底100的表面、所述第一区域Ⅰ的所述鳍部110的侧壁和顶部表面；对所述隔离材料层进行化学机械平坦化处理，形成所述隔离结构200。
本实施例中，采用流体化学气相沉积工艺沉积所述隔离材料层，能使所述隔离材料层的填充性能较好。
继续参考图1，形成所述隔离结构200后，形成横跨所述第一区域Ⅰ的所述鳍部110和所述隔离结构200的栅极结构300。
本实施例中，在形成所述栅极结构300之前，先刻蚀所述第一区域Ⅰ的所述隔离结构120，暴露出所述鳍部110的顶部以及部分侧壁。
本实施例中，所述栅极结构300覆盖所述第一区域Ⅰ的所述鳍部110的顶部和部分侧壁，并且还覆盖所述第一区域Ⅰ的所述隔离结构200。
本实施例中，形成的所述栅极结构300的顶部与所述第二区域Ⅱ的所述隔离结构200的顶部齐平。
本实施例中，所述栅极结构300包括位于所述鳍部110表面的栅介质层和位于所述栅介质层上的栅极层。
本实施例中，所述栅极层的材料为金属，包括TiN、TiAl或W。
形成所述栅极结构300后，刻蚀所述第二区域Ⅱ的所述隔离结构200和所述衬底100，形成第一开口。
本实施例中，刻蚀所述第二区域Ⅱ的所述隔离结构200和所述衬底100为分步刻蚀，先刻蚀所述第二区域Ⅱ的部分所述隔离结构200直至暴露出所述衬底100表面，再刻蚀部分厚度的所述衬底100。
具体的，刻蚀所述第二区域Ⅱ的部分所述隔离结构200的方法包括：
参考图2，在所述第一区域Ⅰ的所述栅极结构300表面和所述第二区域Ⅱ的所述隔离结构200的表面形成硬掩膜层400。
本实施例中，所述硬掩膜层400包括：位于所述栅极结构300和所述隔离结构200表面的第一硬掩膜层410，以及位于所述第一硬掩膜层410表面的第二硬掩膜层420。
本实施例中，所述第一硬掩膜层410的材料为氧化硅和氮化硅的复合层；其他实施例中，所述第一硬掩膜层410还可以是氧化硅和碳化硅的复合层。
本实施例中，所述第二硬掩膜层420的材料为氧化钛和氮化钛的复合层；其他实施例中，所述第二硬掩膜层420还可以是氧化物和氮化铝或者氧化物和氮化硼的复合层。
本实施例中，形成所述硬掩膜层400的方法包括：先在所述第一区域Ⅰ的所述栅极结构300表面和所述第二区域Ⅱ的所述隔离结构200表面形成所述第一硬掩膜层410，再在所述第一硬掩膜层410上形成所述第二硬掩膜层420。
形成所述第一硬掩膜层410的方法包括化学气相沉积法、物理气相沉积法或原子层沉积法；形成所述第二硬掩膜层420的方法包括化学气相沉积法、物理气相沉积法或原子层沉积法。
继续参考图2，在所述硬掩膜层400上形成图形化的第一光刻胶层430。
本实施例中，形成所述图形化的第一光刻胶层430的方法包括：在所述栅极结构300和所述隔离结构200表面沉积第一光刻胶材料，对所述第一光刻胶材料进行显影、曝光，形成所述图形化的第一光刻胶层430，所述图形化的第一光刻胶层430暴露出所述第二区域Ⅱ的所述隔离结构200的表面的部分所述硬掩膜层400。
参考图3，以所述图形化的第一光刻胶层430为掩膜，刻蚀所述硬掩膜层400，形成第三开口401，所述第三开口401暴露出所述第二区域Ⅱ的部分所述隔离结构200。
本实施例中，刻蚀所述硬掩膜层400的方法包括：先刻蚀所述第二硬掩膜层420至暴露出所述第一硬掩膜层410的表面，再刻蚀所述第一硬掩膜层410至暴露出所述隔离结构200的表面。
本实施例中，刻蚀所述第二硬掩膜层420的方法为干法刻蚀，所述干法刻蚀的刻蚀气氛包括三氟甲烷(CHF3)、四氟化碳(CF4)、氟甲烷(CH3F)和氧气。
本实施例中，刻蚀所述第一硬掩膜层410的方法为干法刻蚀，所述干法刻蚀的刻蚀气氛包括氯气、氧气和甲烷(CH4)。
形成所述第三开口401后，采用湿法腐蚀或灰化工艺去除所述图形化的第一光刻胶层430。
参考图4，沿所述第三开口401刻蚀暴露出的所述第二区域Ⅱ的所述隔离结构200，直至暴露出所述衬底100表面，形成第一凹槽210。
本实施例中，刻蚀所述隔离结构200的方法为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺的工艺参数包括：刻蚀气氛包括三氟甲烷(CHF3)、四氟化碳(CF4)、氟甲烷(CH3F)和氧气，刻蚀压强为5～100毫托，刻蚀温度为10～120℃。
参考图5，再沿所述第一凹槽210刻蚀部分厚度的所述衬底100，形成第一开口120。
本实施例中，刻蚀所述衬底100的厚度为具体刻蚀所述衬底100的厚度根据实际工艺要求进行选择。
本实施例中，刻蚀所述衬底100的方法为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺的工艺参数包括：刻蚀气氛包括溴化氢(HBr)、三氟化氮(NF3)、氯气和氧气，刻蚀压强为5～100毫托，刻蚀温度为10～120℃。
参考图6，形成所述第一开口120后，在所述第一开口120内填充满导电材料层121。
本实施例中，形成所述导电材料层121后，还对所述导电材料层121进行化学机械研磨。
本实施例中，所述导电材料层121的材料为钌(Ru)；其他实施例中，所述导电材料层121的材料还可以是铜(Cu)或石墨烯。
本实施例中，采用钌作为形成电源轨的材料，钌具有良好的导电性和抗高温耐腐蚀性，电气性能优良，是在半导体下一技术进程中取代铜等原始导电材料的绝佳选择。
本实施例中，填充满所述导电材料层121的方法为电化学沉积法。
需要说明的是，本实施例中，对所述导电材料层121进行化学机械研磨时，也研磨去除所述第二硬掩膜层420(参考图7)，所述第一硬掩膜层410作为化学机械研磨的研磨停止层，同时还可以作为所述隔离结构200和所述栅极结构300的保护层，避免所述隔离结构200和所述栅极结构300在化学机械研磨过程中损伤。
继续参考图7，在所述第一硬掩膜层410上形成图形化的第二光刻胶层440。
本实施例中，所述图形化的第二光刻胶层440暴露出所述第一区域Ⅰ的部分所述栅极结构300表面的所述第一硬掩膜层410。
参考图8，以所述图形化的第二光刻胶层440为掩膜，刻蚀所述第一硬掩膜层410，形成第四开口402，所述第四开口402暴露出所述第一区域Ⅰ的部分所述栅极结构300。
具体的，暴露出的所述栅极结构300的位置根据实际工艺中需要做栅极切割的部位来决定。
形成所述第四开口402后，采用湿法腐蚀或灰化工艺去除所述图形化的第二光刻胶层440。
参考图9，沿所述第四开口402刻蚀部分所述栅极结构300，直至暴露出所述隔离结构200表面，在所述栅极结构300中形成第二开口310，同时沿所述第三开口401刻蚀去除所述第一开口120内部分厚度的所述导电材料层121，形成电源轨500。
本实施例中，同时刻蚀所述栅极结构300和所述导电材料层121的工艺为干法刻蚀，所述干法刻蚀不需要增加额外的掩膜版，可以简化工序。
本实施例中，所述干法刻蚀工艺的工艺参数包括：刻蚀气氛包括四氟化碳(CF4)、三氯化硼(BCl3)、氧气、氯气和氦气，其中，四氟化碳的流量为0～100sccm，三氯化硼的流量为30～500sccm，氧气的流量为0～100sccm、氯气的流量为0～100sccm，氦气的流量为50～500sccm，刻蚀压强为2～100毫托，刻蚀温度为0～150℃。
采用本发明实施例提供的形成方法，同时刻蚀所述栅极结构300和所述导电材料层121，在所述栅极结构300中形成所述第二开口310，在所述第一开口120中形成所述电源轨500，后续在所述第二开口310中填充满介质层形成栅极切割结构。同时形成栅极切割结构和所述电源轨可以简化半导体结构形成的工艺流程，从而提高生产效率。并且形成的所述电源轨500部分埋入所述衬底100内，所述电源轨500与标准单元的有源层位于同一层，可以释放占用的金属层中用于布线迹线的空间，可以提高半导体结构的反应速度，减小标准单元的尺寸，提高半导体结构的性能。
参考图10，本实施例中，在形成所述第二开口310之后，再在所述第二开口310内填充满介质层311。
所述介质层311的材料包括氮化硅、氮氧化硅、氧化硅或碳化硅。
本实施例中，在所述第二开口310内填充满所述介质层311的方法为化学气相沉积法；其他实施例中，还可以采用物理气相沉积法或原子层沉积法填充所述介质层311。
本实施例中，所述介质层311用于隔离所述栅极结构300，使栅极结构300呈切割结构。
本实施例中，形成所述电源轨500后，还在所述电源轨500上形成金属层(图未示)。
所述金属层的材料包括钴、钨、铜、钌或铂等金属材料。
本实施例中，形成所述金属层的方法包括：在所述第二开口310内填充满所述介质层311时，同时在所述电源轨500上填充满所述介质层311；对所述介质层311进行化学机械平坦化；刻蚀去除所述电源轨500上的所述介质层311，在所述电源轨500上形成所述金属层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括相邻的第一区域和第二区域，所述第一区域的所述衬底上形成有若干鳍部；
在所述第一区域和所述第二区域的所述衬底上形成隔离结构；
形成横跨所述第一区域的所述鳍部及所述隔离结构的栅极结构；
刻蚀所述第二区域的所述隔离结构和所述衬底，形成第一开口；
在所述第一开口内填充满导电材料层；
刻蚀所述栅极结构至露出所述隔离结构，在所述栅极结构中形成第二开口，同时刻蚀去除所述第一开口内部分厚度的所述导电材料层，形成电源轨。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二开口和所述电源轨之后，还在所述第二开口内填充满介质层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述导电材料层的材料包括钌、铜或石墨烯。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一开口内填充满导电材料层的方法包括电化学沉积法。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述介质层的材料包括氮化硅、氮氧化硅、氧化硅或碳化硅。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述栅极结构，同时刻蚀所述导电材料层的工艺为干法刻蚀。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺的工艺参数包括：刻蚀气氛包括四氟化碳、三氯化硼、氧气、氯气和氦气，刻蚀压强为2～100毫托，刻蚀温度为0～150℃。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述第二区域的所述隔离结构和所述衬底的方法包括：
先刻蚀所述第二区域的所述隔离结构，直至暴露出所述衬底表面，形成第一凹槽；
再沿所述第一凹槽，继续刻蚀部分厚度所述衬底，形成所述第一开口。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀所述第二区域的所述隔离结构的方法包括：
在所述第一区域的所述栅极结构表面和所述第二区域的所述隔离结构表面形成硬掩膜层；
在所述硬掩膜层上形成图形化的第一光刻胶层；
以所述图形化的第一光刻胶层为掩膜，刻蚀所述硬掩膜层，形成第三开口，所述第三开口暴露出部分所述第二区域的所述隔离结构；
沿所述第三开口刻蚀所述第二区域的所述隔离结构，直至暴露出所述衬底表面，形成第一凹槽。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述硬掩膜层包括：位于所述栅极结构和所述隔离结构表面的第一硬掩膜层，以及位于所述第一硬掩膜层表面的第二硬掩膜层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，在所述第一开口内填充满导电材料层之后，去除所述第二硬掩膜层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，刻蚀所述栅极结构，同时刻蚀所述导电材料层的步骤包括：
在所述第一硬掩膜层上形成图形化的第二光刻胶层；
以所述图形化的第二光刻胶层为掩膜，刻蚀所述第一硬掩膜层，形成第四开口，所述第四开口暴露出所述第一区域的部分所述栅极结构；
沿所述第四开口，刻蚀部分所述栅极结构，直至暴露出所述隔离结构表面，形成第二开口；
同时沿所述第三开口，刻蚀去除部分厚度的所述导电材料层。
13.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一硬掩膜层包括氧化硅和氮化硅的复合层，所述第二硬掩膜层包括氧化钛和氮化钛的复合层。
CN201911072323.0A 2019-11-05 2019-11-05 半导体结构的形成方法 Active CN112786701B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911072323.0A CN112786701B (zh) 2019-11-05 2019-11-05 半导体结构的形成方法
US17/034,612 US11362033B2 (en) 2019-11-05 2020-09-28 Semiconductor structure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911072323.0A CN112786701B (zh) 2019-11-05 2019-11-05 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN112786701A CN112786701A (zh) 2021-05-11
CN112786701B true CN112786701B (zh) 2024-04-19

Family

ID=75688025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911072323.0A Active CN112786701B (zh) 2019-11-05 2019-11-05 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US11362033B2 (zh)
CN (1) CN112786701B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508847B2 (en) * 2020-03-09 2022-11-22 Intel Corporation Transistor arrangements with metal gate cuts and recessed power rails
US12094822B2 (en) 2020-11-17 2024-09-17 Intel Corporation Buried power rails with self-aligned vias to trench contacts
US12327791B2 (en) 2021-03-23 2025-06-10 Intel Corporation Integrated circuit structures with gate cuts above buried power rails
CN115915748A (zh) * 2021-09-29 2023-04-04 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346759A (zh) * 2016-05-06 2017-11-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN110323267A (zh) * 2018-03-29 2019-10-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160136715A (ko) * 2015-05-20 2016-11-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10083961B2 (en) * 2016-09-07 2018-09-25 International Business Machines Corporation Gate cut with integrated etch stop layer
KR102576212B1 (ko) * 2018-09-21 2023-09-07 삼성전자주식회사 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346759A (zh) * 2016-05-06 2017-11-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN110323267A (zh) * 2018-03-29 2019-10-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN112786701A (zh) 2021-05-11
US20210134722A1 (en) 2021-05-06
US11362033B2 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
CN112786701B (zh) 半导体结构的形成方法
CN104701150B (zh) 晶体管的形成方法
CN107799462B (zh) 半导体结构的形成方法
CN106548974A (zh) 半导体装置及其制造方法
CN111200017A (zh) 半导体结构及其形成方法
CN107039335B (zh) 半导体结构的形成方法
CN113363202B (zh) 半导体结构及其形成方法
CN106158725A (zh) 半导体结构的形成方法
CN107039334B (zh) 半导体结构的形成方法
CN111627907B (zh) 半导体结构及其形成方法
CN112786535B (zh) 半导体结构的形成方法
US20230154848A1 (en) Semiconductor structure
CN113555436B (zh) 半导体结构及其形成方法
CN113555437B (zh) 半导体结构及其形成方法
CN114156228A (zh) 半导体结构及其形成方法
CN113707719B (zh) 半导体结构及其形成方法
CN113972172B (zh) 半导体结构及其形成方法
CN115394718B (zh) 半导体器件及其制造方法
CN113394191B (zh) 半导体结构及其形成方法
CN114141751B (zh) 半导体结构及其形成方法
CN108666272B (zh) 半导体结构及其形成方法
CN105161457B (zh) 半导体基板的制备方法
CN115249743A (zh) 半导体结构及其形成方法
CN107275329B (zh) 半导体器件及其形成方法
TWI584433B (zh) 半導體結構及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant