CN112671407A - 应用于超低功耗模数转换器的栅压自举开关电路 - Google Patents

Abstract

本发明公开一种应用于超低功耗模数转换器的栅压自举开关电路，采用单相时钟SP，在采样时通过第一级自举电路和辅助级自举电路将采样MOS管MS的栅极电压置为Vin+2VDD，从而使得采样MOS管MS的栅极‑源极电压差在采样阶段恒定为2VDD，采样管的导通电阻进一步变小，使线性度提高，采样开关电路的精度也有所提高；基于提出的两级自举电路，采用第六NMOS管M6和第七NMOS管M7串联作为采样MOS管MS的衬底开关，当处于采样模式时，采样MOS管MS的栅极电位与衬底电位保持一致，减小采样MOS管MS的衬偏效应，降低谐波失真。

Description

应用于超低功耗模数转换器的栅压自举开关电路

技术领域

本发明涉及集成电路设计技术领域，具体涉及一种应用于超低功耗模数转换器的栅压自举开关电路。

背景技术

采样开关是超低功耗模数转换器的最前端电路，具有采样和保持功能，它所能实现的精度和线性度会影响整个模数转换器的系统性能，因此采样开关电路的设计尤为重要。采样保持电路中的采样开关分为三种：单个NMOS管或PMOS管构成、CMOS传输门和栅压自举开关电路。这三种开关各有优势，其中栅压自举开关电路(Bootstrap Switch Circuit)虽然结构复杂，但是具有导通电阻最小，输入范围大，高线性度的优点，因此适用于超低功耗模数转换器(Ultra Low Power Analog to Digital Converter)，以实现对输入模拟信号的采样和保持功能。

传统的栅压自举开关电路结构如图1所示，它由采样开关管和栅压自举电路两部分构成，其中MS为采样管，C1和M1～MT构成栅压自举电路。众所周知，开关晶体管的导通电阻与栅极-源极过驱动电压成反比，并且在很大程度上取决于输入信号电平和电源电压，这会降低电路(尤其是在超低电压工作时)的线性度。在传统的栅压自举开关电路中，由于栅极-源极过驱动电压仍然很低，1倍的VDD的自举不足以降低开关晶体管的导通电阻和体效应，且会带来非线性问题。

发明内容

本发明所要解决的是现有栅压自举开关电路线性度不高的问题，提供一种应用于超低功耗模数转换器的栅压自举开关电路。

为解决上述问题，本发明是通过以下技术方案实现的：

应用于超低功耗模数转换器的栅压自举开关电路，由输入反相器、第一级自举电路、辅助级自举电路、衬底开关和采样电路组成；输入反相器包括MOS管M1和MOS管M2；第一级自举电路包括MOS管M3a、MOS管M3b、MOS管M3c、MOS管M3d和电容C1；辅助级自举电路包括MOS管M4a、MOS管M4b、MOS管M4c、MOS管M4d、MOS管M5和电容C2；衬底开关包括MOS管M6和MOS管M7；采样电路包括采样MOS管MS。

MOS管M1的源极、MOS管M3a的源极和MOS管M4a的源极连接工作电压VDD；MOS管M2的源极、MOS管M3c的源极、MOS管M4c的源极、MOS管M4d的源极、MOS管M7的源极接地；MOS管M1的栅极与MOS管M2的栅极同时连接单相时钟SP；电容C1的上极板连接MOS管M3a的漏极和MOS管M3b的源极；电容C1下极板连接MOS管M3c漏极和MOS管M3d的源极；MOS管M3a的栅极、MOS管M3b的漏极和MOS管M3d的栅极连接；MOS管M3b的栅极、MOS管M3d的漏极和MOS管M3c的栅极连接MOS管M2的漏极；电容C2的上极板连接MOS管M4a的漏极和MOS管M4b的源极；电容C2的下极板和MOS管M4c的漏极连接MOS管M3d的栅极；MOS管M4a的栅极、MOS管M4b的漏极、MOS管M4d的漏极和MOS管M5的栅极连接；MOS管M4b的栅极连接MOS管M3b的栅极；MOS管M4c的栅极和MOS管M4d的栅极连接MOS管M3c的栅极；MOS管M5的源极连接MOS管M3d的源极；MOS管M5的漏极连接MOS管M6的漏极；MOS管M6的栅极连接MOS管M4b的漏极；MOS管M6的源极连接MOS管M7的漏极；MOS管M7的栅极连接MOS管M4d的栅极；采样MOS管MS的栅极连接MOS管M5的栅极，采样MOS管MS的源极和MOS管M6的漏极连接输入信号Vin，采样MOS管MS的漏极连接输出信号Vout，采样MOS管MS衬底连接到MOS管M7的漏极。

作为改进，采样电路还进一步包括采样电容CS；采样电容CS的上极板连接采样MOS管MS的漏极；采样电容CS的下极板接地。

上述方案中，MOS管M1、MOS管M3a、MOS管M3b、MOS管M4a和MOS管M4b为PMOS管；MOS管M2、MOS管M3c、MOS管M3d、MOS管M4c、MOS管M4d、MOS管M5、MOS管M6和MOS管M7和采样MOS管MS为NMOS管。

作为改进，MOS管M3a的衬底与MOS管M3a的漏极相接；MOS管M4a的衬底与MOS管M4a的漏极相接；MOS管M3b的衬底与MOS管M3b的源极相接。

与现有技术相比，本发明具有如下特点：

1、本发明采用单相时钟SP，在采样时通过第一级自举电路和辅助级自举电路将采样MOS管MS的栅极电压置为Vin+2VDD，从而使得采样MOS管MS的栅源电压差在采样阶段恒定为2VDD，与传统结构相比，采样管的导通电阻变得更小，使线性度提高，采样开关电路的精度也有所提高；

2、基于提出的自举电路结构，采用NMOS管M6和NMOS管M7串联作为采样MOS管MS的衬底开关，当处于采样模式时，采样MOS管MS的栅极电位与衬底电位保持一致，减小采样MOS管MS的衬偏效应，降低谐波失真。

附图说明

图1为传统栅压自举开关电路的原理图。

图2为本发明的栅压自举开关电路的原理图。

图3为本发明实施例栅压自举开关中的单相时钟信号、输入信号和输出信号的对比波形图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实例，对本发明进一步详细说明。

一种应用于超低功耗模数转换器的栅压自举开关电路，如图2所示，由输入反相器、第一级自举电路、辅助级自举电路、衬底开关和采样电路组成。输入反相器包括MOS管M1和MOS管M2。第一级自举电路包括MOS管M3a、MOS管M3b、MOS管M3c、MOS管M3d和电容C1。辅助级自举电路包括MOS管M4a、MOS管M4b、MOS管M4c、MOS管M4d、MOS管M5和电容C2。衬底开关包括MOS管M6和MOS管M7。采样电路包括采样MOS管MS和采样电容CS。

MOS管M1的源极、MOS管M3a的源极和MOS管M4a的源极连接工作电压VDD；MOS管M2的源极、MOS管M3c的源极、MOS管M4c的源极、MOS管M4d的源极、MOS管M7的源极接地；MOS管M1的栅极与MOS管M2的栅极同时连接单相时钟SP；电容C1的上极板连接MOS管M3a的漏极和MOS管M3b的源极；电容C1下极板连接MOS管M3c漏极和MOS管M3d的源极；MOS管M3a的栅极、MOS管M3b的漏极和MOS管M3d的栅极连接；MOS管M3b的栅极、MOS管M3d的漏极和MOS管M3c的栅极连接MOS管M2的漏极；电容C2的上极板连接MOS管M4a的漏极和MOS管M4b的源极；电容C2的下极板和MOS管M4c的漏极连接MOS管M3d的栅极；MOS管M4a的栅极、MOS管M4b的漏极、MOS管M4d的漏极和MOS管M5的栅极连接；MOS管M4b的栅极连接MOS管M3b的栅极；MOS管M4c的栅极和MOS管M4d的栅极连接MOS管M3c的栅极；MOS管M5的源极连接MOS管M3d的源极；MOS管M5的漏极连接MOS管M6的漏极；MOS管M6的栅极连接MOS管M4b的漏极；MOS管M6的源极连接MOS管M7的漏极；MOS管M7的栅极连接MOS管M4d的栅极；采样MOS管MS的栅极连接MOS管M5的栅极，采样MOS管MS的源极和MOS管M6的漏极连接输入信号Vin，采样MOS管MS的漏极和采样电容CS的上极板连接输出信号Vout，采样MOS管MS衬底连接到MOS管M7的漏极，采样电容CS的下极板接地。

MOS管M1、MOS管M3a、MOS管M3b、MOS管M4a和MOS管M4b为PMOS管，所有PMOS管的衬底接工作电压VDD。MOS管M2、MOS管M3c、MOS管M3d、MOS管M4c、MOS管M4d、MOS管M5、MOS管M6和MOS管M7和采样MOS管MS为NMOS管，所有NMOS管的衬底接地。为了能够提升电路的稳定性，在本发明优选实施例中，MOS管M3a的衬底与MOS管M3a的漏极相接；MOS管M4a的衬底与MOS管M4a的漏极相接；MOS管M3b的衬底与MOS管M3b的源极相接，其余的PMOS管的衬底按常规接法接工作电压VDD，其余NMOS管的衬底按常规接法接地。

本发明的工作过程如下：

1)单相时钟SP为低电平时，第一级自举电路和辅助级自举电路均处于保持模式，PMOS管M1导通，使得PMOS管M1漏极电平置为高电平，从而使NMOS管M3c、NMOS管M4c、NMOS管M4d和NMOS管M7导通，电容C1下极板通过NMOS管M3c连接到地，电容C2下极板通过NMOS管M4c连接到地，PMOS管M3a栅极通过NMOS管M4c连接到地，从而PMOS管M3a导通，使电容C1上极板置为VDD，PMOS管M4a栅极通过NMOS管M4d连接到地，从而PMOS管M4a导通，使电容C2上极板置为VDD。由于PMOS管M4b截止，电容C2和采样MOS管MS分离，采样MOS管MS栅极通过NMOS管M4d连接到地，从而使得采样MOS管MS断开，采样MOS管MS衬底通过NMOS管M7接地。

2)单相时钟SP为高电平时，第一级自举电路和辅助级自举电路均在采样模式下工作，NMOS管M2导通，使得NMOS管M2漏极接低电平，从而NMOS管M3c、NMOS管M4c、NMOS管M4d和NMOS管M7截止，PMOS管M4b栅极通过NMOS管M2连接到地，从而使得PMOS管M4b导通，抬高NMOS管M5、采样MOS管MS和NMOS管M6的栅压，由于NMOS管M5导通，使得电容C1下极板连接到输入信号Vin，即电容C1下极板电平为Vin，PMOS管M3b栅极通过NMOS管M2连接到地，从而PMOS管M3b导通，使电容C1和电容C2(电容C1和电容C2均在保持模式下已预充电至VDD)串联，采样MOS管MS的栅极电压置为Vin+2VDD，NMOS管M6导通，从而使得采样MOS管MS的衬底连接输入信号Vin，使采样管的栅极电位与衬底电位保持一致。

图3为本发明实施例栅压自举开关中的单相时钟信号、输入信号和输出信号的对比波形图。本发明采用单相时钟SP，在采样时通过第一级自举电路和辅助级自举电路将采样MOS管MS的栅极电压置为Vin+2VDD，从而使得采样MOS管MS的栅极-源极电压差在采样阶段恒定为2VDD，采样管的导通电阻进一步变小，使线性度提高，采样开关电路的精度也有所提高；基于提出的两级自举电路，采用NMOS管M6和NMOS管M7串联作为采样MOS管MS的衬底开关，当处于采样模式时，采样MOS管MS的栅极电位与衬底电位保持一致，减小采样MOS管MS的衬偏效应，降低谐波失真。

需要说明的是，尽管以上本发明所述的实施例是说明性的，但这并非是对本发明的限制，因此本发明并不局限于上述具体实施方式中。在不脱离本发明原理的情况下，凡是本领域技术人员在本发明的启示下获得的其它实施方式，均视为在本发明的保护之内。

Claims (4)

1.应用于超低功耗模数转换器的栅压自举开关电路，其特征是，由输入反相器、第一级自举电路、辅助级自举电路、衬底开关和采样电路组成；输入反相器包括MOS管M1和MOS管M2；第一级自举电路包括MOS管M3a、MOS管M3b、MOS管M3c、MOS管M3d和电容C1；辅助级自举电路包括MOS管M4a、MOS管M4b、MOS管M4c、MOS管M4d、MOS管M5和电容C2；衬底开关包括MOS管M6和MOS管M7；采样电路包括采样MOS管MS；

MOS管M1的源极、MOS管M3a的源极和MOS管M4a的源极连接工作电压VDD；MOS管M2的源极、MOS管M3c的源极、MOS管M4c的源极、MOS管M4d的源极、MOS管M7的源极接地；MOS管M1的栅极与MOS管M2的栅极同时连接单相时钟SP；电容C1的上极板连接MOS管M3a的漏极和MOS管M3b的源极；电容C1下极板连接MOS管M3c漏极和MOS管M3d的源极；MOS管M3a的栅极、MOS管M3b的漏极和MOS管M3d的栅极连接；MOS管M3b的栅极、MOS管M3d的漏极和MOS管M3c的栅极连接MOS管M2的漏极；电容C2的上极板连接MOS管M4a的漏极和MOS管M4b的源极；电容C2的下极板和MOS管M4c的漏极连接MOS管M3d的栅极；MOS管M4a的栅极、MOS管M4b的漏极、MOS管M4d的漏极和MOS管M5的栅极连接；MOS管M4b的栅极连接MOS管M3b的栅极；MOS管M4c的栅极和MOS管M4d的栅极连接MOS管M3c的栅极；MOS管M5的源极连接MOS管M3d的源极；MOS管M5的漏极连接MOS管M6的漏极；MOS管M6的栅极连接MOS管M4b的漏极；MOS管M6的源极连接MOS管M7的漏极；MOS管M7的栅极连接MOS管M4d的栅极；采样MOS管MS的栅极连接MOS管M5的栅极，采样MOS管MS的源极和MOS管M6的漏极连接输入信号Vin，采样MOS管MS的漏极连接输出信号Vout，采样MOS管MS衬底连接到MOS管M7的漏极。

2.根据权利要求1所述的应用于超低功耗模数转换器的栅压自举开关电路，其特征是，采样电路还进一步包括采样电容CS；采样电容CS的上极板连接采样MOS管MS的漏极；采样电容CS的下极板接地。

3.根据权利要求1所述的应用于超低功耗模数转换器的栅压自举开关电路，其特征是，MOS管M1、MOS管M3a、MOS管M3b、MOS管M4a和MOS管M4b为PMOS管；MOS管M2、MOS管M3c、MOS管M3d、MOS管M4c、MOS管M4d、MOS管M5、MOS管M6和MOS管M7和采样MOS管MS为NMOS管。

4.根据权利要求1所述的应用于超低功耗模数转换器的栅压自举开关电路，其特征是，MOS管M3a的衬底与MOS管M3a的漏极相接；MOS管M4a的衬底与MOS管M4a的漏极相接；MOS管M3b的衬底与MOS管M3b的源极相接。

Images