CN112638105B - 一种功率模块及其封装方法 - Google Patents
一种功率模块及其封装方法 Download PDFInfo
- Publication number
- CN112638105B CN112638105B CN202011560566.1A CN202011560566A CN112638105B CN 112638105 B CN112638105 B CN 112638105B CN 202011560566 A CN202011560566 A CN 202011560566A CN 112638105 B CN112638105 B CN 112638105B
- Authority
- CN
- China
- Prior art keywords
- power module
- copper
- ceramic substrate
- drain
- clad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 137
- 239000000919 ceramic Substances 0.000 claims abstract description 131
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052802 copper Inorganic materials 0.000 claims abstract description 48
- 239000010949 copper Substances 0.000 claims abstract description 48
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 42
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 40
- 238000005253 cladding Methods 0.000 claims description 26
- 238000003466 welding Methods 0.000 claims description 21
- 150000001875 compounds Chemical class 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 239000004634 thermosetting polymer Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- -1 silicon carbide metal-oxide Chemical class 0.000 claims description 3
- 238000009826 distribution Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 7
- 238000003475 lamination Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000001808 coupling effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
- H05K7/1427—Housings
- H05K7/1432—Housings specially adapted for power drive units or power converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
本发明公开了一种功率模块及其封装方法，包括上功率模块以及下功率模块；上功率模块包括覆铜陶瓷基板单元、信号汇集区域单元以及芯片并联单元；覆铜陶瓷基板单元包括栅极、源极、辅助源极以及漏极的覆铜陶瓷基板；漏极和源极的覆铜陶瓷基板叠层放置；信号汇集区域单元包括栅极、源极、辅助源极以及漏极的信号汇集区域；信号汇集区域分别设置在相对应的覆铜陶瓷基板的覆铜上；芯片并联单元包括三个并联的MOSFET芯片；MOSFET芯片的栅极、源极、辅助源极以及漏极分别与相对应的信号汇集区域相连接；上功率模块和下功率模块的结构相同；上功率模块的源极信号汇集区域与下功率模块的漏极信号汇集区域相连接。本发明能够改善电流分布的均匀性。
Description
技术领域
本发明涉及模块封装技术领域，特别是涉及一种功率模块及其封装方法。
背景技术
近年来，硅基(Si)功率半导体器件受材料的限制已接近其材料的本征极限，难以满足电力电子装备的更高需求。以碳化硅(SiC)为代表的宽禁带功率半导体器件凭借其高禁带宽度、高临界电场击穿场强和高热导率，逐步应用于高频、高温和大功率电力电子领域。由于商业化量产碳化硅金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)器件电流等级较低的原因，采用成本较低、可靠性较高的器件并联是解决更大功率应用需求的重要手段。
目前的功率模块内部均是采取多芯片并联从而实现更大的电流等级，但是随着并联芯片数量的增多，电路布局不对称和公共支路阻抗耦合效应等因素会导致并联芯片间的支路杂散电感分布不均匀，进而导致并联芯片间的电流分配不均衡，由此产生不均衡的开关损耗和电气应力，严重情况下会导致电流分配过大的器件失效，进而危及其它并联器件的安全。
发明内容
本发明的目的是提供一种功率模块及其封装方法，以解决现有技术中的功率模块中由于电路布局不对称和公共支路阻抗耦合效应的影响导致并联芯片间的支路杂散电感分布不均匀的问题。
为实现上述目的，本发明提供了如下方案：
一种功率模块，包括上功率模块以及下功率模块；
所述上功率模块包括覆铜陶瓷基板单元、信号汇集区域单元以及芯片并联单元；
所述覆铜陶瓷基板单元包括栅极覆铜陶瓷基板、源极覆铜陶瓷基板、辅助源极覆铜陶瓷基板以及漏极覆铜陶瓷基板；所述漏极覆铜陶瓷基板和所述源极覆铜陶瓷基板叠层放置；
所述信号汇集区域单元包括栅极信号汇集区域、源极信号汇集区域、辅助源极信号汇集区域以及漏极信号汇集区域；所述栅极信号汇集区域设在所述栅极覆铜陶瓷基板的覆铜上；所述源极信号汇集区域设在所述源极覆铜陶瓷基板的覆铜上；所述辅助源极信号汇集区域设在所述辅助源极覆铜陶瓷基板的覆铜上；所述漏极信号汇集区域设在所述漏极覆铜陶瓷基板的覆铜上；
所述芯片并联单元包括碳化硅金属-氧化物半导体场效应晶体管MOSFET芯片并联组；所述MOSFET芯片并联组为三个并联连接且相互平行的MOSFET芯片；所述MOSFET芯片并联组设在所述漏极覆铜陶瓷基板上；所述MOSFET芯片并联组的栅极通过键合线与所述栅极信号汇集区域相连接；所述MOSFET芯片并联组的源极通过键合线与所述源极信号汇集区域相连接；所述MOSFET芯片并联组的辅助源极通过键合线与所述辅助源极信号汇集区域相连接；所述MOSFET芯片并联组的漏极设在所述漏极覆铜陶瓷基板的覆铜上；
所述上功率模块和所述下功率模块的结构相同；所述上功率模块的源极信号汇集区域与所述下功率模块的漏极信号汇集区域相连接。
可选地，所述芯片并联单元还包括：碳化硅二极管芯片并联组；所述二极管芯片并联组为三个并联连接且相互平行的碳化硅二极管芯片；所述二极管芯片并联组设在所述漏极覆铜陶瓷基板上；所述二极管芯片并联组的阳极通过键合线与所述MOSFET芯片并联组的源极相连接，所述二极管芯片并联组的阳极通过键合线与所述源极信号汇集区域相连接，所述二极管芯片并联组的阴极设在所述漏极覆铜陶瓷基板的覆铜上。
可选地，还包括：信号端子单元；所述信号端子单元为扁平化结构；
所述信号端子单元包括栅极驱动信号端子、源极功率信号端子、辅助源极驱动信号端子以及漏极功率信号端子；所述栅极驱动信号端子与所述栅极信号汇集区域相连接；所述源极功率信号端子与所述源极信号汇集区域相连接；所述辅助源极驱动信号端子与所述辅助源极信号汇集区域相连接；所述漏极功率信号端子与所述漏极信号汇集区域相连接。
可选地，所述三个并联连接且相互平行的MOSFET芯片之间的间隔相等。
可选地，所述三个并联连接且相互平行的二极管芯片之间的间隔相等。
一种功率模块封装方法，所述功率模块封装方法应用于上述所述的功率模块，所述功率模块封装方法包括：
在上功率模块的漏极覆铜陶瓷基板上设置碳化硅MOSFET芯片区域；在上功率模块的栅极覆铜陶瓷基板的覆铜上设置栅极信号汇集区域；在上功率模块的源极覆铜陶瓷基板的覆铜上设置源极信号汇集区域；在上功率模块的辅助源极覆铜陶瓷基板的覆铜上设置辅助源极信号汇集区域；在上功率模块的漏极覆铜陶瓷基板的覆铜上设置漏极信号汇集区域；将上功率模块中的漏极覆铜陶瓷基板和源极覆铜陶瓷基板叠层放置；
在上功率模块的所述碳化硅MOSFET芯片区域内焊接三个并联且相互平行的碳化硅MOSFET芯片；
将上功率模块的所述MOSFET芯片的漏极焊接在所述漏极覆铜陶瓷基板的覆铜上；将上功率模块的所述MOSFET芯片的栅极通过键合线连接到所述栅极信号汇集区域；将上功率模块的所述MOSFET芯片的辅助源极通过键合线连接到所述辅助源极信号汇集区域；将上功率模块的所述MOSFET芯片的源极通过键合线连接到所述源极信号汇集区域；
制备与所述上功率模块结构相同的下功率模块；连接所述上功率模块的源极信号汇集区域和所述下功率模块的漏极信号汇集区域；将液态复合物灌入所述上功率模块的内部和所述下功率模块的内部，并在常温条件或加热条件下将所述液态复合物固化成为热固性高分子绝缘材料。
可选地，还包括：
在上功率模块的所述漏极覆铜陶瓷基板上设置碳化硅二极管芯片区域；在所述碳化硅二极管芯片区域内焊接三个并联且相互平行的碳化硅二极管芯片；将所述二极管芯片的阴极焊接在所述漏极覆铜陶瓷基板的覆铜上；将所述二极管芯片的阳极通过键合线与所述MOSFET芯片的源极相连接，将所述二极管芯片的阳极通过键合线与所述源极信号汇集区域相连接。
可选地，还包括：
在上功率模块的所述栅极信号汇集区域焊接栅极驱动信号端子；在上功率模块的所述源极信号汇集区域焊接源极功率信号端子；在上功率模块的所述辅助源极信号汇集区域焊接辅助源极驱动信号端子；在上功率模块的所述漏极信号汇集区域焊接漏极功率信号端子；将所述栅极驱动信号端子、源极功率信号端子、辅助源极驱动信号端子以及漏极功率信号端子均焊接为扁平化结构。
可选地，所述三个并联连接且相互平行的MOSFET芯片之间的间隔相等。
可选地，所述三个并联连接且相互平行的二极管芯片之间的间隔相等。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明公开了一种功率模块及其封装方法，利用功率模块中并联芯片间漏极侧支路和源极侧支路电流流向相反的特点，将漏极覆铜陶瓷基板和源极覆铜陶瓷基板通过叠层放置，增加了两基板间的距宽比，增强了两基板间的磁场耦合，进而增强互感抵消并联器件间支路杂散电感，降低了芯片间主功率回路杂散电感的分布差异，从而改善了电流分布的均匀性。并且采用扁平化结构的信号端子，降低了信号端子设计的复杂度，提升了安装的便捷性。同时上功率模块的漏极功率信号端子和下功率模块的源极功率信号端子的电流流向相反，利用互感可以进一步减小主功率回路的杂散电感，降低开关瞬态功率模块的电气应力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的功率模块的结构图；
图2为本发明实施例提供的功率模块的上功率模块的的结构图；
图3为本发明实施例提供的功率模块的上功率模块的的俯视图；
图4为本发明实施例提供的功率模块的下功率模块的的结构图；
图5为本发明实施例提供的功率模块的双脉冲测试电路原理示意图；
图6为本发明实施例提供的功率模块的覆铜陶瓷基板放置示意图；
图7为本发明实施例提供的上功率模块的芯片并联单元示意图。
符号说明：上功率模块1、下功率模块2、键合线3、辅助源极驱动信号端子4、栅极驱动信号端子5、漏极功率信号端子6、源极功率信号端子7、MOSFET芯片并联组8、二极管芯片并联组9、栅极覆铜陶瓷基板10、辅助源极覆铜陶瓷基板11、源极覆铜陶瓷基板12、漏极覆铜陶瓷基板13、漏极信号汇集区域14、源极信号汇集区域15、栅极信号汇集区域16、辅助源极信号汇集区域17，下功率模块的漏极功率信号端子18、下功率模块的漏极覆铜陶瓷基板19、下功率模块的漏极信号汇集区域20、下功率模块的二极管芯片并联组21、下功率模块的源极覆铜陶瓷基板22、下功率模块的MOSFET芯片并联组23、下功率模块的源极信号汇集区域24、下功率模块的辅助源极覆铜陶瓷基板25、下功率模块的辅助源极驱动信号端子26、下功率模块的辅助源极信号汇集区域27、下功率模块的源极功率信号端子28、下功率模块的栅极覆铜陶瓷基板29、下功率模块的栅极驱动信号端子30、下功率模块的栅极信号汇集区域31。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种功率模块及其封装方法，利用功率模块中并联器件间漏极侧支路和源极侧支路电流流向相反的特点，将漏极覆铜陶瓷基板和源极覆铜陶瓷基板通过叠层放置增强互感抵消并联器件间支路杂散电感，降低了芯片间主功率回路杂散电感的分布差异，从而改善了电流分布的均匀性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明实施例提供的功率模块的结构图，如图1所示，一种功率模块，包括上功率模块1以及下功率模块2；
图2为本发明实施例提供的功率模块的上功率模块的的结构图，图3为本发明实施例提供的功率模块的上功率模块的的俯视图，图7为本发明实施例提供的上功率模块的芯片并联单元示意图，如图2、图3和图7所示，所述上功率模块1包括覆铜陶瓷基板单元、信号汇集区域单元以及芯片并联单元；所述覆铜陶瓷基板单元包括栅极覆铜陶瓷基板10、源极覆铜陶瓷基板12、辅助源极覆铜陶瓷基板11以及漏极覆铜陶瓷基板13；所述漏极覆铜陶瓷基板13和所述源极覆铜陶瓷基板12叠层放置。
所述信号汇集区域单元包括栅极信号汇集区域16、源极信号汇集区域15、辅助源极信号汇集区域17以及漏极信号汇集区域14；所述栅极信号汇集区域16设在所述栅极覆铜陶瓷基板10的覆铜上；所述源极信号汇集区域15设在所述源极覆铜陶瓷基板12的覆铜上；所述辅助源极信号汇集区域17设在所述辅助源极覆铜陶瓷基板11的覆铜上；所述漏极信号汇集区域14设在所述漏极覆铜陶瓷基板13的覆铜上。
所述芯片并联单元包括碳化硅金属-氧化物半导体场效应晶体管MOSFET芯片并联组8；所述MOSFET芯片并联组8为三个并联连接且相互平行的MOSFET芯片；所述MOSFET芯片并联组8设在所述漏极覆铜陶瓷基板13上；所述MOSFET芯片并联组8的栅极通过键合线3与所述栅极信号汇集区域16相连接；所述MOSFET芯片并联组8的源极通过键合线3与所述源极信号汇集区域15相连接；所述MOSFET芯片并联组8的辅助源极通过键合线3与所述辅助源极信号汇集区域17相连接；所述MOSFET芯片并联组8的漏极设在所述漏极覆铜陶瓷基板13的覆铜上。
所述上功率模块1和所述下功率模块2的结构相同；所述上功率模块1的源极信号汇集区域15与所述下功率模块的漏极信号汇集区域20相连接。
在实际应用中，所述芯片并联单元还包括：碳化硅二极管芯片并联组9；所述二极管芯片并联组9为三个并联连接且相互平行的碳化硅二极管芯片；所述二极管芯片并联组9设在所述漏极覆铜陶瓷基板13上；所述二极管芯片并联组9的阳极通过键合线3与所述MOSFET芯片并联组8的源极相连接，所述二极管芯片并联组9的阳极通过键合线3与所述源极信号汇集区域15相连接，所述二极管芯片并联组9的阴极设在所述漏极覆铜陶瓷基板13的覆铜上。所述二极管芯片并联组9的阴极与所述MOSFET芯片并联组8的漏极均设在所述漏极覆铜陶瓷基板13的覆铜上，因此所述二极管芯片并联组9的阴极与所述MOSFET芯片并联组8的漏极是电连接的。如图7所示，三个MOSFET漏极和三个二极管阴极均焊接在漏极覆铜陶瓷基板13的覆铜上，因此MOSFET漏极和二极管阴极是连通的。
在实际应用中，还包括：信号端子单元；所述信号端子单元为扁平化结构；
所述信号端子单元包括栅极驱动信号端子5、源极功率信号端子7、辅助源极驱动信号端子4以及漏极功率信号端子6；所述栅极驱动信号端子5与所述栅极信号汇集区域16相连接；所述源极功率信号端子7与所述源极信号汇集区域15相连接；所述辅助源极驱动信号端子4与所述辅助源极信号汇集区域17相连接；所述漏极功率信号端子6与所述漏极信号汇集区域14相连接。
在实际应用中，所述三个并联连接且相互平行的MOSFET芯片之间的间隔相等。
在实际应用中，所述三个并联连接且相互平行的二极管芯片之间的间隔相等。
图4为本发明实施例提供的功率模块的下功率模块的的结构图，如图4所示，所述下功率模块的漏极覆铜陶瓷基板19和所述下功率模块的源极覆铜陶瓷基板22叠层放置。
所述下功率模块的栅极信号汇集区域31设在所述下功率模块的栅极覆铜陶瓷基板29的覆铜上；所述下功率模块的源极信号汇集区域24设在所述下功率模块的源极覆铜陶瓷基板22的覆铜上；所述下功率模块的辅助源极信号汇集区域27设在所述下功率模块的辅助源极覆铜陶瓷基板25的覆铜上；所述下功率模块的漏极信号汇集区域20设在所述下功率模块的漏极覆铜陶瓷基板19的覆铜上。
所述下功率模块的MOSFET芯片并联组23为三个并联连接且相互平行的MOSFET芯片；所述下功率模块的MOSFET芯片并联组23设在所述下功率模块的漏极覆铜陶瓷基板19上；所述下功率模块的MOSFET芯片并联组23的栅极通过键合线3与所述下功率模块的栅极信号汇集区域31相连接；所述下功率模块的MOSFET芯片并联组23的源极通过键合线3与所述下功率模块的源极信号汇集区域24相连接；所述下功率模块的MOSFET芯片并联组23的辅助源极通过键合线3与所述下功率模块的辅助源极信号汇集区域27相连接；所述下功率模块的MOSFET芯片并联组23的漏极设在所述下功率模块的漏极覆铜陶瓷基板19的覆铜上。所述下功率模块的二极管芯片并联组21为三个并联连接且相互平行的碳化硅二极管芯片；所述下功率模块的二极管芯片并联组21设在所述下功率模块的漏极覆铜陶瓷基板19上；所述下功率模块的二极管芯片并联组21的阳极通过键合线3与所述下功率模块的MOSFET芯片并联组23的源极相连接，所述下功率模块的二极管芯片并联组21的阳极通过键合线3与所述下功率模块的源极信号汇集区域24相连接，所述下功率模块的二极管芯片并联组21的阴极设在所述下功率模块的漏极覆铜陶瓷基板19的覆铜上。所述下功率模块的二极管芯片并联组21的阴极与所述下功率模块的MOSFET芯片并联组23的漏极均设在所述下功率模块的漏极覆铜陶瓷基板19的覆铜上，因此所述下功率模块的二极管芯片并联组21的阴极与所述下功率模块的MOSFET芯片并联组23的漏极是电连接的。
所述下功率模块的栅极驱动信号端子30与所述下功率模块的栅极信号汇集区域31相连接；所述下功率模块的源极功率信号端子28与所述下功率模块的源极信号汇集区域24相连接；所述下功率模块的辅助源极驱动信号端子26与所述下功率模块的辅助源极信号汇集区域27相连接；所述下功率模块的漏极功率信号端子18与所述下功率模块的漏极信号汇集区域20相连接，下功率模块的栅极驱动信号端子30、下功率模块的源极功率信号端子28、下功率模块的辅助源极驱动信号端子26以及下功率模块的漏极功率信号端子18均为扁平化结构。所述下功率模块的所述三个并联连接且相互平行的MOSFET芯片之间的间隔相等，所述下功率模块的所述三个并联连接且相互平行的二极管芯片之间的间隔相等。
一种功率模块封装方法，所述功率模块封装方法应用于上述所述的功率模块，所述功率模块封装方法包括：
在上功率模块1的漏极覆铜陶瓷基板13上设置碳化硅MOSFET芯片区域；在上功率模块1的栅极覆铜陶瓷基板10的覆铜上设置栅极信号汇集区域16；在上功率模块1的源极覆铜陶瓷基板12的覆铜上设置源极信号汇集区域15；在上功率模块1的辅助源极覆铜陶瓷基板11的覆铜上设置辅助源极信号汇集区域17；在上功率模块1的漏极覆铜陶瓷基板13的覆铜上设置漏极信号汇集区域14；将上功率模块1中的漏极覆铜陶瓷基板13和源极覆铜陶瓷基板12通过叠层放置。
在上功率模块1的所述碳化硅MOSFET芯片区域内焊接三个并联且相互平行的碳化硅MOSFET芯片。
将上功率模块1的所述MOSFET芯片的栅极通过键合线3连接到所述栅极信号汇集区域16；将上功率模块1的所述MOSFET芯片的辅助源极通过键合线3连接到所述辅助源极信号汇集区域17；将上功率模块1的所述MOSFET芯片的源极通过键合线3连接到所述源极信号汇集区域15；将上功率模块1的所述MOSFET芯片的漏极焊接在所述漏极覆铜陶瓷基板13的覆铜上。
制备与所述上功率模块1结构相同的下功率模块2；连接所述上功率模块1的源极信号汇集区域15和所述下功率模块的漏极信号汇集区域20；将液态复合物灌入所述上功率模块1的内部和所述下功率模块2的内部，并在常温条件或加热条件下将所述液态复合物固化成为热固性高分子绝缘材料。
在实际应用中，还包括：
在上功率模块1的所述漏极覆铜陶瓷基板13上设置碳化硅二极管芯片区域；在所述碳化硅二极管芯片区域内焊接三个并联且相互平行的碳化硅二极管芯片；将所述二极管芯片的阳极通过键合线3与所述MOSFET芯片的源极相连接，将所述二极管芯片的阳极通过键合线3与所述源极信号汇集区域15相连接，将所述二极管芯片的阴极焊接在所述漏极覆铜陶瓷基板13的覆铜上。
在实际应用中，还包括：
在上功率模块1的所述栅极信号汇集区域16焊接栅极驱动信号端子5；在上功率模块1的所述源极信号汇集区域15焊接源极功率信号端子7；在上功率模块1的所述辅助源极信号汇集区域17焊接辅助源极驱动信号端子4；在上功率模块1的所述漏极信号汇集区域14焊接漏极功率信号端子6；将所述栅极驱动信号端子5、源极功率信号端子7、辅助源极驱动信号端子4以及漏极功率信号端子6均焊接为扁平化结构。
在实际应用中，所述三个并联连接且相互平行的MOSFET芯片之间的间隔相等。
在实际应用中，所述三个并联连接且相互平行的二极管芯片之间的间隔相等。
所述功率模块利用并联器件间漏极侧支路和源极侧支路电流流向相反的特点，将漏极覆铜陶瓷基板和源极覆铜陶瓷基板通过叠层放置增加了两基板间的距宽比，增强了两基板间的磁场耦合，进而增强互感抵消并联器件间支路杂散电感，降低了芯片间主功率回路杂散电感的分布差异，从而改善了电流分布的均匀性。
增强互感的原理如下：如图6所示，两导体的长度为l，宽度为w，两导体间的距离为d，采用叠层放置可以增加两个导体的距宽比v，进而增强它们的磁场耦合，进而增强互感。互感计算公式如下：其中，距宽比v是d与w的比值，μ是l与w的比值，μ0为真空磁导率,为4π×10-7N/A2,t为薄铜片或者本发明中覆铜陶瓷基板中覆铜的厚度，在本发明中覆铜的厚度为0.3048mm可以忽略不计，认为t＝0，在本发明中用M表示互感，公式可以用下式表示：LM(t＝0)表示覆铜厚度忽略不计即t＝0时，长度为l的两个导体间的互感值,即表示单位长度(l＝1m时)的两个导体间的互感值。
所述信号端子的结构均为扁平化结构，降低了信号端子设计的复杂度，提升了安装的便捷性；
上功率模块1的漏极功率信号端子6和下功率模块的源极功率信号端子28分别与电源的正极和负极连接，漏极功率信号端子6和下功率模块的源极功率信号端子28的电流流向是相反的，当电流流向相反时，互感M为负，寄生电感为自感L-互感M，当电流流向相同时，互感M为正，寄生电感为自感L+互感M。因此，在设计时选择电流流向相反来利用互感M减小寄生电感，进一步减小主功率回路的杂散电感，降低开关瞬态功率模块的电气应力。
采用本发明的功率模块及其封装方法，可以降低电路布局不匹配和公共支路阻抗耦合效应引起的电路杂散电感的分布差异，实现较好的碳化硅MOSFET并联均流特性。
本发明中的功率模块还具有良好的散热效果，现有技术中采用的一般的设计，芯片位于模块的底层，只能把散热器加在底层，而本发明中采用叠层放置，芯片位于功率模块的上层和底层，这样可以在上层和底层加两个散热器进行散热，即使不加散热器，芯片也可以通过上层和下层的基板即两个基板进行双面散热，比一般的单面散热效果更好。
图5为本发明实施例提供的功率模块的双脉冲测试电路原理示意图，如图5所示，UDC为直流电压源，用于给功率模块的功率回路供电。图5中上方虚线所表示的回路为功率回路，下方虚线所表示的回路为驱动回路。CDC为母排电容，用于维持直流电压稳定。Lload为负载电感，D为上功率模块1中三个并联的碳化硅二极管，用于下功率模块2中三个并联碳化硅MOSFET关断时进行续流。Q1为下功率模块2中距离漏极功率信号端子18最近的碳化硅MOSFET，Q2为功率模块的下功率模块中距离漏极功率信号端子18适中的碳化硅MOSFET，Q3为功率模块的下功率模块中距离漏极功率信号端子18最远的碳化硅MOSFET，Ld1为Q1的漏极侧杂散电感，Ls1为Q1的源极侧杂散电感，Las1为Q1的辅助源极杂散电感，Ld2为Q2的漏极侧杂散电感，Ls2为Q2的源极侧杂散电感，Las2为Q2的辅助源极杂散电感，Ld3为Q3的漏极侧杂散电感，Ls3为Q3的源极侧杂散电感，Las3为Q3的辅助源极杂散电感，Ld12为Q1、Q2漏极侧支路间杂散电感，Ld23为Q2、Q3漏极侧支路间杂散电感，Ls12为Q1、Q2源极侧支路间杂散电感，Ls23为Q2、Q3源极侧支路间杂散电感，M12为Q1、Q2的漏极侧支路间与源极侧支路间的互感，M23为Q2、Q3的漏极侧支路间与源极侧支路间的互感，iL为流过负载电感的电流，id1为流过Q1的电流，id2为流过Q2的电流，id3为流过Q3的电流，id23为流过Q2、Q3的电流，ias1为流过Q1的辅助源极电流，ias2为流过Q2的辅助源极电流，ias3为流过Q3的辅助源极电流。Vdriver为栅极驱动电源，用于给驱动回路供电，Rg为栅极驱动电阻。下面对功率模块利用互感减小并联器件间杂散电感差异，实现较好的碳化硅MOSFET并联均流特性进行推导证明。
碳化硅MOSFET芯片的漏极电流可以表示id可用如下表达式表示
其中gfs为碳化硅MOSFET的跨导，Vgs为栅源极电压，Vth为阈值电压。Vgs在驱动回路中可用如下表达式表示
由此可得并联碳化硅MOSFET芯片的不均衡电流可用如下表达式表示
对功率回路和驱动回路列写KVL方程可用如下表达式表示
通过上式可得并联碳化硅MOSFET芯片的不均衡电流可用如下表达式表示：
采用本发明的功率模块，利用并联器件间漏极侧支路与源极侧支路电流流向相反的特点，将漏极覆铜陶瓷基板和源极覆铜陶瓷基板通过叠层放置增加了两基板间的距宽比，增强了两基板间的磁场耦合，进而增强互感抵消并联器件间支路杂散电感，减小并联器件间的不均衡电流，实现较好的碳化硅MOSFET并联均流特性。
当然，上述的原理说明也并不仅限于本发明实施例，以上实施例及附图仅用于说明本发明的技术方案并非是对本发明的限制，当有n个器件并联时，两个器件间的漏极侧支路和源极侧支路也可以将漏极覆铜陶瓷基板和源极覆铜陶瓷基板通过叠层放置增强互感减小并联器件间杂散电感差异，减小并联器件的不均衡电流。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种功率模块，其特征在于，包括上功率模块以及下功率模块；
所述上功率模块包括覆铜陶瓷基板单元、信号汇集区域单元以及芯片并联单元；
所述覆铜陶瓷基板单元包括栅极覆铜陶瓷基板、源极覆铜陶瓷基板、辅助源极覆铜陶瓷基板以及漏极覆铜陶瓷基板；所述漏极覆铜陶瓷基板和所述源极覆铜陶瓷基板叠层放置；
所述信号汇集区域单元包括栅极信号汇集区域、源极信号汇集区域、辅助源极信号汇集区域以及漏极信号汇集区域；所述栅极信号汇集区域设在所述栅极覆铜陶瓷基板的覆铜上；所述源极信号汇集区域设在所述源极覆铜陶瓷基板的覆铜上；所述辅助源极信号汇集区域设在所述辅助源极覆铜陶瓷基板的覆铜上；所述漏极信号汇集区域设在所述漏极覆铜陶瓷基板的覆铜上；
所述芯片并联单元包括碳化硅金属-氧化物半导体场效应晶体管MOSFET芯片并联组；所述MOSFET芯片并联组为三个并联连接且相互平行的MOSFET芯片；所述MOSFET芯片并联组设在所述漏极覆铜陶瓷基板上；所述MOSFET芯片并联组的栅极通过键合线与所述栅极信号汇集区域相连接；所述MOSFET芯片并联组的源极通过键合线与所述源极信号汇集区域相连接；所述MOSFET芯片并联组的辅助源极通过键合线与所述辅助源极信号汇集区域相连接；所述MOSFET芯片并联组的漏极设在所述漏极覆铜陶瓷基板的覆铜上；
所述上功率模块和所述下功率模块的结构相同；所述上功率模块的源极信号汇集区域与所述下功率模块的漏极信号汇集区域相连接；
所述功率模块封装方法包括在上功率模块的漏极覆铜陶瓷基板上设置碳化硅MOSFET芯片区域；在上功率模块的栅极覆铜陶瓷基板的覆铜上设置栅极信号汇集区域；在上功率模块的源极覆铜陶瓷基板的覆铜上设置源极信号汇集区域；在上功率模块的辅助源极覆铜陶瓷基板的覆铜上设置辅助源极信号汇集区域；在上功率模块的漏极覆铜陶瓷基板的覆铜上设置漏极信号汇集区域；将上功率模块中的漏极覆铜陶瓷基板和源极覆铜陶瓷基板叠层放置；
在上功率模块的所述碳化硅MOSFET芯片区域内焊接三个并联且相互平行的碳化硅MOSFET芯片；
将上功率模块的所述MOSFET芯片的漏极焊接在所述漏极覆铜陶瓷基板的覆铜上；将上功率模块的所述MOSFET芯片的栅极通过键合线连接到所述栅极信号汇集区域；将上功率模块的所述MOSFET芯片的辅助源极通过键合线连接到所述辅助源极信号汇集区域；将上功率模块的所述MOSFET芯片的源极通过键合线连接到所述源极信号汇集区域；
制备与所述上功率模块结构相同的下功率模块；连接所述上功率模块的源极信号汇集区域和所述下功率模块的漏极信号汇集区域；将液态复合物灌入所述上功率模块的内部和所述下功率模块的内部，并在常温条件或加热条件下将所述液态复合物固化成为热固性高分子绝缘材料。
2.根据权利要求1所述的功率模块，其特征在于，所述芯片并联单元还包括：碳化硅二极管芯片并联组；所述二极管芯片并联组为三个并联连接且相互平行的碳化硅二极管芯片；所述二极管芯片并联组设在所述漏极覆铜陶瓷基板上；所述二极管芯片并联组的阳极通过键合线与所述MOSFET芯片并联组的源极相连接，所述二极管芯片并联组的阳极通过键合线与所述源极信号汇集区域相连接，所述二极管芯片并联组的阴极设在所述漏极覆铜陶瓷基板的覆铜上。
3.根据权利要求2所述的功率模块，其特征在于，还包括：信号端子单元；所述信号端子单元为扁平化结构；
所述信号端子单元包括栅极驱动信号端子、源极功率信号端子、辅助源极驱动信号端子以及漏极功率信号端子；所述栅极驱动信号端子与所述栅极信号汇集区域相连接；所述源极功率信号端子与所述源极信号汇集区域相连接；所述辅助源极驱动信号端子与所述辅助源极信号汇集区域相连接；所述漏极功率信号端子与所述漏极信号汇集区域相连接。
4.根据权利要求3所述的功率模块，其特征在于，所述三个并联连接且相互平行的MOSFET芯片之间的间隔相等。
5.根据权利要求4所述的功率模块，其特征在于，所述三个并联连接且相互平行的二极管芯片之间的间隔相等。
6.一种功率模块封装方法，其特征在于，所述功率模块封装方法应用于权利要求1-5任一项所述的功率模块，所述功率模块封装方法包括：
在上功率模块的漏极覆铜陶瓷基板上设置碳化硅MOSFET芯片区域；在上功率模块的栅极覆铜陶瓷基板的覆铜上设置栅极信号汇集区域；在上功率模块的源极覆铜陶瓷基板的覆铜上设置源极信号汇集区域；在上功率模块的辅助源极覆铜陶瓷基板的覆铜上设置辅助源极信号汇集区域；在上功率模块的漏极覆铜陶瓷基板的覆铜上设置漏极信号汇集区域；将上功率模块中的漏极覆铜陶瓷基板和源极覆铜陶瓷基板叠层放置；
在上功率模块的所述碳化硅MOSFET芯片区域内焊接三个并联且相互平行的碳化硅MOSFET芯片；
将上功率模块的所述MOSFET芯片的漏极焊接在所述漏极覆铜陶瓷基板的覆铜上；将上功率模块的所述MOSFET芯片的栅极通过键合线连接到所述栅极信号汇集区域；将上功率模块的所述MOSFET芯片的辅助源极通过键合线连接到所述辅助源极信号汇集区域；将上功率模块的所述MOSFET芯片的源极通过键合线连接到所述源极信号汇集区域；
制备与所述上功率模块结构相同的下功率模块；连接所述上功率模块的源极信号汇集区域和所述下功率模块的漏极信号汇集区域；将液态复合物灌入所述上功率模块的内部和所述下功率模块的内部，并在常温条件或加热条件下将所述液态复合物固化成为热固性高分子绝缘材料。
7.根据权利要求6所述的功率模块封装方法，其特征在于，还包括：
在上功率模块的所述漏极覆铜陶瓷基板上设置碳化硅二极管芯片区域；在所述碳化硅二极管芯片区域内焊接三个并联且相互平行的碳化硅二极管芯片；将所述二极管芯片的阴极焊接在所述漏极覆铜陶瓷基板的覆铜上；将所述二极管芯片的阳极通过键合线与所述MOSFET芯片的源极相连接，将所述二极管芯片的阳极通过键合线与所述源极信号汇集区域相连接。
8.根据权利要求7所述的功率模块封装方法，其特征在于，还包括：
在上功率模块的所述栅极信号汇集区域焊接栅极驱动信号端子；在上功率模块的所述源极信号汇集区域焊接源极功率信号端子；在上功率模块的所述辅助源极信号汇集区域焊接辅助源极驱动信号端子；在上功率模块的所述漏极信号汇集区域焊接漏极功率信号端子；将所述栅极驱动信号端子、源极功率信号端子、辅助源极驱动信号端子以及漏极功率信号端子均焊接为扁平化结构。
9.根据权利要求8所述的功率模块封装方法，其特征在于，所述三个并联连接且相互平行的MOSFET芯片之间的间隔相等。
10.根据权利要求9所述的功率模块封装方法，其特征在于，所述三个并联连接且相互平行的二极管芯片之间的间隔相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011560566.1A CN112638105B (zh) | 2020-12-25 | 2020-12-25 | 一种功率模块及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011560566.1A CN112638105B (zh) | 2020-12-25 | 2020-12-25 | 一种功率模块及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112638105A CN112638105A (zh) | 2021-04-09 |
| CN112638105B true CN112638105B (zh) | 2025-01-14 |
Family
ID=75325401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011560566.1A Active CN112638105B (zh) | 2020-12-25 | 2020-12-25 | 一种功率模块及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112638105B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113391180B (zh) * | 2021-05-07 | 2022-03-01 | 西安交通大学 | 一种可用于极高温度下的碳化硅器件动态特性测试平台 |
| CN114141744B (zh) * | 2021-10-15 | 2024-05-24 | 西安交通大学 | 一种SiC MOSFET子模组单元压接型封装 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN213880658U (zh) * | 2020-12-25 | 2021-08-03 | 华北电力大学 | 一种功率模块 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369666B (zh) * | 2017-08-08 | 2019-07-05 | 华北电力大学 | 一种半桥模块和封装方法 |
| CN109428498B (zh) * | 2017-08-31 | 2020-05-15 | 台达电子企业管理（上海）有限公司 | 组件结构、功率模块及功率模块组装结构 |
| CN110190049B (zh) * | 2019-05-22 | 2020-07-28 | 西安交通大学 | 一种高压功率模块封装结构 |
-
2020
- 2020-12-25 CN CN202011560566.1A patent/CN112638105B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN213880658U (zh) * | 2020-12-25 | 2021-08-03 | 华北电力大学 | 一种功率模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112638105A (zh) | 2021-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109427707B (zh) | 一种功率器件的三维封装结构及封装方法 | |
| CN107591377B (zh) | 一种功率器件的多dbc封装结构及封装方法 | |
| CN109428498B (zh) | 组件结构、功率模块及功率模块组装结构 | |
| US10002858B2 (en) | Power transistor module | |
| CN107210290B (zh) | 半桥式功率半导体模块及其制造方法 | |
| US12087752B2 (en) | Semiconductor module | |
| CN111106098B (zh) | 一种低寄生电感布局的功率模块 | |
| CN109168321A (zh) | 半导体模块 | |
| CN112638105B (zh) | 一种功率模块及其封装方法 | |
| US20240297123A1 (en) | Semiconductor power module, motor controller, and vehicle | |
| CN105325066A (zh) | 功率模块、具有功率模块的驱动装置和整流器 | |
| CN115440713A (zh) | 一种功率模块 | |
| CN213880658U (zh) | 一种功率模块 | |
| CN116913910B (zh) | 叠层布线的功率模块封装结构 | |
| US11538725B2 (en) | Semiconductor module arrangement | |
| CN114553018A (zh) | 一种基于SiC模块的高功率密度通用电力电子模块 | |
| CN109768039A (zh) | 一种双面散热功率模块 | |
| CN100546028C (zh) | 半导体装置 | |
| CN220233181U (zh) | 一种功率模块 | |
| CN115425007B (zh) | 一种芯片连接件及功率模块 | |
| US10199347B2 (en) | Semiconductor device | |
| CN104465605A (zh) | 一种半导体芯片封装结构 | |
| CN222980507U (zh) | 功率单元、三相全桥功率模块、电源系统和车辆 | |
| CN219286403U (zh) | 一种电性连接件、功率模块和车辆 | |
| CN118899290B (zh) | 一种适于并联的功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |