CN112637097B - 一种基于5g大频偏相位补偿的fpga实现方法 - Google Patents

Abstract

本发明公开一种基于5G大频偏相位补偿的FPGA实现方法，包括如下步骤：S1，生成正弦Sin_T待查表和余弦Cos_T待查表；S2，根据基站侧补偿因子以及UE侧补偿的因子中符号系数l的取值，计算基站侧补偿因子以及UE侧补偿的因子的指数部分，得到基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值；S3，根据基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值，计算正弦Sin_T待查表和余弦Cos_T待查表的查表索引TDex；S4，根据查表索引TDex查正弦Sin_T待查表和余弦Cos_T待查表得到需要的相位值。本发明是一种精度和资源可控的FPGA实现方案，易于实现硬件FPGA，有效解决了协议中新增大频偏相位补偿问题。

Description

一种基于5G大频偏相位补偿的FPGA实现方法

技术领域

本发明涉及基站下行权值计算方案处理方法，具体涉及一种基于5G大频偏相位补偿的FPGA实现方法。

背景技术

5G NR(New Radio)中3GPP 38.211 5.4协议新增符号间相位补偿。基站侧和UE(User Equipment)补偿公式如下：

基站侧需要补偿因子：

UE侧需要补偿的因子：

其中，f₀、f₁表示基站和UE的射频频点，单位Hz，l表示符号系数，取值范围1～L，L表示1ms内的符号个数，N表示FFT点数，f_s表示采样率，单位Hz，N_cp包含当前符号以及该符号之前所有符号的CP长度之和。为了实现协议需求，需要寻找一种满足NR常用频率范围(0.45G～5G)而且适合硬件FPGA实现的灵活的实现方案。

发明内容

针对5G NR中大频偏范围相位补偿，本发明提出了一种基于5G大频偏相位补偿的FPGA实现方法，本发明是一种精度和资源可控的FPGA实现方案，易于实现硬件FPGA，有效解决了协议中新增大频偏相位补偿问题。

本发明采用的技术方案如下：

一种基于5G大频偏相位补偿的FPGA实现方法，包括如下步骤：

S1，生成正弦Sin_T待查表和余弦Cos_T待查表；

S2，根据基站侧补偿因子以及UE侧补偿的因子中符号系数l的取值，计算基站侧补偿因子以及UE侧补偿的因子的指数部分，得到基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值；

S3，根据基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值，计算正弦Sin_T待查表和余弦Cos_T待查表的查表索引TDex，TDex为指数部分定标值低x比特对应值，其中x＝log₂(T_N)，T_N为表长度；

S4，根据查表索引TDex查正弦Sin_T待查表和余弦Cos_T待查表得到需要的相位值。

优选的：正弦Sin_T待查表和余弦Cos_T待查表，表内复数定标Q(16,15)。

优选的：S1中，正弦Sin_T待查表生成公式如下：

floor(sin(0:2*π/T_N:2*π*(T_N-1)/T_N)*(2¹⁵-1))

式中，floor()表示向下取整，T_N为表长度。

优选的：S1中，余弦Cos_T待查表生成公式如下：

floor(cos(0:2*π/T_N:2*π*(T_N-1)/T_N)*(2¹⁵-1))

式中，floor()表示向下取整，T_N,为表长度。

优选的：S2中，获取基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值的过程包括如下步骤：

S2.1，令基站侧补偿因子以及UE侧补偿的因子指数部分的

其中，f_k为子载波间隔，N_cp1为长CP长度，N_cp2为短CP长度；

S2.2，对进行标定处理，令标定后的定标值为

定标Q(22+x,x)，其中x＝log₂(T_N)，T_N为表长度。

优选的：S3中，若需要补偿的相位为UE侧，则TDex保持不变。

优选的：S3中，若为需要补偿的相位为基站侧，对TDex进行修正，修正方式如下：

TDex大于等于T_N/2时，令TDex＝T_N-TDex，否则TDex＝TDex+T_N/2。

优选的：根据查表索引TDex查表得到需要的相位值得到的基站侧补偿因子以及UE侧补偿的因子ThetaValue(l)的表达式如下：

ThetaValue(l)＝Cos_T(TDex+1)+j*Sin_T(TDex+1)。

优选的：基站侧补偿因子表达式如下：

其中，f₀表示基站的射频频点，l表示符号系数，取值范围1～L，L表示1ms内的符号个数，N表示FFT点数，f_s表示采样率，N_cp包含当前符号以及该符号之前所有符号的CP长度之和。

本发明具有如下有益效果：

本方法能有效解决基站侧和UE侧大频偏相位补偿问题，精度和资源灵活可控，所得的基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值中的量化比特越大精度越高，资源占用越大，反之比特越少，精度越低，资源占用越少，便于FPGA实现，有效解决了协议中新增大频偏相位补偿问题。

附图说明

图1为本处理方案得到的相位值与理论值之间EVM。

具体实施方式

下面结合附图和实施例来对本发明做进一步的说明。

本发明基于5G大频偏相位补偿的FPGA实现方法，包括如下步骤：

步骤1、生成正弦Sin_T待查表和余弦Cos_T待查表，表长度为T_N，表内复数定标Q(16，15)：

余弦Cos_T待查表和正弦Sin_T待查表生成公式如下：

floor(cos(0:2*π/T_N:2*π*(T_N-1)/T_N)*(2¹⁵-1))

floor(sin(0:2*π/T_N:2*π*(T_N-1)/T_N)*(2¹⁵-1))

其中floor()表示向下取整；

步骤2、为了得到步骤1中查表索引值，根据表示符号系数l的取值计算补偿因子(基站侧补偿因子以及UE侧补偿的因子)的指数部分，定标处理包括如下步骤：

2.1令指数部分的f₀(N_cp+(l-1)*N)/f_s等于C，公式拆开并简化如下：

其中f_k为子载波间隔，单位Hz，N_cp1长CP长度，N_cp2短CP长度。

2.2对简化后的C进行定标处理，令定标后的标定值为D，定标Q(22+x,x)，其中x＝log₂(T_N)，量化比特x越大精度越高，资源占用越大，反之比特越少，精度越低，资源占用越少，便于FPGA实现。

根据目前NR常用的频点范围以及采样率，可以预估C的有效位宽不会超过22+x比特，则标定值D如下：

步骤3、根据步骤2得到的指数部分定标值D，计算查表索引TDex：

TDex为D的低x比特，其中x＝log₂(T_N)，T_N为表长度，需要根据待补偿的相位的正负，得到最终的TDex，具体的：

若需要补偿的相位为正数(UE侧)时，则TDex保持不变；

若需要补偿的相位为负值(基站侧)时，需要对TDex进行修正，修正方式如下：

当TDex大于等于T_N/2时，TDex＝T_N-TDex，否则TDex＝TDex+T_N/2

步骤4、根据查表索引TDex查表得到需要的相位值。

补偿因子ThetaValue(l)＝Cos_T(TDex+1)+j*Sin_T(TDex+1)

实施例

为了举例验证本方法的优越性，搭建仿真平台，模拟定点查表出来的相位值和浮点真实值之间差异。本实施例中，f₁取3.5GHz，T_N取4096，x即12，f_s取值122.88M，FFT点数N为4096点，l符号取值2，f_k为30kHz子载波间隔，按照本发明的上述方法，D计算值为511466666，TDex计算值3242，ThetaValue(2)计算得到8448-j*31660，对应浮点值0.2578-j*0.9662，计算与浮点真实值0.2588-j*0.9659的EVM为0.1040％，满足FPGA实现要求。

进一步遍历NR目前常用频段0.45G～5G，EVM仿真结果如图1所示，整个频段满足FPGA实现要求。

Claims (9)

1.一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于，包括如下步骤：

S1，生成正弦Sin_T待查表和余弦Cos_T待查表；

S2，根据基站侧补偿因子以及UE侧补偿的因子中符号系数l的取值，计算基站侧补偿因子以及UE侧补偿的因子的指数部分，得到基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值；

S3，根据基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值，计算正弦Sin_T待查表和余弦Cos_T待查表的查表索引TDex，TDex为指数部分定标值低x比特对应值，其中x＝log₂(T_N)，T_N为表长度；

S4，根据查表索引TDex查正弦Sin_T待查表和余弦Cos_T待查表得到需要的相位值。

2.根据权利要求1所述的一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于：正弦Sin_T待查表和余弦Cos_T待查表，表内复数定标Q(16,15)。

3.根据权利要求2所述的一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于：S1中，正弦Sin_T待查表生成公式如下：

floor(sin(0:2*π/T_N:2*π*(T_N-1)/T_N)*(2¹⁵-1))

式中，floor()表示向下取整，T_N为表长度。

4.根据权利要求2所述的一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于：S1中，余弦Cos_T待查表生成公式如下：

floor(cos(0:2*π/T_N:2*π*(T_N-1)/T_N)*(2¹⁵-1))

式中，floor()表示向下取整，T_N,为表长度。

5.根据权利要求1所述的一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于：S2中，获取基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值的过程包括如下步骤：

S2.1，令基站侧补偿因子以及UE侧补偿的因子指数部分的

其中，f_k为子载波间隔，N_cp1为长CP长度，N_cp2为短CP长度；

S2.2，对进行标定处理，令标定后的定标值为

定标Q(22+x,x)，其中x＝log2(T_N)，T_N为表长度。

6.根据权利要求1所述的一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于：S3中，若需要补偿的相位为UE侧，则TDex保持不变。

7.根据权利要求1所述的一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于：S3中，若为需要补偿的相位为基站侧，对TDex进行修正，修正方式如下：

TDex大于等于T_N/2时，令TDex＝T_N-TDex，否则TDex＝TDex+T_N/2。

8.根据权利要求1所述的一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于：根据查表索引TDex查表得到需要的相位值得到的基站侧补偿因子以及UE侧补偿的因子ThetaValue(l)的表达式如下：

ThetaValue(l)＝Cos_T(TDex+1)+j*Sin_T(TDex+1)。

9.根据权利要求1所述的一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于：基站侧补偿因子表达式如下：

UE侧补偿的因子表达式如下：

其中，f₀表示基站的射频频点，l表示符号系数，取值范围1～L，L表示1ms内的符号个数，N表示FFT点数，f_s表示采样率，N_cp包含当前符号以及该符号之前所有符号的CP长度之和。