CN112542387B - 半导体器件及其沟槽栅结构的制造方法 - Google Patents
半导体器件及其沟槽栅结构的制造方法 Download PDFInfo
- Publication number
- CN112542387B CN112542387B CN202011416328.3A CN202011416328A CN112542387B CN 112542387 B CN112542387 B CN 112542387B CN 202011416328 A CN202011416328 A CN 202011416328A CN 112542387 B CN112542387 B CN 112542387B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate conductor
- conductor layer
- trench
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title abstract description 36
- 239000004020 conductor Substances 0.000 claims abstract description 97
- 238000005530 etching Methods 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims description 30
- 239000012530 fluid Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000006117 anti-reflective coating Substances 0.000 claims description 5
- 239000005368 silicate glass Substances 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 182
- 230000000694 effects Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- -1 water therein Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种半导体器件及其沟槽栅结构的制造方法，该沟槽栅结构的制造方法包括：在半导体结构表面形成牺牲层，其中半导体结构包括半导体层、位于半导体层中的沟槽、覆盖于半导体层上并填充于沟槽内的栅极导体层，且对应于沟槽的栅极导体层表面具有凹陷结构，牺牲层至少填充凹陷结构的一部分；同步刻蚀牺牲层与栅极导体层，以平坦化栅极导体层的表面。该沟槽栅结构的制造方法在保证该半导体器件的沟槽栅结构具有较高质量的同时，还降低了沟槽栅结构的制造难度与制造成本。
Description
技术领域
本发明涉及半导体器件制造领域，更具体地，涉及一种半导体器件及其沟槽栅结构的制造方法。
背景技术
在半导体器件中，尤其是在垂直双扩散金属氧化物半导体场效应晶体管(Vertical Double-diffused Metal Oxide Semiconductor field effect transistor，VDMOS)、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)等功率器件中，采用沟槽栅结构可以提高器件平面面积的利用率，以在单位面积内获得更大的器件单元沟道宽度和电流密度，从而获得更大的电流导通能力。因此，沟槽栅结构的质量对于半导体器件性能来说起着至关重要的作用。
目前，沟槽栅结构的制造过程一般包括：对半导体层进行刻蚀而形成沟槽，在沟槽内侧壁形成栅介质层，在沟槽内以及半导体层表面淀积诸如多晶硅的工艺材料并进行回刻，形成栅极导体层。在形成沟槽栅结构之后，一般还需在半导体层表面形成绝缘层(或层间介质层)，在绝缘层中开设对应于沟槽的接触孔，并向接触孔中填充金属等导电材料，从而形成与栅极导体层电接触的接触插塞。
在制造沟槽栅结构的过程中，一般采用化学气相沉积沉积(CVD)工艺，在半导体层表面以及沟槽中淀积工艺材料，如多晶硅。随着淀积的工艺材料越来越厚，沟槽侧壁处的栅极导体层也逐渐向中间闭合。图1a和图1b分别示出了淀积不同厚度的栅极导体层后的效果。如图1a所示，如果在半导体层101表面沉积的工艺材料的厚度d小于沟槽111最大宽度D的二分之一，则沟槽111侧壁处的栅极导体层113不能完全闭合，也就不能实现沟槽111的完全填充。而如果沉积厚度d大于或等于沟槽111最大宽度D的二分之一(忽略栅介质层112的厚度)，虽然可以将沟槽111填满，但是栅极导体层113在沟槽111中间闭合的位置会形成一个锥形的凹陷结构113a，在截面图中呈V型，业内一般将其称为V型Recess，如图1b所示。并且一般沟槽111越宽，凹陷结构113a的深度h1也越深。
如图1c所示，若对栅极导体层113的初始形貌不加以干预，在后续的回刻工艺中，凹陷结构113a将会被转移至沟槽111内，且此时凹陷结构113a的深度h2甚至可能会大于回刻前的深度h1。
如图1d所示，由于沟槽111内的凹陷结构113a过深，使得后续形成的隔离层102中，对应于沟槽111的隔离层102过厚，从而导致接触插塞120不能完全穿过隔离层102，从而影响接触插塞120与栅极导体层113的有效接触，导致器件性能下降；严重时，接触插塞120甚至与栅极导体层113绝缘，最终导致器件失效。比如图1e就是凹陷结构被直接转移至沟槽内的SEM照片，其中沟槽内的凹陷结构113a的深度约为930±150nm。图1f是接触插塞与栅极导体层接触不良的SEM照片，其中接触插塞120未能与沟槽内的栅极导体层113充分接触而导致器件失效。
因此，期待改进沟槽栅结构的制造工艺，以消除V型Recess带来的不利影响，从而提高沟槽栅结构的质量进而提高半导体器件的质量。
发明内容
有鉴于此，本发明提供了一种半导体器件及其沟槽栅结构的制造方法，在保证该半导体器件的沟槽栅结构具有较高质量的同时，还降低了沟槽栅结构的制造难度与制造成本。
根据本发明实施例的一方面，提供了一种沟槽栅结构的制造方法，包括如下步骤：
在半导体结构表面形成牺牲层，其中半导体结构包括半导体层、位于半导体层中的沟槽、覆盖于半导体层上并填充于沟槽内的栅极导体层，且对应于沟槽的栅极导体层表面具有凹陷结构，牺牲层至少填充凹陷结构的一部分；
同步刻蚀牺牲层与栅极导体层，以平坦化栅极导体层的表面。
可选地，形成上述牺牲层的步骤包括：在半导体结构表面涂覆流体状材料，使流体状材料流入凹陷结构内，形成牺牲层。
可选地，上述流体状材料选自如下材料中的至少一种：光刻胶、硅酸盐玻璃、旋涂玻璃、硅酸乙酯，以及抗反射涂层组合物。
可选地，形成牺牲层的步骤还包括：对流体状材料进行固化处理。
可选地，位于半导体层表面的牺牲层的厚度为80～120nm。
可选地，栅极导体层的厚度大于或等于沟槽最大宽度的一半，且栅极导体层的厚度与沟槽的最大宽度之差不超过100nm。
可选地，在同步刻蚀牺牲层与栅极导体层的步骤中，控制牺牲层被刻蚀的速率不大于栅极导体层被刻蚀的速率。
可选地，牺牲层与栅极导体层的刻蚀选择比为0.8至0.9。
可选地，牺牲层仅填充凹陷结构的一部分，在同步刻蚀牺牲层与栅极导体层的步骤之前，前述制造方法还包括：对栅极导体层进行刻蚀，直至剩余的栅极导体层与牺牲层齐平。
根据本发明实施例的另一方面，提供了一种半导体器件的制造方法，包括如上所述的沟槽栅结构的制造方法。
根据本发明实施例提供的沟槽栅结构的制造方法，通过在栅极导体层的凹陷结构处填充牺牲层，修补了栅极导体层具有凹陷结构的表面，从而获得较为平整的表面，然后在同步刻蚀栅极导体层与牺牲层的过程中，修补后的平整表面整体以较为一致的速率被刻蚀，从而有效消除了V型Recess，使该半导体器件的沟槽栅结构具有较高的质量，也使半导体器件的性能得以保证。此外，此制造工艺容易实现，与采用CMP相比，能够降低沟槽栅结构的制造难度与制造成本。
进一步地，通过对牺牲层的厚度、刻蚀选择比、栅极导体层的厚度等条件进行调整，实现了对工艺的灵活、有效控制，进一步消除V型Recess对器件性能带来的不利影响。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本发明的一些实施例，而非对本发明的限制。
图1a至图1d示出了相关技术中制造半导体器件的沟槽栅结构的方法在一些阶段的截面图。
图1e为凹陷结构被直接转移至沟槽内的SEM照片。
图1f为接触插塞与栅极导体层接触不良的SEM照片。
图1g示出了采用CMP工艺去除凹陷结构后形成的沟槽栅结构的示意图。
图2a至图2d示出了本发明实施例制造半导体器件的沟槽栅结构的方法在一些阶段的截面图。
图3为同步刻蚀牺牲层与栅极导体层后的SEM照片。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
参考图1g并结合图1a至图1f，为了减小上文所述V型Recess对器件性能所造成的不良影响，使得接触插塞120能够完全穿过隔离层102与栅极导体层113形成有效接触，目前通常采取的解决方案，是沉积更厚的栅极导体层113以充分填充沟槽111，并控制凹陷结构113a的底部高出半导体层101表面，然后采用化学机械抛光(CMP)工艺将栅极导体层113表面磨平，从而尽可能地去除凹陷结构113a，随后再对栅极导体层113进行回刻，这样，位于沟槽111内的栅极导体层113的形貌将会较为平整。
但是，采用上述手段除了需要增加CMP这一步骤外，还需要增加淀积停止层、CMP后清洗等多道工序，不仅会导致加工成本和时间成本大幅度提高，而且生长更厚的栅极导体层113还会影响扩散炉的产能、维护频度等。因此，需要提供一种新的沟槽栅结构的制造工艺，以在有效降低V型Recess对器件性能带来的不利影响的同时，降低制造成本和制造难度。
图2a至图2d示出了本发明实施例制造半导体器件的沟槽栅结构的方法在一些阶段的截面图。
如图2a和图2b所示，本发明实施例的沟槽栅结构制造工艺，包括：在半导体结构表面形成牺牲层202。该半导体结构包括：半导体层201、沟槽211、栅介质层212以及栅极导体层213。沟槽211位于半导体层201中，栅介质层212位于半导体层201的表面与沟槽211的内表面，栅极导体层213覆盖于栅介质层212上并填充于沟槽211内。其中，对应于沟槽211的栅极导体层213表面具有凹陷结构213a。
在本实施例中，半导体层201具体可根据待制作的半导体器件确定，例如半导体层201可以为单晶片或外延片等，其中单晶片可以是N型掺杂或P型掺杂，外延片包括单晶片以及位于单晶片表面的外延层。此外，半导体层201中还可以有掺杂区(体区)等。
如图2a所示，沟槽211呈U型，沟槽211的顶部开口位于半导体层201的表面，沟槽211的底部位于半导体层201中，且自沟槽211底部至顶部，沟槽211的宽度一般呈递增趋势。沟槽211具体可以采用离子铣刻蚀、等离子刻蚀、反应离子刻蚀、激光烧蚀等各向异性刻蚀手段获得，对此不做特别限定。并且，根据功能不同，可以在半导体层201中形成多种不同形貌、尺寸的沟槽211。一般而言，随着沟槽211的宽度变大，相应形成的凹陷结构213a也越深。
栅介质层212的材质比如可以是二氧化硅、氮化硅等绝缘材料，具体可以采用热氧化工艺或者化学气相沉积工艺获得。栅极导体层213的材料包括多晶硅，然而本发明实施例并不限于此，本领域技术人员可以根据需要对栅介质层212与栅极导体层213的材料进行其它选择。
牺牲层202至少填充凹陷结构213a的一部分。本实施例中，如图2b所示，牺牲层202完全填充凹陷结构213a，并覆盖于半导体层101表面。即牺牲层202的表面高于栅极导体层213的正常表面(除凹陷结构213a外的栅极导体层213的表面)。
在形成牺牲层202的步骤中，可以通过在半导体结构表面涂覆流体状材料，使流体状材料流入凹陷结构213a内以形成牺牲层202。在本实施例中，流体状材料是在一定温度下具有一定流动性且直接或经过简单处理即可通过干法刻蚀去除的材料。比如正性光刻胶、负性光刻胶、抗反射涂层组合物、硅酸乙酯、硅酸盐玻璃、旋涂玻璃(SOG)。其中硅酸盐玻璃可以包括磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)和硼磷硅酸盐玻璃(BPSG)中的至少一种。采用上述硅酸盐玻璃、旋涂玻璃、硅酸乙酯作为流体状材料，可以形成以SiO2作为主要成分的牺牲层202；采用抗反射涂层组合物作为流体状材料，可以获得作为牺牲层202的抗反射涂层。综合考虑到材料成本和实际填充凹陷结构213a的效果，一般选正性光刻胶。
在该步骤中，例如采用旋涂工艺将流体状材料涂覆在栅极导体层213的表面，利用其流动性，流体状材料流入凹陷结构213a内，从而获得一个较为平坦的表面。此外，还可以基于流体状材料的黏度等因素合理调节旋涂过程中的转速、环境温度等参数，即可获得表面较为平坦的牺牲层202。
在一些优选的实施例中，还可以对流体状材料进行固化处理，比如当牺牲层202的材料选用正性光刻胶、负性光刻胶时，可以采用烘烤的方式对其进行固化，以去除其中的水分等小分子化合物，更有利于后续步骤的进行。
在本实施例中，牺牲层202也可以略低于栅极导体层213的正常表面，即流体状材料仅仅填充凹陷结构213a的一部分，并不将凹陷结构213a填满；或者，牺牲层202的表面也可以与栅极导体层213的正常表面齐平，即流体状材料将凹陷结构213a填充完全，并与栅极导体层213构成一个较为完整平坦的表面。
合理控制牺牲层202的厚度有利于更好的降低凹陷结构213a对器件性能带来的不利影响。在实际工艺中发现，当牺牲层202的表面高于栅极导体层213的正常表面，更有利于消除V型Recess。并且，一般而言，牺牲层202的厚度越大平坦化效果越好，但过厚的牺牲层202会增加后续步骤的刻蚀时间。在具体实施过程中，通常控制牺牲层202的厚度为80～120nm。参考图2b，牺牲层202的厚度指的是牺牲层202的表面与栅极导体层213正常表面之间的垂直距离L，或者说，牺牲层202的厚度指的是位于半导体层201上方部分的牺牲层202的厚度。
进一步的，同步刻蚀牺牲层202与栅极导体层213，以平坦化栅极导体层213的表面，如图2c所示。
在该步骤中，如果上一步形成的牺牲层202表面与栅极导体层213的表面齐平，或者，牺牲层202的表面高于栅极导体层213的表面，通过选择合适的刻蚀条件，使牺牲层202和栅极导体层213的刻蚀选择比接近，以尽量消除凹陷结构213a。具体可以通过调整适宜的反应气体的配比等刻蚀条件，以实现相应的刻蚀选择比。在一些其他实施例中，如果牺牲层202仅仅填充凹陷结构213a的一部分，并未将凹陷结构213a填满，需要在同步刻蚀牺牲层202与栅极导体层213的步骤之前，先对栅极导体层213进行刻蚀，直至剩余的栅极导体层213与牺牲层202齐平或基本齐平，之后再进行同步刻蚀牺牲层202与栅极导体层213的步骤。
理论上来讲，在同步刻蚀牺牲层202与栅极导体层213的过程中，最好保持牺牲层202与栅极导体层213的刻蚀速率接近甚至趋于相同，但是在实际工艺中发现，当控制牺牲层202的刻蚀速率略低于栅极导体层213的刻蚀速率时，能够在更大程度上消除凹陷结构213a的影响。猜测是由于大面积牺牲层202被刻蚀去除后，只有凹陷结构213a内还残留有少量牺牲层202，大面积栅极导体层213暴露，使得刻蚀反应发生变化，加快了剩余牺牲层202的刻蚀。又考虑到栅极导体层213的淀积原理，处于开口闭合位置(凹陷结构213a处)的栅极导体层213刻蚀速率较其它位置略快，因此最好控制牺牲层202的刻蚀速率略小于栅极导体层213的刻蚀速率。在具体实施过程中，当控制牺牲层202与栅极导体层213的刻蚀选择比在0.8至0.9之间，即可有效消除V型Recess，获得表面较为平整的栅极导体层213，达到器件工艺要求。
此外，栅极导体层213的淀积厚度也会影响凹陷结构213a的深度，进而影响后续的平坦化效果。一般而言，只要栅极导体层213的淀积厚度等于或大于沟槽211最大宽度(不考虑栅介质层212)的二分之一即可将沟槽211填满，越厚的栅极导体层213得到的表面越平整，即凹陷结构213a越浅，但又会增加后续的刻蚀时间。在具体实施过程中，一般将栅极导体层213的淀积厚度控制在Dmax至Dmax+100nm之内，其中Dmax为沟槽211最大宽度的二分之一。当然，在沟槽211为多个的情况下，Dmax为最大沟槽的最大宽度。
同步刻蚀牺牲层202与栅极导体层213的步骤可以在刻蚀到达凹陷结构213a的底部附近时停止。然后可以进一步去除位于半导体层201上方的栅极导体层213，并保留至少部分位于沟槽211中的栅极导体层213，如图2d所示。在该步骤中，例如采用栅极导体层213与栅介质层212高选择比的条件继续刻蚀剩余的栅极导体层213，直至沟槽211内的栅极导体层213的厚度达到预设厚度。在对栅极导体层213进行上述回刻之后，还可以根据实际器件需要，刻蚀去除位于半导体层201上方的栅介质层212。
图3是同步刻蚀牺牲层与栅极导体层后的SEM照片。对比图1e与图3，在基本相同的沟槽形貌以及基本相同的凹陷结构的条件下，采用现有技术，凹陷结构113a被直接转移到沟槽内，使最终凹陷结构113a的深度高达930±150nm；而采用本实施例提供的技术方案，通过增加牺牲层202，先同步刻蚀牺牲层202与栅极导体层213以尽量消除凹陷结构213a，之后再单独刻蚀栅极导体层213，转移至沟槽211内凹陷结构213a的深度会明显减小，大约为450±100nm，达到了工艺要求。
因此，本发明实施例提供的沟槽栅结构的制造方法，能够有效减小沟槽211内凹陷结构213a的深度，解决因V型Recess所带来的接触插塞接触不良等问题。并且通过对牺牲层202的厚度、刻蚀选择比、栅极导体层213的厚度等条件进行调整，实现对工艺的灵活、有效控制，满足多种形貌、尺寸的沟槽栅结构的工艺要求，因此该技术方案能够应用于VDMOS、IGBT等多种器件的加工工艺中。
此外，与制作更厚的栅极导体层后再进行CMP的方案相比，本发明实施例提供的沟槽栅结构的制造方法以及在此基础上的半导体器件的制造方法，能够大幅度降低制作成本及制作周期。此外，由于不需要单独配置CMP设备，因此还大幅度降低了设备成本。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。
Claims (7)
1.一种沟槽栅结构的制造方法，包括如下步骤：
在半导体结构表面形成牺牲层，其中所述半导体结构包括半导体层、位于所述半导体层中的沟槽、覆盖于所述半导体层上并填充于所述沟槽内的栅极导体层，且对应于所述沟槽的栅极导体层表面具有凹陷结构，位于所述半导体层表面的所述牺牲层的厚度为80～120nm；
同步刻蚀所述牺牲层与所述栅极导体层，并控制所述牺牲层与所述栅极导体层的刻蚀选择比为0.8至0.9，以平坦化所述栅极导体层的表面。
2.根据权利要求1所述的制造方法，其中，形成所述牺牲层的步骤包括：在所述半导体结构表面涂覆流体状材料，使所述流体状材料流入所述凹陷结构内，形成所述牺牲层。
3.根据权利要求2所述的制造方法，其中，所述流体状材料选自如下材料中的至少一种：
光刻胶、硅酸盐玻璃、旋涂玻璃、硅酸乙酯，以及抗反射涂层组合物。
4.根据权利要求3所述的制造方法，其中，形成所述牺牲层的步骤还包括：对所述流体状材料进行固化处理。
5.根据权利要求1所述的制造方法，其中，所述栅极导体层的厚度大于或等于所述沟槽最大宽度的一半，且所述栅极导体层的厚度与所述沟槽的最大宽度之差不超过100nm。
6.根据权利要求1-4任一项所述的制造方法，其中，所述牺牲层仅填充所述凹陷结构的一部分，在同步刻蚀所述牺牲层与所述栅极导体层的步骤之前，所述制造方法还包括：对所述栅极导体层进行刻蚀，直至剩余的所述栅极导体层与所述牺牲层齐平。
7.一种半导体器件的制造方法，包括如权利要求1-6任一项所述的沟槽栅结构的制造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011416328.3A CN112542387B (zh) | 2020-12-04 | 2020-12-04 | 半导体器件及其沟槽栅结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011416328.3A CN112542387B (zh) | 2020-12-04 | 2020-12-04 | 半导体器件及其沟槽栅结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112542387A CN112542387A (zh) | 2021-03-23 |
| CN112542387B true CN112542387B (zh) | 2024-11-26 |
Family
ID=75016176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011416328.3A Active CN112542387B (zh) | 2020-12-04 | 2020-12-04 | 半导体器件及其沟槽栅结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112542387B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114171641B (zh) * | 2021-11-30 | 2024-05-31 | 北京燕东微电子科技有限公司 | 氧化钒薄膜的刻蚀方法与半导体器件的制造方法 |
| CN115101420A (zh) * | 2022-07-15 | 2022-09-23 | 广州粤芯半导体技术有限公司 | 沟槽型功率器件的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990047473A (ko) * | 1997-12-04 | 1999-07-05 | 구본준 | 반도체소자의 콘택 형성방법 |
| CN105719964A (zh) * | 2014-12-05 | 2016-06-29 | 中国科学院微电子研究所 | 一种平坦化的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101069279B (zh) * | 2004-10-25 | 2012-05-09 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN102856181B (zh) * | 2011-06-30 | 2016-07-06 | 中国科学院微电子研究所 | 多栅器件的形成方法 |
| CN103311112B (zh) * | 2013-06-14 | 2016-01-27 | 矽力杰半导体技术(杭州)有限公司 | 在沟槽内形成多晶硅的方法 |
| US10636670B2 (en) * | 2017-03-23 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of planarizing semiconductor device |
| CN110459507B (zh) * | 2018-05-07 | 2020-12-01 | 联华电子股份有限公司 | 一种半导体存储装置的形成方法 |
-
2020
- 2020-12-04 CN CN202011416328.3A patent/CN112542387B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990047473A (ko) * | 1997-12-04 | 1999-07-05 | 구본준 | 반도체소자의 콘택 형성방법 |
| CN105719964A (zh) * | 2014-12-05 | 2016-06-29 | 中国科学院微电子研究所 | 一种平坦化的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112542387A (zh) | 2021-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110911281B (zh) | 具有沟槽型栅极的半导体器件及其制造方法 | |
| CN106952873B (zh) | 鳍式场效应管的形成方法 | |
| US20080211015A1 (en) | Method of manufacturing a semiconductor power device | |
| US11588049B2 (en) | Semiconductor device and method for manufacturing same | |
| KR20060059186A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN112542387B (zh) | 半导体器件及其沟槽栅结构的制造方法 | |
| KR100363558B1 (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| CN106571339B (zh) | 鳍式场效应管的形成方法 | |
| CN104124193A (zh) | 沟槽隔离结构的形成方法 | |
| CN111627977A (zh) | 半导体结构及其形成方法、半导体器件 | |
| CN104124195B (zh) | 沟槽隔离结构的形成方法 | |
| CN106952816B (zh) | 鳍式晶体管的形成方法 | |
| CN106486374B (zh) | 半导体结构的形成方法 | |
| CN107492521B (zh) | 半导体结构及形成方法 | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| JP2008177277A (ja) | フラッシュメモリ及びフラッシュメモリの製造方法 | |
| CN111489972A (zh) | 半导体结构及其形成方法 | |
| CN106952815A (zh) | 鳍式晶体管的形成方法 | |
| US9799728B2 (en) | Three-dimensional transistor and fabrication method thereof | |
| CN109103102A (zh) | 半导体结构及其形成方法 | |
| WO2021228269A1 (zh) | 埋入式字线结构制备方法 | |
| TW201814869A (zh) | 內連線結構的製造方法 | |
| CN106571302A (zh) | 鳍式场效应管的形成方法 | |
| CN108630521B (zh) | 一种半导体器件的制造方法 | |
| JP2001093861A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |