CN112470287B - 一种显示基板及相关装置 - Google Patents
一种显示基板及相关装置 Download PDFInfo
- Publication number
- CN112470287B CN112470287B CN202080002231.XA CN202080002231A CN112470287B CN 112470287 B CN112470287 B CN 112470287B CN 202080002231 A CN202080002231 A CN 202080002231A CN 112470287 B CN112470287 B CN 112470287B
- Authority
- CN
- China
- Prior art keywords
- sub
- pixel
- pixels
- virtual
- subpixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 124
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 238000009826 distribution Methods 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 224
- 239000010408 film Substances 0.000 description 51
- 238000000034 method Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000005538 encapsulation Methods 0.000 description 11
- 238000000059 patterning Methods 0.000 description 10
- 239000002346 layers by function Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000001154 acute effect Effects 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 239000011777 magnesium Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- 230000005525 hole transport Effects 0.000 description 6
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910001257 Nb alloy Inorganic materials 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本公开提供了一种显示基板及相关装置，属于显示技术领域。其中，显示基板包括多个第一子像素、多个第二子像素和多个第三子像素，在第一方向上，所述第一子像素和所述第三子像素交替排布形成多个第一子像素排，所述第二子像素形成多个第二子像素排，所述第一子像素排和所述第二子像素排在第二方向交替排列，分布在相邻两行两列的两个第一子像素和两个第三子像素的中心连线为第一虚拟四边形，所述两个第一子像素位于所述第一虚拟四边形相对的两个顶角上，所述第一虚拟四边形包括非90°的内角a，所述第二子像素位于所述第一虚拟四边形内。本公开的技术方案能够提高显示装置的分辨率。
Description
技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板、有机电致发光显示面板、高精度金属掩模板及显示装置。
背景技术
有机电致发光(Organic Light Emitting Diode，OLED)显示器件是当今平板显示器研究领域的热点之一，与液晶显示器相比，OLED显示器件具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在平板显示领域，OLED显示器件已经开始取代传统的液晶显示屏(Liquid Crystal Display，LCD)。
OLED显示器件的结构主要包括：衬底基板，制作在衬底基板上呈矩阵排列的像素。其中，各像素一般都是通过有机材料利用蒸镀成膜技术透过高精度金属掩模板，在阵列基板上的相应的像素位置形成有机电致发光结构。
高精度金属掩模板的开口大小直接决定了子像素的尺寸，但由于高精度金属掩模板在制备工艺上存在限制，目前的显示基板很难得到高分辨率的显示器件。
发明内容
本公开要解决的技术问题是提供一种显示基板、有机电致发光显示面板、高精度金属掩模板及显示装置，能够提高显示装置的分辨率。
为解决上述技术问题，本公开的实施例提供技术方案如下：
一方面，提供一种显示基板其中，包括多个第一子像素、多个第二子像素和多个第三子像素，
在第一方向上，所述第一子像素和所述第三子像素交替排布形成多个第一子像素排，所述第二子像素形成多个第二子像素排，所述第一子像素排和所述第二子像素排在第二方向交替排列，分布在相邻两行两列的两个第一子像素和两个第三子像素的中心连线为第一虚拟四边形，所述两个第一子像素位于所述第一虚拟四边形相对的两个顶角上，所述第一虚拟四边形包括非90°的内角a，所述第二子像素位于所述第一虚拟四边形内；
所述第一虚拟四边形内，位于不同第一子像素排的第一子像素的中心和第三子像素的中心在第一直线上的正投影之间的距离为x，第一直线与第一方向平行；位于同一第一子像素排的第一子像素的中心和第三子像素的中心在第二直线上的正投影之间的距离为y，第二直线与第二方向平行，所述第一虚拟四边形的所述非90°的内角a的取值范围为(h-10°，h+10°)，h采用以下任一公式计算：
其中，P为第二子像素排中最相邻的两个第二子像素的中心之间的距离。
一些实施例中，x的取值范围为1-10um，y的取值范围为1-10um。
一些实施例中，所述内角a大于等于70°小于90°。
一些实施例中，第一方向上相邻的第一子像素和第三子像素的中心连线与第一方向平行，第二方向上相邻的第一子像素和第三子像素的中心连线与第二方向平行；或
第一方向上相邻的第一子像素和第三子像素的中心连线与第一方向平行，第二方向上相邻的第一子像素和第三子像素的中心连线与第二方向之间存在夹角c，所述夹角c大于0°非90°；或
第一方向上相邻的第一子像素和第三子像素的中心连线与第一方向之间存在夹角d，第二方向上相邻的第一子像素和第三子像素的中心连线与第二方向之间存在夹角e，所述夹角d大于0°非90°，所述夹角e大于0°非90°。
一些实施例中，所述第一方向和所述第二方向大致垂直，所述第一方向为行方向和列方向中的其中一者，所述第二方向为行方向和列方向中的另一者。
一些实施例中，所述第二子像素的形状选自多边形、轴对称图形、中心对称图形中的任意一种，所述第二子像素的形状具有一个长度方向，所述第二子像素的长度方向为多边形的最长边的延伸方向、轴对称图形的长轴方向或中心对称图形中一组平行对边的位于对称中心同一侧两个端点连线的方向，所述第二子像素的长度方向与第一方向和第二方向均相交，且
其中，x＝0，所述第二子像素的在其长度方向上的尺寸L′大致满足L′＝(L+y/√2)±5μm，所述第二子像素的在其宽度方向上的尺寸M'大致满足M′＝(M-y/√2)±5μm；或，所述第二子像素的在其宽度方向上的尺寸L′大致满足L′＝(L-y/√2)±5μm，所述第二子像素的在其长度方向上的尺寸M'大致满足M′＝(M+y/√2)±5μm；或者，
其中，y＝0，所述第二子像素的在其长度方向上的尺寸L′大致满足L′＝(L+x/√2)±5μm，所述第二子像素的在其宽度方向上的尺寸M'大致满足M′＝(M-x/√2)±5μm；或，所述第二子像素的在其宽度方向上的尺寸L′大致满足L′＝(L-x/√2)±5μm，所述第二子像素的在其长度方向上的尺寸M'大致满足M′＝(M+x/√2)±5μm；
其中，同一所述第二子像素的所述宽度方向与长度方向大致垂直，L和M为预设值。
一些实施例中，所述第二子像素的形状具有一个长度方向，所述第二子像素在其长度方向上具有最大尺寸，所述第二子像素的长度方向与第一方向和第二方向均相交，且x大于0，y大于0，
所述第二子像素的在其长度方向上的尺寸L′大致满足
所述第二子像素的在其宽度方向上的尺寸M′大致满足
或
所述第二子像素的在其长度方向上的尺寸L′大致满足
所述第二子像素的在其宽度方向上的尺寸M′大致满足
或
所述第二子像素的在其长度方向上的尺寸L′大致满足
所述第二子像素的在其宽度方向上的尺寸M′大致满足
或
所述第二子像素的在其长度方向上的尺寸L′大致满足
所述第二子像素的在其宽度方向上的尺寸M′大致满足
其中，L和M为预设值。
一些实施例中，L的取值范围为10-50μm，M的取值范围为5-40μm。
一些实施例中，排布成两列两行的四个所述第一虚拟四边形以共边的方式组成第二虚拟多边形，所述第二虚拟多边形包括四个第二子像素，五个第一子像素，四个第三子像素；
四个第二子像素分别位于四个第一虚拟四边形内，其中一个第一子像素被所述四个第二子像素包围，另四个第一子像素和四个第三子像素分别位于第二虚拟多边形的边上或顶点处，且沿所述第二虚拟多边形的边上顺时针和逆时针的顺序，位于第二虚拟多边形的边上或顶点处的所述四个第一子像素和所述四个第三子像素均交替分布；
所述位于第二虚拟多边形的边或顶点位置处的四个第一子像素的中心连线大致为虚拟平行四边形，和/或，所述位于第二虚拟多边形的边或顶点位置处的四个第三子像素的中心连线大致为虚拟平行四边形，和/或，所述位于四个第一虚拟四边形内的所述四个第二子像素的中心连线大致为虚拟平行四边形。
一些实施例中，至少部分所述第一子像素的中心连线大致位于第三直线上，至少部分所述第一子像素的中心连线大致位于第四直线上，所述第三直线与所述第四直线大致平行。
一些实施例中，所述第三直线和所述第四直线不重合，且均与所述第一方向大致平行；或
所述第三直线和所述第四直线不重合，且均与所述第二方向大致平行。
一些实施例中，位于同一第二像素排的至少部分所述第二子像素的中心连线大致位于第五直线上，所述第五直线与所述第三直线、第四直线大致平行。
一些实施例中，同一所述第二虚拟多边形的四个所述第一虚拟四边形中，包括第一虚拟四边形T1和第二虚拟多边形T2，第一虚拟四边形T1的最小内角与90°的差值的绝对值小于第一虚拟四边形T2的最小内角与90°的差值的绝对值，第一虚拟四边形T1内的第二子像素的宽长比大于第一虚拟四边形T2内的第二子像素的宽长比。
一些实施例中，
所述显示基板包括多个像素重复单元，一个像素重复单元包括位于同一所述第一虚拟四边形的两个第一子像素、两个第三子像素，还包括与所述两个第一子像素中的一个第一子像素位于同一第二虚拟多边形、且包围该第一子像素的四个第二子像素。
一些实施例中，沿所述第一方向排布的所述第二子像素的中心连线与所述第一方向大致平行，沿所述第二方向排布的所述第二子像素的中心连线与所述第二方向大致平行。
一些实施例中，部分所述第二子像素的形状和/或面积不同。
一些实施例中，所述第二子像素的边界与包围该第二子像素的所述第一子像素的中心之间的最短距离为Q1，所述第二子像素的边界与包围该第二子像素的所述第三子像素的中心之间的最短距离为Q2，Q1与Q2不完全相同。
一些实施例中，沿逆时针方向，所述第一虚拟四边形内的四个第二子像素分别为第二子像素A、第二子像素B、第二子像素C和第二子像素D，
所述第二子像素A、所述第二子像素B、所述第二子像素C和所述第二子像素D的形状均相同；或
所述第二子像素A和所述第二子像素B的形状相同，所述第二子像素C和所述第二子像素D的形状相同，所述第二子像素A和所述第二子像素C的形状不相同；或
所述第二子像素A和所述第二子像素D的形状相同，所述第二子像素C和所述第二子像素B的形状相同，所述第二子像素A和所述第二子像素C的形状不相同；或
所述第二子像素A和所述第二子像素C的形状相同，所述第二子像素A、所述第二子像素B和所述第二子像素D的形状各不相同；或
所述第二子像素A、所述第二子像素B、所述第二子像素C和所述第二子像素D的形状各不相同。
一些实施例中，各所述第一子像素的面积相同，各所述第三子像素的面积相同。
一些实施例中，所述第一子像素的面积为S，所述第二颜色子像素的面积为f*S，第三颜色子像素的面积为g*S，其中，0.5≤f≤0.8，1≤g≤2.2。
一些实施例中，各所述第一子像素的形状大致一致；和/或
各所述第三子像素的形状大致一致。
一些实施例中，所述第一子像素、所述第二子像素和所述第三子像素的形状包括多边形、圆形或椭圆形中的任意一种。
一些实施例中，所述第一子像素、所述第二子像素和所述第三子像素的形状选自四边形、六边形、八边形、具有倒圆角的四边形、具有倒圆角的六边形或具有倒圆角的八边形、圆形或椭圆形中的任意一种。
一些实施例中，所述第一子像素为红色子像素，所述第三子像素为蓝色子像素，所述第二子像素为绿色子像素；或，所述第一子像素为蓝色子像素，所述第三子像素为红色子像素，所述第二子像素为绿色子像素；或，所述第一子像素为绿色子像素，所述第三子像素为红色子像素；所述第二子像素为蓝色子像素；或，所述第一子像素为绿色子像素，所述第三子像素为蓝色子像素；所述第二子像素为红色子像素。
本公开实施例还提供了一种有机电致发光显示面板，包括如上所述的显示基板。
一些实施例中，还包括像素界定层，所述像素界定层包括多个像素界定层开口，各所述第一子像素、各所述第二子像素、各所述第三子像素各自分别对应一个像素界定层开口，所述第一子像素、所述第二子像素、所述第三子像素的形状与其对应的像素界定层的开口形状大致相同。
一些实施例中，所述第一子像素包括多层膜层，且所述第一子像素的多层膜层至少部分覆盖像素界定层开口之外的区域；和/或，所述第二子像素包括多层膜层，且所述第二子像素的多层膜层至少部分覆盖像素界定层开口之外的区域；和/或，所述第三子像素包括多层膜层，且所述第三子像素的多层膜层至少部分覆盖像素界定层开口之外的区域。
一些实施例中，所述像素界定层开口至少部分形状或面积不同。
一些实施例中，对应于第二子像素的像素界定层开口，至少部分形状或面积不同。
一些实施例中，对应于第二子像素的像素界定层开口至少部分到相邻开口的最近距离不相等。
本公开实施例还提供了一种显示装置，包括如上所述的有机电致发光显示面板。
本公开实施例还提供了一种高精度金属掩模板，用于制作如上所述的显示基板，其中，包括：多个开口区域，所述多个开口区域包括与所述第一子像素的位置对应的第一开口区域、或与所述第二子像素的位置对应的第二开口区域、或与所述第三子像素的位置对应的第三开口区域。
一些实施例中，所述第一子像素包括多层膜层，所述第二子像素包括多层膜层，所述第三子像素包括多层膜层，所述第一开口区域的形状与所述第一子像素中的至少一个膜层的形状和分布大致相同，所述第三开口区域的形状与所述第三子像素中的至少一个膜层的形状和分布大致相同，
所述第二开口区域的形状和分布与所述第二子像素中的至少一个膜层的形状和分布大致相同。
一些实施例中，与所述第二子像素的位置对应的多个第二开口区域中，至少有两个形状或面积不同。
附图说明
图1为本公开实施例的显示基板的剖面结构的示意图；
图2-图13为本公开实施例显示基板的示意图。
具体实施方式
为使本公开的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本公开实施例提供一种显示基板、有机电致发光显示面板、高精度金属掩模板及显示装置，能够提高显示装置的分辨率。
本公开实施例提供一种显示基板，其中，包括多个第一子像素、多个第二子像素和多个第三子像素，
在第一方向上，所述第一子像素和所述第三子像素交替排布形成多个第一子像素排，所述第二子像素形成多个第二子像素排，所述第一子像素排和所述第二子像素排在第二方向交替排列，分布在相邻两行两列的两个第一子像素和两个第三子像素的中心连线为第一虚拟四边形，所述两个第一子像素位于所述第一虚拟四边形相对的两个顶角上，所述第一虚拟四边形包括非90°的内角a，所述第二子像素位于所述第一虚拟四边形内；
所述第一虚拟四边形内，位于不同第一子像素排的第一子像素的中心和第三子像素的中心在第一直线上的正投影之间的距离为x，第一直线与第一方向平行；位于同一第一子像素排的第一子像素的中心和第三子像素的中心在第二直线上的正投影之间的距离为y，第二直线与第二方向平行，所述第一虚拟四边形的所述非90°的内角a的取值范围为(h-10°，h+10°)，h采用以下任一公式计算：
其中，P为第二子像素排中最相邻的两个第二子像素的中心之间的距离。
上面的公式是大致相等的关系，即，a的角度可以有一定偏差，例如可以在计算结果h的基础上上下10°浮动，或者在计算结果h的基础上上下5°浮动。
P为相邻两个第二子像素的中心之间的大致距离。第二子像素排中第二子像素可以是均匀分布的，即每两个相邻的第二子像素之间距离大致相等，也可以有一定偏差，例如相差小于5微米。这里的P也可以是同一子像素排中，相邻第二子像素之间间距的平均距离。此外，P与同一排中第一子像素的中心与相邻第三子像素的中心之间的距离也大致相等，例如相差小于5微米。或者为同一子像素排中，相邻的两个第一子像素的中心之间的距离一半；或者为，同一子像素排中，相邻的两个第三子像素的中心之间距离的一半。
上述方案中，本公开实施例提供的显示基板与现有的显示基板相比，在同等工艺条件下可以使第一子像素、第二子像素和第三子像素紧密排列，从而在满足最小的像素间隔的条件下提高显示装置的分辨率。并且，第二子像素交错排列，这样在开口率相同的情况下，可以使得用以制作第二子像素的精细金属掩膜板的开口之间的距离增大，提高精细金属掩膜板的制作裕度，实现更高的分辨率；另外，通过将第一子像素、第二子像素和第三子像素错开排列，可以使得亮度中心的分布更加均匀，改善显示装置的显示效果。
在一些实施例中，一个第一子像素包括一个第一有效发光区，一个第二子像素包括一个第二有效发光区，一个第三子像素包括一个第三有效发光区，一个第二有效发光区的面积<一个第一有效发光区<一个第三有效发光区。在一个显示基板上，第三子像素包括的所有第三有效发光区的总面积>第二子像素包括的所有第三有效发光区的总面积>第一子像素包括的所有第三有效发光区的总面积。在一些实施例中，各第一有效发光区、各所述第二有效发光区、各所述第三有效发光区是分隔开的。在一些实施例中，各第一有效发光区、各所述第二有效发光区、各所述第三有效发光区由像素限定层中形成的多个分隔的开口限定。在一些实施例中，各第一有效发光区由对应的第一子像素中，由在垂直衬底基板方向上，位于相对的阳极和阴极之间，并且被驱动发光的发光层限定。在一些实施例中，各第二有效发光区由对应的第二子像素中，由在垂直衬底基板方向上，位于相对的阳极和阴极之间，并且被驱动发光的发光层限定。在一些实施例中，各第三有效发光区由对应的第三子像素中，由在垂直衬底基板方向上，位于相对的阳极和阴极之间，并且被驱动发光的发光层限定。在一些实施例中，各第一有效发光区、各第二有效发光区和各第三有效发光区由对应的发光层以及与对应的发光层有载流子(空穴或电子)传输的电极(阳极或阴极)或电极的部分限定。在一些实施例中，各第一有效发光区、各第二有效发光区和各第三有效发光区，由在衬底基板上的正投影交叠的阴极的至少部分和阳极的至少部分限定，且该阴极的至少部分和阳极的至少部分与第一绝缘层在衬底基板上的正投影不交叠，该第一绝缘层在垂直衬底基板方向上，位于阴极和阳极之间。例如该第一绝缘层包括像素限定层。在一些实施例中，各第一子像素、各第二子像素和各第三子像素分别包括第一电极，位于第一电极远离衬底基板一侧的发光层，和位于发光层远离第一电极一侧的第二电极，在垂直衬底基板方向上，在第一电极和发光层之间，和/或第二电极和发光层之间还设置有第二绝缘层，该第二绝缘层与第一电极或第二电极在衬底基板上投影交叠，并且第二绝缘层具有开口，在面向发光层的一侧第二绝缘层的开口可以暴露至少部分的第一电极或第二电极，使其与发光层或辅助发光的功能层能够接触，各第一有效发光区、各第二有效发光区和各第三有效发光区由所述第一电极或第二电极中与发光层或辅助发光的功能层接触的部分限定。在一些实施例中，所述第二绝缘层包括像素限定层。在一些实施例中，所述辅助发光的功能层可以为空穴注入层，空穴传输层，电子传输层，空穴阻挡层，电子阻挡层，电子注入层，辅助发光层，界面改善层，增透层等中的任意一层或多层。在一些实施例中，第一电极可以为阳极，第二电极可以为阴极。在一些实施例中，第一电极可以包括氧化铟锡(ITO)，银(A)g的至少两层叠层，例如为ITO，Ag，ITO三层叠层。在一些实施例中，第二电极可以包括镁(Mg)、Ag、ITO、氧化铟锌(IZO)中任意一种或多种，例如为Mg和Ag的混合层或合金层。
各子像素包括发光层，各第一子像素包括位于开口内以及像素限定层上的第一颜色发光层，各第二子像素包括位于开口内以及像素限定层上的第二颜色发光层，各第三子像素包括位于开口内以及像素限定层上的第三颜色发光层。
在一些示例性实施方式中，本实施例的显示基板的制备过程可以包括以下步骤(1)至步骤(9)。在本示例性实施例中，请参考图1，以顶发射结构的柔性显示基板为例进行说明。
(1)、在玻璃载板上制备衬底基板。
在一些示例性实施方式中，衬底基板10可以为柔性衬底基板，例如包括在玻璃载板1上叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一柔性材料层、第二柔性材料层的材料采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料。第一无机材料层、第二无机材料层的材料采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高衬底基板的抗水氧能力，第一无机材料层、第二无机材料层也称之为阻挡(Barrier)层。半导体层的材料采用非晶硅(a-si)。在一些示例性实施方式中，以叠层结构PI1/Barrier1/a-si/PI2/Barrier2为例，其制备过程包括：先在玻璃载板1上涂布一层聚酰亚胺，固化成膜后形成第一柔性(PI1)层；随后在第一柔性层上沉积一层阻挡薄膜，形成覆盖第一柔性层的第一阻挡(Barrier1)层；然后在第一阻挡层上沉积一层非晶硅薄膜，形成覆盖第一阻挡层的非晶硅(a-si)层；然后在非晶硅层上再涂布一层聚酰亚胺，固化成膜后形成第二柔性(PI2)层；然后在第二柔性层上沉积一层阻挡薄膜，形成覆盖第二柔性层的第二阻挡(Barrier2)层，完成衬底基板10的制备。
(2)、在衬底基板上制备驱动结构层。驱动结构层包括多个驱动电路，每个驱动电路包括多个晶体管和至少一个存储电容，例如2T1C、3T1C或7T1C设计。
在一些示例性实施方式中，驱动结构层的制备过程可以参照以下说明。以第一子像素21的驱动电路的制备过程为例进行说明。
在衬底基板10上依次沉积第一绝缘薄膜和有源层薄膜，通过构图工艺对有源层薄膜进行构图，形成覆盖整个衬底基板10的第一绝缘层11，以及设置在第一绝缘层11上的有源层图案，有源层图案至少包括第一有源层。
随后，依次沉积第二绝缘薄膜和第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成覆盖有源层图案的第二绝缘层12，以及设置在第二绝缘层12上的第一栅金属层图案，第一栅金属层图案至少包括第一栅电极和第一电容电极。
随后，依次沉积第三绝缘薄膜和第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成覆盖第一栅金属层的第三绝缘层13，以及设置在第三绝缘层13上的第二栅金属层图案，第二栅金属层图案至少包括第二电容电极，第二电容电极的位置与第一电容电极的位置相对应。
随后，沉积第四绝缘薄膜，通过构图工艺对第四绝缘薄膜进行构图，形成覆盖第二栅金属层的第四绝缘层14图案，第四绝缘层14上开设有至少两个第一过孔，两个第一过孔内的第四绝缘层14、第三绝缘层13和第二绝缘层12被刻蚀掉，暴露出第一有源层的表面。
随后，沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，在第四绝缘层14上形成源漏金属层图案，源漏金属层至少包括位于显示区域的第一源电极和第一漏电极。第一源电极和第一漏电极可以分别通过第一过孔与第一有源层连接。
显示区域的第一子像素21的驱动电路中，第一有源层、第一栅电极、第一源电极和第一漏电极可以组成第一晶体管210，第一电容电极和第二电容电极可以组成第一存储电容212。在上述制备过程中，可以同时形成第二子像素22的驱动电路以及第三颜色子像素23的驱动电路。
在一些示例性实施方式中，第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层11称之为缓冲(Buffer)层，用于提高衬底基板的抗水氧能力；第二绝缘层12和第三绝缘层13称之为栅绝缘(GI，Gate Insulator)层；第四绝缘层14称之为层间绝缘(ILD，Interlayer Dielectric)层。第一金属薄膜、第二金属薄膜和第三金属薄膜采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。有源层薄膜采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等一种或多种材料，即本公开适用于基于氧化物(Oxide)技术、硅技术以及有机物技术制造的晶体管。
(3)、在形成前述图案的衬底基板上形成平坦层。
在一些示例性实施方式中，在形成前述图案的衬底基板10上涂覆有机材料的平坦薄膜，形成覆盖整个衬底基板10的平坦(PLN，Planarization)层15，并通过掩膜、曝光、显影工艺，在显示区域的平坦层15上形成多个第二过孔K2。多个第二过孔K2内的平坦层15被显影掉，分别暴露出第一子像素21的驱动电路的第一晶体管210的第一漏电极的表面、第二子像素22的驱动电路的第一晶体管的第一漏电极的表面以及第三颜色子像素23的驱动电路的第一晶体管的第一漏电极的表面。
(4)、在形成前述图案的衬底基板上，形成第一电极图案。在一些示例中，第一电极为反射阳极。
在一些示例性实施方式中，在形成前述图案的衬底基板10上沉积导电薄膜，通过构图工艺对导电薄膜进行构图，形成第一电极图案。第一子像素21的第一阳极213通过第二过孔K2与第一晶体管210的第一漏电极连接，第二子像素22的第二阳极223通过第二过孔K2与第二子像素22的第一晶体管的第一漏电极连接，第三颜色子像素23的第三阳极233通过第二过孔K2与第三颜色子像素23的第一晶体管的第一漏电极连接。
在一些示例中，第一电极可以采用金属材料，如镁(Mg)、银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等，或者，是金属和透明导电材料形成的堆栈结构，如ITO/Ag/ITO、Mo/AlNd/ITO等反射型材料。
(5)、在形成前述图案的衬底基板上，形成像素定义(PDL，Pixel DefinitionLayer)层图案。
在一些示例性实施例方式中，在形成前述图案的衬底基板10上涂覆像素定义薄膜，通过掩膜、曝光、显影工艺，形成像素定义层图案。显示区域的像素定义层30包括多个子像素定义部302，相邻子像素定义部302之间形成有多个像素定义层开口301，多个像素定义层开口301内的像素定义层30被显影掉，分别暴露出第一子像素21的第一阳极213的至少部分表面、第二子像素22的第二阳极223的至少部分表面以及第三颜色子像素23的第三阳极233的至少部分表面。
在一些示例中，像素定义层30可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。
(6)、在形成前述图案的衬底基板上，形成隔垫柱(PS，Post Spacer)图案。
在一些示例性实施方式中，在形成前述图案的衬底基板10上涂覆有机材料薄膜，通过掩膜、曝光、显影工艺，形成隔垫柱34图案。隔垫柱34可以作为支撑层，配置为在蒸镀过程中支撑FMM。在一些示例中，沿着子像素的行排布方向上，相邻两个隔垫柱34之间间隔一个重复单元，例如，隔垫柱34可以位于相邻的第一子像素21和第三颜色子像素23之间。
(7)、在形成前述图案的衬底基板上，依次形成有机功能层以及第二电极。在一些示例中，第二电极为透明阴极。发光元件可以通过透明阴极从远离衬底基板10一侧出光，实现顶发射。在一些示例中，发光元件的有机功能层包括：空穴注入层、空穴传输层、发光层以及电子传输层。
在一些示例性实施方式中，在形成前述图案的衬底基板10上采用开放式掩膜版(Open Mask)依次蒸镀形成空穴注入层241和空穴传输层242，然后采用FMM依次蒸镀形成蓝色发光层236、绿色发光层216和红色发光层226，然后采用开放式掩膜版依次蒸镀形成电子传输层243、阴极244以及光耦合层245。空穴注入层241、空穴传输层242、电子传输层243以及阴极244均为多个子像素的共通层。在一些示例中，有机功能层还可以包括：位于空穴传输层和发光层之间的微腔调节层。例如，可以在形成空穴传输层之后，采用FMM依次蒸镀形成蓝色微腔调节层、蓝色发光层、绿色微腔调节层、绿色发光层、红色微腔调节层、红色发光层。
在一些示例性实施方式中，有机功能层形成在子像素区域内，实现有机功能层与阳极连接。阴极形成在像素定义层上，并与有机功能层连接。
在一些示例性实施方式中，阴极可以采用镁(Mg)、银(Ag)、铝(Al)中的任意一种或更多种，或采用上述金属中任意一种或多种制成的合金，或者采用透明导电材料，例如，氧化铟锡(ITO)，或者，金属与透明导电材料的多层复合结构。
在一些示例性实施方式中，可以在阴极244远离衬底基板10的一侧形成光耦合层，光耦合层可以为多个子像素的共通层。光耦合层可以与透明阴极配合，起到增加光输出的作用。例如，光耦合层的材料可以采用半导体材料。然而，本实施例对此并不限定。
(8)、在形成前述图案的衬底基板上，形成封装层。
在一些示例性实施方式中，在形成前述图案的衬底基板10上形成封装层，封装层可以包括叠设的第一封装层41、第二封装层42和第三封装层43。第一封装层41采用无机材料，在显示区域覆盖阴极244。第二封装层42采用有机材料。第三封装层43采用无机材料，覆盖第一封装层41和第二封装层42。然而，本实施例对此并不限定。在一些示例中，封装层可以采用无机/有机/无机/有机/无机的五层结构。
一些实施例中，x的取值范围可以为1-10um，y的取值范围可以为1-10um；进一步地，x的取值范围可以为2-7um，y的取值范围可以为2-7um；或者，x的取值范围可以为2-8um，y的取值范围可以为2-8um。
一些实施例中，所述内角a大于等于70°小于90°；进一步地，所述内角a大于等于75°非90°。
一些实施例中，第一方向上相邻的第一子像素和第三子像素的中心连线与第一方向平行，第二方向上相邻的第一子像素和第三子像素的中心连线与第二方向平行；或
第一方向上相邻的第一子像素和第三子像素的中心连线与第一方向平行，第二方向上相邻的第一子像素和第三子像素的中心连线与第二方向之间存在夹角c，所述夹角c大于0°非90°；或
第一方向上相邻的第一子像素和第三子像素的中心连线与第一方向之间存在夹角d，第二方向上相邻的第一子像素和第三子像素的中心连线与第二方向之间存在夹角e，所述夹角d大于0°非90°，所述夹角e大于0°非90°。
进一步地，c的范围可以为0°-30°，或者，c的范围可以为0-20°，或者，c的范围可以为0-10°，或者，c的范围可以为0-5°，比如为1°、2°、3°、4°等。
一些实施例中，所述第一方向和所述第二方向大致垂直，所述第一方向为行方向和列方向中的其中一者，所述第二方向为行方向和列方向中的另一者。
一些实施例中，所述第二子像素的形状选自多边形、轴对称图形、中心对称图形中的任意一种，比如是不规则的多边形，例如为切掉一个角或者三个角的矩形，切掉两个相邻的角的矩形，切掉相对的两个角的矩形等，所述第二子像素的形状具有一个长度方向，所述第二子像素的长度方向为多边形的最长边的延伸方向、轴对称图形的长轴方向或中心对称图形中一组平行对边的位于对称中心同一侧两个端点连线的方向，所述第二子像素的长度方向与第一方向和第二方向均相交，且
其中，x＝0，所述第二子像素的在其长度方向上的尺寸L′大致满足L′＝(L+y/√2)±5μm，所述第二子像素的在其宽度方向上的尺寸M'大致满足M′＝(M-y/√2)±5μm；或，所述第二子像素的在其宽度方向上的尺寸L′大致满足L′＝(L-y/√2)±5μm，所述第二子像素的在其长度方向上的尺寸M'大致满足M′＝(M+y/√2)±5μm；或者，
其中，y＝0，所述第二子像素的在其长度方向上的尺寸L′大致满足L′＝(L+x/√2)±5μm，所述第二子像素的在其宽度方向上的尺寸M'大致满足M′＝(M-x/√2)±5μm；或，所述第二子像素的在其宽度方向上的尺寸L′大致满足L′＝(L-x/√2)±5μm，所述第二子像素的在其长度方向上的尺寸M'大致满足M′＝(M+x/√2)±5μm；
其中，同一所述第二子像素的所述宽度方向与长度方向大致垂直，L和M为预设值，其中，L的取值范围为10-50μm，M的取值范围为5-40μm，一具体示例中，L和M的取值范围可以为8-30μm。
一些实施例中，所述第二子像素的形状具有一个长度方向，所述第二子像素在其长度方向上具有最大尺寸，所述第二子像素的长度方向与第一方向和第二方向均相交，且x大于0，y大于0，
所述第二子像素的在其长度方向上的尺寸L′大致满足
所述第二子像素的在其宽度方向上的尺寸M′大致满足
或
所述第二子像素的在其长度方向上的尺寸L′大致满足
所述第二子像素的在其宽度方向上的尺寸M′大致满足/>
或
所述第二子像素的在其长度方向上的尺寸L′大致满足
所述第二子像素的在其宽度方向上的尺寸M′大致满足
或
所述第二子像素的在其长度方向上的尺寸L′大致满足
所述第二子像素的在其宽度方向上的尺寸M′大致满足
其中，L和M为预设值，L的取值范围为10-50μm，M的取值范围为5-40μm，一具体示例中，L和M的取值范围可以为8-30μm。
一些实施例中，排布成两列两行的四个所述第一虚拟四边形以共边的方式组成第二虚拟多边形，第二虚拟多边形可以是四边形，也可以是八边形。所述第二虚拟多边形包括四个第二子像素，五个第一子像素，四个第三子像素；
四个第二子像素分别位于四个第一虚拟四边形内，其中一个第一子像素被所述四个第二子像素包围，另四个第一子像素和四个第三子像素分别位于第二虚拟多边形的边上或顶点处，且沿所述第二虚拟多边形的边上顺时针和逆时针的顺序，位于第二虚拟多边形的边上或顶点处的所述四个第一子像素和所述四个第三子像素均交替分布；
所述位于第二虚拟多边形的边或顶点位置处的四个第一子像素的中心连线大致为虚拟平行四边形，和/或，所述位于第二虚拟多边形的边或顶点位置处的四个第三子像素的中心连线大致为虚拟平行四边形，和/或，所述位于四个第一虚拟四边形内的所述四个第二子像素的中心连线大致为虚拟平行四边形。
一些实施例中，第二虚拟多边形可以为凹六边形，其中，两个第三子像素位于其两个边上，另外两个第三子像素和四个第一子像素分别位于凹六边形的六个顶点；或者，第二虚拟多边形可以为凹八边形，四个第一子像素和四个第三子像素分别位于凹八变形的八个顶点处。
如果x＝0或y＝0，则位于所述位于第二虚拟多边形的边或顶点位置处的四个第一子像素的中心连线大致为虚拟矩形；位于所述位于第二虚拟多边形的边或顶点位置处的四个第三子像素的中心连线大致为虚拟矩形；位于四个第一虚拟四边形内的所述四个第二子像素的中心连线大致为虚拟矩形。
一些实施例中，至少部分所述第一子像素的中心连线大致位于第三直线上，至少部分所述第一子像素的中心连线大致位于第四直线上，所述第三直线与所述第四直线大致平行。
一些实施例中，所述第三直线和所述第四直线不重合，且均与所述第一方向大致平行；或
所述第三直线和所述第四直线不重合，且均与所述第二方向大致平行。
一些实施例中，位于同一第二像素排的至少部分所述第二子像素的中心连线大致位于第五直线上，所述第五直线与所述第三直线、第四直线大致平行。
其中，第二虚拟多边形可以为凹多边形，或凸多边形。第一虚拟四边形以共边的方式组成第二虚拟多边形，即行方向上相邻的两个第一虚拟四边形共用一个列方向上的边；列方向上相邻的两个第一虚拟四边形共用一个行方向上的边。
一些实施例中，同一所述第二虚拟多边形的四个所述第一虚拟四边形中，包括第一虚拟四边形T1和第二虚拟多边形T2，第一虚拟四边形T1的最小内角与90°的差值的绝对值小于第一虚拟四边形T2的最小内角与90°的差值的绝对值，第一虚拟四边形T1内的第二子像素的宽长比大于第一虚拟四边形T2内的第二子像素的宽长比。
其中，第二子像素的长可以是第二子像素在其长度方向上具有的最大尺寸，第二子像素的宽可以是第二子像素在其宽度方向上具有的最大尺寸。
或者，第二子像素包括两个相互垂直的对称轴，第二子像素的宽长比即为这两个对称轴上较小的尺寸与较大的尺寸的比值。
一些实施例中，
所述显示基板包括多个像素重复单元，一个像素重复单元包括位于同一所述第一虚拟四边形的两个第一子像素、两个第三子像素，还包括与所述两个第一子像素中的一个第一子像素位于同一第二虚拟多边形、且包围该第一子像素的四个第二子像素。
另外，位于显示基板边缘的像素重复单元的结构与位于显示基板的内部的像素重复单元的结构可能不同，位于显示基板边缘的像素重复单元可能缺失部分子像素。
一些实施例中，沿所述第一方向排布的所述第二子像素的中心连线与所述第一方向大致平行，沿所述第二方向排布的所述第二子像素的中心连线与所述第二方向大致平行。
一些实施例中，部分所述第二子像素的形状和/或面积不同。比如，一些第二子像素的形状与其他第二子像素的形状不同，或者，一些第二子像素的面积与其他第二子像素的面积不同，或者，一些第二子像素的形状和面积与其他第二子像素的形状和面积均不同。
一些实施例中，所述第二子像素的边界与包围该第二子像素的所述第一子像素的中心之间的最短距离为Q1，所述第二子像素的边界与包围该第二子像素的所述第三子像素的中心之间的最短距离为Q2，Q1与Q2不完全相同。
一些实施例中，沿逆时针方向，所述第一虚拟四边形内的四个第二子像素分别为第二子像素A、第二子像素B、第二子像素C和第二子像素D，
所述第二子像素A、所述第二子像素B、所述第二子像素C和所述第二子像素D的形状均相同；或
所述第二子像素A和所述第二子像素B的形状相同，所述第二子像素C和所述第二子像素D的形状相同，所述第二子像素A和所述第二子像素C的形状不相同；或
所述第二子像素A和所述第二子像素D的形状相同，所述第二子像素C和所述第二子像素B的形状相同，所述第二子像素A和所述第二子像素C的形状不相同；或
所述第二子像素A和所述第二子像素C的形状相同，所述第二子像素A、所述第二子像素B和所述第二子像素D的形状各不相同；或
所述第二子像素A、所述第二子像素B、所述第二子像素C和所述第二子像素D的形状各不相同。
可选地，在本公开实施例提供的显示基板中，第一子像素为红色子像素，第三子像素为蓝色子像素，所述第二子像素为绿色子像素；或，第一子像素为蓝色子像素，第三子像素为红色子像素；第二子像素为绿色子像素。这样位于第一虚拟四边形内的绿色子像素可以与位于第一虚拟四边形任意相邻两个角上的红色子像素和蓝色子像素构成一个发光像素点。
一些实施例中，还可以是，所述第一子像素为绿色子像素，所述第三子像素为红色子像素；所述第二子像素为蓝色子像素；或，所述第一子像素为绿色子像素，所述第三子像素为蓝色子像素；所述第二子像素为红色子像素。
可选地，在本公开实施例提供的显示基板中，各第一子像素的面积相同。从而保证在由第一子像素、第二子像素和第三子像素组成的任意发光像素点中，第一子像素的发光面积均相同。
当然，在具体实施时，在本公开实施例提供的显示基板中，也可以至少两个第一子像素的面积不相同，在此不作限定。
可选地，在本公开实施例提供的显示基板中，各第二子像素的面积相同。从而保证在由第一子像素、第二子像素和第三子像素组成的任意发光像素点中，第二子像素的发光面积均相同。
当然，在具体实施时，在本公开实施例提供的显示基板中，也可以至少两个第二子像素的面积不相同，在此不作限定。
可选地，在本公开实施例提供的显示基板中，各第三子像素的面积相同。从而保证在由第一子像素、第二子像素和第三子像素组成的任意发光像素点中，第三子像素的发光面积均相同。
当然，在具体实施时，在本公开实施例提供的显示基板中，也可以至少两个第三子像素的面积不相同，在此不作限定。
一些实施例中，所述第一子像素的面积为S，所述第二颜色子像素的面积为f*S，第三颜色子像素的面积为g*S，其中，0.5≤f≤0.8，1≤g≤2.2，这样可以使得第一子像素、第二子像素和第三子像素组成的任意发光像素点的亮度中心分布更加均匀，改善显示效果。
进一步地，由于蓝色子像素的发光效率比较低，且寿命较短，因此，可选地，在本公开实施例提供的显示基板中，可以将蓝色子像素的面积设计为大于红色子像素和绿色子像素的面积。
进一步地，在本公开实施例提供的显示基板中，由于绿色子像素的发光效率一般较高，因此绿色子像素的面积可以设置为小于红色子像素的面积。当然，在具体实施时，绿色子像素的面积也可以与红色子像素的面积相同，在此不作限定。
为了保证在制备时，对于同一种像素，掩膜图案能够一致，从而能够简化构图工艺，可选地，在本公开实施例提供的显示基板中，各所述第一子像素的形状大致一致。
当然，在具体实施时，在本公开实施例提供的显示基板中，也可以至少两个第一子像素的形状不一致，在此不作限定。
为了保证在制备时，对于同一种像素，掩膜图案能够一致，从而能够简化构图工艺，可选地，在本公开实施例提供的显示基板中，各所述第二子像素的形状大致一致。
当然，在具体实施时，在本公开实施例提供的显示基板中，也可以至少两个第二子像素的形状不一致，在此不作限定。
并且，可选地，在本公开实施例提供的上述显示基板中，在一个第二虚拟平行四边形中，四个第二子像素图形相同或相似时，其排布角度可以相同，也可以其排布角度任意旋转，在此不做限定。
为了保证在制备时，对于同一种像素，掩膜图案能够一致，从而能够简化构图工艺，可选地，在本公开实施例提供的显示基板中，各所述第三子像素的形状大致一致。
当然，在具体实施时，在本公开实施例提供的显示基板中，也可以至少两个第三子像素的形状不一致，在此不作限定。
可选地，第二子像素、第一子像素和第三子像素的具体形状，位置关系，平行及角度关系等，可以根据需要进行设计，在实际工艺中，由于工艺条件的限制或其他因素，也可能会有一些偏差，因此各子像素的形状、位置及相对位置关系只要大致满足上述条件即可，均属于本公开实施例提供的显示基板。
需要说明的是，本公开实施例提到的子像素的图形不一致，是指子像素的形状不一致，例如一个为圆形，一个为矩形。反之，本公开实施例提到的子像素的图形一致则是指子像素的形状相似或相同，例如两个子像素的形状均为三角形，不管面积是否相等，则认为该两个子像素的形状一致。
一些实施例中，所述第一子像素、所述第二子像素和所述第三子像素的形状包括多边形、圆形或椭圆形中的任意一种。
一些实施例中，
所述第一子像素、所述第二子像素和所述第三子像素的形状选自四边形、六边形、八边形、具有倒圆角的四边形、具有倒圆角的六边形或具有倒圆角的八边形、圆形或椭圆形中的任意一种。
需要说明的是，在本公开实施例提供的显示基板中，提到的子像素位于某一位置处，是指子像素所在的位置范围，只要保证子像素与该位置有重叠即可。在具体实施时，可以使子像素的中心与该位置重叠，当然，子像素的中心也可以与该位置不重叠，即两者存在偏移，在此不作限定。并且，子像素的中心可以为子像素图形的几何中心，也可以为子像素发光颜色的中心，在此不做限定。
可选地，在本公开实施例提供的显示基板中，为了保证各子像素能够均匀分布，尽量使各子像素的中心靠近所对应的位置。
下面结合附图以及具体的实施例对本公开的技术方案进行进一步介绍。
实施例一
本实施例中，如图2所示，第一子像素01和第三子像素03交替排布形成多个第一子像素排，第二子像素02形成多个第二子像素排，所述第一子像素排和所述第二子像素排在列方向交替排列，分布在相邻两行两列的两个第一子像素01和两个第三子像素03的中心连线为第一虚拟四边形T(图2中小的虚线框)，两个第一子像素01位于第一虚拟四边形T相对的两个顶角上，两个第三子像素03位于第一虚拟四边形T相对的两个顶角上，一个第二子像素02位于第一虚拟四边形T的内部。第二子像素02的中心可以与第一虚拟四边形T的中心重合，也可以与第一虚拟四边形T的中心不重合。
如图2所示，第一虚拟四边形T中，在列方向上相邻的第一子像素01和第三子像素03的中心连线与列方向平行；在行方向上相邻的第一子像素01和第三子像素03的中心连线与行方向不平行，具有夹角c1，c1大于0°小于90°，即第一虚拟四边形T的其中两条边与列方向平行，另外两条边与行方向具有夹角c1；具体地，c1的范围可以为0°-30°。进一步地，c1的范围可以为0-20°，或者，c1的范围可以为0-10°，或者，c1的范围可以为0-5°，比如为1°、2°、3°、4°等。
相邻的四个第一虚拟四边形T排布成两列两行组成一个大的虚拟多边形(即图2中最大的虚线框)，即第二虚拟多边形，第一子像素01位于第二虚拟多边形的中心位置处和第二虚拟多边形的四个顶角位置处，第三子像素03位于第二虚拟多边形的侧边中点位置处，第二虚拟多边形内第二子像素02的中心连线为虚拟矩形。
通过上述像素排布方式可以使得第一子像素01、第二子像素02和第三子像素03组成的发光像素点的亮度中心04的分布更加均匀，可以改善显示装置的显示效果。
并且如图2所示，将第二子像素02错开排布，可以增加金属掩膜板的制作裕度；这样可以在开口率相同的情况下，使制作第二子像素02的掩膜板开口(对应包围第二子像素02的最小实线框)之间的距离D增大，提高金属掩膜板的制作裕度，实现更高的分辨率。
本实施例中，位于同一第一子像素排的第一子像素01的中心和第三子像素03的中心在第二直线上的正投影之间的距离为y，第二直线与列方向平行，y的取值范围为1-10um，或者，可以为2-10um。
第一虚拟四边形T的小于90°的内角a满足以下公式：
比如，P＝57.9μm，y＝5μm，代入公式，则锐角a＝85.06°。
如图3所示，一具体示例中，第一虚拟四边形T的钝角a1可以为95°；锐角b1可以为85°。
另外，本实施例中第二子像素02的形状具有一个长度方向，第二子像素02在其长度方向上具有最大尺寸，第二子像素02的长度方向与行方向和列方向均相交。
对于第二子像素A和第二子像素C，第二子像素02的在其长度方向上的尺寸L'大致满足L'＝L+y/√2，所述第二子像素的在其宽度方向上的尺寸M'大致满足M′＝M-y/√2；
例如，P＝57.9μm，显示基板的像素界定层gap＝19mm，L＝22.08μm，M＝15.63μm，y＝5μm，代入公式，则L’＝18.55μm，M’＝19.17μm。
对于第二子像素B和第二子像素D，所述第二子像素02的在其宽度方向上的尺寸L'大致满足L'＝L-y/√2，所述第二子像素的在其长度方向上的尺寸M'大致满足M′＝M+y/√2；
例如，P＝57.9μm，显示基板的像素界定层gap＝19mm，L＝22.08μm，M＝15.63μm，y＝5μm，代入公式，则L’＝25.62μm，M’＝12.10μm。
如图4所示，本实施例中，一个像素重复单元05(图4中虚线框包括的部分)包括两个第三子像素03，两个第一子像素01和四个第二子像素02。
如图4所示，至少部分所述第一子像素01的中心连线大致位于第三直线Z3上，至少部分所述第三子像素03的中心连线大致位于第四直线Z4上，所述第三直线与所述第四直线大致平行。
所述第一方向(比如行方向)排布的所述第二子像素02的中心连线Z5与所述第一方向大致平行，沿所述第二方向(比如列方向)排布的所述第二子像素02的中心连线Z6与所述第二方向大致平行。
如图5所示，本实施例中，位于所述位于第二虚拟多边形的边或顶点位置处的四个第一子像素01的中心连线大致为虚拟矩形；位于所述位于第二虚拟多边形的边或顶点位置处的四个第三子像素03的中心连线大致为虚拟矩形；位于四个第一虚拟四边形内的所述四个第二子像素02的中心连线大致为虚拟矩形。
实施例二
本实施例中，如图6所示，第一子像素01和第三子像素03交替排布形成多个第一子像素排，第二子像素02形成多个第二子像素排，所述第一子像素排和所述第二子像素排在列方向交替排列，分布在相邻两行两列的两个第一子像素01和两个第三子像素03的中心连线为第一虚拟四边形T(图6中小的虚线框)，两个第一子像素01位于第一虚拟四边形T相对的两个顶角上，两个第三子像素03位于第一虚拟四边形T相对的两个顶角上，一个第二子像素02位于第一虚拟四边形T的内部。第二子像素02的中心可以与第一虚拟四边形T的中心重合，也可以与第一虚拟四边形T的中心不重合。
如图6所示，第一虚拟四边形T中，在列方向上相邻的第一子像素01和第三子像素03的中心连线与列方向不平行，具有夹角c2，c2大于0°小于90°；在行方向上相邻的第一子像素01和第三子像素03的中心连线与行方向平行，即第一虚拟四边形T的其中两条边与行方向平行，另外两条边与列方向具有夹角c2；具体地，c2的范围可以为0°-30°。进一步地，c2的范围可以为0-20°，或者，c2的范围可以为0-10°，或者，c2的范围可以为0-5°，比如为1°、2°、3°、4°等。
相邻的四个第一虚拟四边形T排布成两列两行组成一个大的虚拟多边形(即图6中最大的虚线框)，即第二虚拟多边形，第一子像素01位于第二虚拟多边形的中心位置处和第二虚拟多边形的四个顶角位置处，第三子像素03位于第二虚拟多边形的侧边中点位置处，第二虚拟多边形内第二子像素02的中心连线为虚拟矩形。
通过上述像素排布方式可以使得第一子像素01、第二子像素02和第三子像素03组成的发光像素点的亮度中心的分布更加均匀，可以改善显示装置的显示效果。
并且如图6所示，将第二子像素02错开排布，可以增加金属掩膜板的制作裕度；这样可以在开口率相同的情况下，使制作第二子像素02的掩膜板开口之间的距离增大，提高金属掩膜板的制作裕度，实现更高的分辨率。
本实施例中，位于不同第一子像素排的第一子像素01的中心和第三子像素03的中心在第一直线上的正投影之间的距离为x，第一直线与行方向平行，x的取值范围为1-10um，或者，可以为2-10um。
第一虚拟四边形T的小于90°的内角a满足以下公式：
比如，P＝57.9μm，x＝5μm，代入公式，则锐角a＝85.06°。
如图6所示，一具体示例中，第一虚拟四边形T的锐角a2可以为85°；钝角b2可以为95°。
另外，本实施例中第二子像素02的形状具有一个长度方向，第二子像素02在其长度方向上具有最大尺寸，第二子像素02的长度方向与行方向和列方向均相交。
对于第二子像素A和第二子像素B，第二子像素02的在其长度方向上的尺寸L′大致满足L′＝L+x/√2，所述第二子像素的在其宽度方向上的尺寸M'大致满足M′＝M-x/√2；
例如，P＝57.9μm，显示基板的像素界定层gap＝19mm，L＝22.08μm，M＝15.63μm，x＝5μm，代入公式，则L’＝25.62μm，M’＝12.10μm。
对于第二子像素C和第二子像素D，所述第二子像素02的在其宽度方向上的尺寸L′大致满足L′＝L-x/√2，所述第二子像素的在其长度方向上的尺寸M'大致满足M′＝M+x/√2；
例如，P＝57.9μm，显示基板的像素界定层gap＝19mm，L＝22.08μm，M＝15.63μm，x＝5μm，代入公式，则L’＝18.55μm，M’＝19.17μm。
如图7所示，本实施例中，一个像素重复单元05(图7中虚线框包括的部分)包括两个第三子像素03，两个第一子像素01和四个第二子像素02。
如图7所示，至少部分所述第一子像素01的中心连线大致位于第三直线Z3上，至少部分所述第三子像素03的中心连线大致位于第四直线Z4上，所述第三直线与所述第四直线大致平行。
所述第一方向(比如行方向)排布的所述第二子像素02的中心连线Z5与所述第一方向大致平行，沿所述第二方向(比如列方向)排布的所述第二子像素02的中心连线Z6与所述第二方向大致平行。
如图8所示，本实施例中，位于所述位于第二虚拟多边形的边或顶点位置处的四个第一子像素01的中心连线大致为虚拟矩形；位于所述位于第二虚拟多边形的边或顶点位置处的四个第三子像素03的中心连线大致为虚拟矩形；位于四个第一虚拟四边形内的所述四个第二子像素02的中心连线大致为虚拟矩形。
实施例三
本实施例中，如图9所示，第一子像素01和第三子像素03交替排布形成多个第一子像素排，第二子像素02形成多个第二子像素排，所述第一子像素排和所述第二子像素排在列方向交替排列，分布在相邻两行两列的两个第一子像素01和两个第三子像素03的中心连线为第一虚拟四边形T(图9中小的虚线框)，两个第一子像素01位于第一虚拟四边形T相对的两个顶角上，两个第三子像素03位于第一虚拟四边形T相对的两个顶角上，一个第二子像素02位于第一虚拟四边形T的内部。第二子像素02的中心可以与第一虚拟四边形T的中心重合，也可以与第一虚拟四边形T的中心不重合。
如图9所示，第一虚拟四边形T中，在列方向上相邻的第一子像素01和第三子像素03的中心连线与列方向不平行，具有夹角e1，e1大于0°小于90°；在行方向上相邻的第一子像素01和第三子像素03的中心连线与行方向不平行，具有夹角d1，d1大于0°小于90°；即第一虚拟四边形T的其中两条边与行方向不平行，另外两条边与列方向不平行；具体地，e1和d1的范围可以为0°-30°。进一步地，e1和d1的范围可以为0-20°，或者，e1和d1的范围可以为0-10°，或者，e1和d1的范围可以为0-5°，比如为1°、2°、3°、4°等。
相邻的四个第一虚拟四边形T排布成两列两行组成一个大的虚拟多边形(即图9中最大的虚线框)，即第二虚拟多边形，第一子像素01位于第二虚拟多边形的中心位置处和第二虚拟多边形的四个顶角位置处，第三子像素03位于第二虚拟多边形的侧边中点位置处，第二虚拟多边形内第二子像素02的中心连线为虚拟矩形。
通过上述像素排布方式可以使得第一子像素01、第二子像素02和第三子像素03组成的发光像素点的亮度中心的分布更加均匀，可以改善显示装置的显示效果。
并且如图9所示，将第二子像素02错开排布，可以增加金属掩膜板的制作裕度；这样可以在开口率相同的情况下，使制作第二子像素02的掩膜板开口之间的距离增大，提高金属掩膜板的制作裕度，实现更高的分辨率。
本实施例中，位于不同第一子像素排的第一子像素01的中心和第三子像素03的中心在第一直线上的正投影之间的距离为x，第一直线与行方向平行；位于同一第一子像素排的第一子像素01的中心和第三子像素03的中心在第二直线上的正投影之间的距离为y，第二直线与列方向平行；y，x的取值范围为1-10um，或者，可以为2-10um。
第一虚拟四边形T的小于90°的内角a满足以下公式：
比如，P＝57.9μm，x＝5μm，y＝5μm，代入公式，则锐角a＝80.12°；
P＝57.9μm，x＝4μm，y＝8μm，代入公式，则锐角a＝78.18°。
或者，第一虚拟四边形T的内角a满足以下公式：
比如，P＝57.9μm，x＝5μm，y＝5μm，代入公式，则a＝90°；
P＝57.9μm，x＝4μm，y＝8μm，代入公式，则锐角a＝86.09°。
如图9所示，一具体示例中，第二子像素B所在的第一虚拟四边形T的锐角a4可以为80°；钝角b4可以为100°。第二子像素A所在的第一虚拟四边形T的角a3可以为90°；角b3可以为90°
如图10所示，本实施例中，一个像素重复单元05(图10中虚线框包括的部分)包括两个第三子像素03，两个第一子像素01和四个第二子像素02。
如图10所示，至少部分所述第一子像素01的中心连线大致位于第三直线Z3上，至少部分所述第三子像素03的中心连线大致位于第四直线Z4上，所述第三直线与所述第四直线大致平行。
所述第一方向(比如行方向)排布的所述第二子像素02的中心连线Z5与所述第一方向大致平行，沿所述第二方向(比如列方向)排布的所述第二子像素02的中心连线Z6与所述第二方向大致平行。
另一具体示例中，如图11所示，一第一虚拟四边形T的角a5可以为94°；角b5可以为86°。另一第一虚拟四边形T的角a6可以为102°；角b6可以为78°。另一第一虚拟四边形T的角a7可以为78°；角b7可以为102°
另外，本实施例中第二子像素02的形状具有一个长度方向，第二子像素02在其长度方向上具有最大尺寸，第二子像素02的长度方向与行方向和列方向均相交。
如图11所示，对于第二子像素A，所述第二子像素的在其长度方向上的尺寸L′大致满足
所述第二子像素的在其宽度方向上的尺寸M′大致满足
例如，P＝57.9μm，显示基板的像素界定层gap＝19mm，L＝22.08μm，M＝15.63μm，x＝5μm，y＝5μm，代入公式，则L’＝19.25μm，M’＝18.46μm。
对于第二子像素B，所述第二子像素的在其长度方向上的尺寸L′大致满足
所述第二子像素的在其宽度方向上的尺寸M′大致满足
例如，P＝57.9μm，显示基板的像素界定层gap＝19mm，L＝22.08μm，M＝15.63μm，x＝5μm，y＝5μm，代入公式，则L’＝24.12μm，M’＝13.6μm。
对于第二子像素C，所述第二子像素的在其长度方向上的尺寸L′大致满足
所述第二子像素的在其宽度方向上的尺寸M′大致满足
例如，P＝57.9μm，显示基板的像素界定层gap＝19mm，L＝22.08μm，M＝15.63μm，x＝5μm，y＝5μm，代入公式，则L’＝30.57μm，M’＝7.15μm。
对于第二子像素D，所述第二子像素的在其长度方向上的尺寸L′大致满足
所述第二子像素的在其宽度方向上的尺寸M′大致满足
例如，P＝57.9μm，显示基板的像素界定层gap＝19mm，L＝22.08μm，M＝15.63μm，x＝5μm，y＝5μm，代入公式，则L’＝24.91μm，M’＝12.80μm。
值得注意的是，附图标记02是指所有的第二子像素，第二子像素A、第二子像素B、第二子像素C和第二子像素D是用以区分一个第二虚拟多边形内的不同第二子像素。
基于同一公开构思，本公开实施例还提供了一种有机电致发光显示面板，该显示基板可以是本公开实施提供的上述任一种显示基板，相邻的第一虚拟四边形以共用侧边的方式在行方向和列方向排列。即相邻的两个显示基板共用位于相邻第一虚拟四边形侧边的第一子像素01和第三子像素03，由于该有机电致发光显示面板解决问题的原理与前述一种显示基板相似，因此该有机电致发光显示面板的实施可以参见前述素排布结构的实施，重复之处不再赘述。
相邻的第一虚拟四边形以共用侧边的方式在行方向和列方向排列，即行方向上相邻的两个第一虚拟四边形共用一个列方向上的边；列方向上相邻的两个第一虚拟四边形共用一个行方向上的边。
其中，相邻的第一虚拟四边形共用侧边时，相邻的两个第一虚拟四边形有一条边可以是相同的，但是相邻的两个第一虚拟四边形的形状可以不同，比如内角大小可以不同。
一些实施例中，有机电致发光显示面板还包括像素界定层，所述像素界定层包括多个像素界定层开口，各所述第一子像素、各所述第二子像素、各所述第三子像素各自分别对应一个像素界定层开口，所述第一子像素、所述第二子像素、所述第三子像素的形状与其对应的像素界定层的开口形状大致相同。
一些实施例中，所述第一子像素包括多层膜层，且所述第一子像素的多层膜层至少部分覆盖像素界定层开口之外的区域；和/或，所述第二子像素包括多层膜层，且所述第二子像素的多层膜层至少部分覆盖像素界定层开口之外的区域；和/或，所述第三子像素包括多层膜层，且所述第三子像素的多层膜层至少部分覆盖像素界定层开口之外的区域。
一些实施例中，所述像素界定层开口至少部分形状或面积不同。
一些实施例中，对应于第二子像素的像素界定层开口，至少部分形状或面积不同。
一些实施例中，对应于第二子像素的像素界定层开口至少部分到相邻开口的最近距离不相等。
基于同一公开构思，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述任一种有机电致发光显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。
基于同一公开构思，本公开实施例还提供了一种高精度金属掩模板，用于制作本公开实施例提供的上述任一种显示基板，多个开口区域，所述多个开口区域包括与所述第一子像素的位置对应的第一开口区域、或与所述第二子像素的位置对应的第二开口区域、或与所述第三子像素的位置对应的第三开口区域。由于该高精度金属掩模板解决问题的原理与前述一种显示基板相似，因此该高精度金属掩模板的实施可以参见前述显示基板的实施，重复之处不再赘述。
一些实施例中，所述第一子像素包括多层膜层，所述第二子像素包括多层膜层，所述第三子像素包括多层膜层，所述第一开口区域的形状与所述第一子像素中的至少一个膜层的形状和分布大致相同，所述第三开口区域的形状与所述第三子像素中的至少一个膜层的形状和分布大致相同，
所述第二开口区域的形状和分布与所述第二子像素中的至少一个膜层的形状和分布大致相同。
一些实施例中，高精度金属掩模板与所述第二子像素的位置对应的多个第二开口区域中，至少有两个形状或面积不同。
一具体示例中，如图12所示，用以制作第二子像素中的至少一个膜层的第二开口区域的形状如实线框06所示，第二虚拟多边形内的四个第二子像素02的形状均相同，第二开口区域的形状也均相同，这样可以简化构图工艺。
另一具体示例中，如图13所示，用以制作第二子像素中的至少一个膜层的第二开口区域的形状如实线框06所示，第二虚拟多边形内的四个第二子像素02的形状均相同，第二开口区域的形状不相同，这样可以增大蒸镀时的工艺裕度，提高显示面板的良率。
可选地，在本公开实施例提供的上述高精度金属掩模板中，相邻所述第二开口区域之间的距离大于或等于工艺极限距离，以满足工艺需求。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (33)
1.一种显示基板，其特征在于，包括多个第一子像素、多个第二子像素和多个第三子像素，
在第一方向上，所述第一子像素和所述第三子像素交替排布形成多个第一子像素排，所述第二子像素形成多个第二子像素排，所述第一子像素排和所述第二子像素排在第二方向交替排列，分布在相邻两行两列的两个第一子像素和两个第三子像素的中心连线为第一虚拟四边形，所述两个第一子像素位于所述第一虚拟四边形相对的两个顶角上，所述第一虚拟四边形包括非90°的内角a，所述第二子像素位于所述第一虚拟四边形内；
所述第一虚拟四边形内，位于不同第一子像素排的第一子像素的中心和第三子像素的中心在第一直线上的正投影之间的距离为x，第一直线与第一方向平行；位于同一第一子像素排的第一子像素的中心和第三子像素的中心在第二直线上的正投影之间的距离为y，第二直线与第二方向平行，所述第一虚拟四边形的所述非90°的内角a的取值范围为(h-10°，h+10°)，h采用以下任一公式计算：
其中，P为第二子像素排中最相邻的两个第二子像素的中心之间的距离。
2.根据权利要求1所述的显示基板，其特征在于，x的取值范围为1-10um，y的取值范围为1-10um。
3.根据权利要求1所述的显示基板，其特征在于，所述内角a大于等于70°小于90°。
4.根据权利要求1所述的显示基板，其特征在于，
第一方向上相邻的第一子像素和第三子像素的中心连线与第一方向平行，第二方向上相邻的第一子像素和第三子像素的中心连线与第二方向之间存在夹角c，所述夹角c大于0°非90°；或
第一方向上相邻的第一子像素和第三子像素的中心连线与第一方向之间存在夹角d，第二方向上相邻的第一子像素和第三子像素的中心连线与第二方向之间存在夹角e，所述夹角d大于0°非90°，所述夹角e大于0°非90°。
5.根据权利要求1-4中任一项所述的显示基板，其特征在于，所述第一方向和所述第二方向垂直，所述第一方向为行方向和列方向中的其中一者，所述第二方向为行方向和列方向中的另一者。
6.根据权利要求1所述的显示基板，其特征在于，
所述第二子像素的形状选自多边形、轴对称图形、中心对称图形中的任意一种，所述第二子像素的形状具有一个长度方向，所述第二子像素的长度方向为多边形的最长边的延伸方向、轴对称图形的长轴方向或中心对称图形中一组平行对边的位于对称中心同一侧两个端点连线的方向，所述第二子像素的长度方向与第一方向和第二方向均相交，且
其中，x＝0，所述第二子像素的在其长度方向上的尺寸L′满足 所述第二子像素的在其宽度方向上的尺寸M′满足/> 或，所述第二子像素的在其宽度方向上的尺寸L′满足所述第二子像素的在其长度方向上的尺寸M′满足或者，
其中，y＝0，所述第二子像素的在其长度方向上的尺寸L′满足 所述第二子像素的在其宽度方向上的尺寸M′满足/> 或，所述第二子像素的在其宽度方向上的尺寸L′满足所述第二子像素的在其长度方向上的尺寸M′满足
其中，同一所述第二子像素的所述宽度方向与长度方向垂直，L和M为预设值；
L的取值范围为10-50μm，M的取值范围为5-40μm。
7.根据权利要求1所述的显示基板，其特征在于，所述第二子像素的形状具有一个长度方向，所述第二子像素在其长度方向上具有最大尺寸，所述第二子像素的长度方向与第一方向和第二方向均相交，且x大于0，y大于0，
所述第二子像素的在其长度方向上的尺寸L′满足
所述第二子像素的在其宽度方向上的尺寸M′满足
或
所述第二子像素的在其长度方向上的尺寸L′满足
所述第二子像素的在其宽度方向上的尺寸M′满足
或
所述第二子像素的在其长度方向上的尺寸L′满足
所述第二子像素的在其宽度方向上的尺寸M′满足
或
所述第二子像素的在其长度方向上的尺寸L′满足
所述第二子像素的在其宽度方向上的尺寸M′满足
其中，L和M为预设值，L的取值范围为10-50μm，M的取值范围为5-40μm。
8.根据权利要求1所述的显示基板，其特征在于，排布成两列两行的四个所述第一虚拟四边形以共边的方式组成第二虚拟多边形，所述第二虚拟多边形包括四个第二子像素，五个第一子像素，四个第三子像素；
四个第二子像素分别位于四个第一虚拟四边形内，其中一个第一子像素被所述四个第二子像素包围，另四个第一子像素和四个第三子像素分别位于第二虚拟多边形的边上或顶点处，且沿所述第二虚拟多边形的边上顺时针和逆时针的顺序，位于第二虚拟多边形的边上或顶点处的所述四个第一子像素和所述四个第三子像素均交替分布；
所述位于第二虚拟多边形的边或顶点位置处的四个第一子像素的中心连线为虚拟平行四边形，和/或，所述位于第二虚拟多边形的边或顶点位置处的四个第三子像素的中心连线为虚拟平行四边形，和/或，所述位于四个第一虚拟四边形内的所述四个第二子像素的中心连线为虚拟平行四边形。
9.根据权利要求8所述的显示基板，其特征在于，至少部分所述第一子像素的中心连线位于第三直线上，至少部分所述第三子像素的中心连线位于第四直线上，所述第三直线与所述第四直线平行。
10.根据权利要求9所述的显示基板，其特征在于，所述第三直线和所述第四直线不重合，且均与所述第一方向平行；或
所述第三直线和所述第四直线不重合，且均与所述第二方向平行。
11.根据权利要求9或10所述的显示基板，其特征在于，位于同一第二像素排的至少部分所述第二子像素的中心连线位于第五直线上，所述第五直线与所述第三直线、第四直线平行。
12.根据权利要求8所述的显示基板，其特征在于，同一所述第二虚拟多边形的四个所述第一虚拟四边形中，包括第一虚拟四边形T1和第二虚拟四边形T2，第一虚拟四边形T1的最小内角与90°的差值的绝对值小于第二虚拟四边形T2的最小内角与90°的差值的绝对值，第一虚拟四边形T1内的第二子像素的宽长比大于第二虚拟四边形T2内的第二子像素的宽长比。
13.根据权利要求8所述的显示基板，其特征在于，所述显示基板包括多个像素重复单元，一个像素重复单元包括位于同一所述第一虚拟四边形的两个第一子像素、两个第三子像素，还包括与所述两个第一子像素中的一个第一子像素位于同一第二虚拟多边形、且包围该第一子像素的四个第二子像素。
14.根据权利要求1所述的显示基板，其特征在于，所述第一方向排布的所述第二子像素的中心连线与所述第一方向平行，沿所述第二方向排布的所述第二子像素的中心连线与所述第二方向平行。
15.根据权利要求1所述的显示基板，其特征在于，部分所述第二子像素的形状和/或面积不同。
16.根据权利要求1所述的显示基板，其特征在于，所述第二子像素的边界与包围该第二子像素的所述第一子像素的中心之间的最短距离为Q1，所述第二子像素的边界与包围该第二子像素的所述第三子像素的中心之间的最短距离为Q2，Q1与Q2不完全相同。
17.根据权利要求8所述的显示基板，其特征在于，沿逆时针方向，所述第二虚拟多边形内的四个第二子像素分别为第二子像素A、第二子像素B、第二子像素C和第二子像素D，
所述第二子像素A、所述第二子像素B、所述第二子像素C和所述第二子像素D的形状均相同；或
所述第二子像素A和所述第二子像素B的形状相同，所述第二子像素C和所述第二子像素D的形状相同，所述第二子像素A和所述第二子像素C的形状不相同；或
所述第二子像素A和所述第二子像素D的形状相同，所述第二子像素C和所述第二子像素B的形状相同，所述第二子像素A和所述第二子像素C的形状不相同；或
所述第二子像素A和所述第二子像素C的形状相同，所述第二子像素A、所述第二子像素B和所述第二子像素D的形状各不相同；或
所述第二子像素A、所述第二子像素B、所述第二子像素C和所述第二子像素D的形状各不相同。
18.根据权利要求1所述的显示基板，其特征在于，各所述第一子像素的面积相同，各所述第三子像素的面积相同。
19.根据权利要求18所述的显示基板，其特征在于，所述第一子像素的面积为S，所述第二子像素的面积为f*S，第三子像素的面积为g*S，其中，0.5≤f≤0.8，1≤g≤2.2。
20.根据权利要求1所述的显示基板，其特征在于，各所述第一子像素的形状一致；和/或
各所述第三子像素的形状一致。
21.根据权利要求1所述的显示基板，其特征在于，所述第一子像素、所述第二子像素和所述第三子像素的形状包括多边形、圆形或椭圆形中的任意一种。
22.根据权利要求21所述的显示基板，其特征在于，所述第一子像素、所述第二子像素和所述第三子像素的形状选自四边形、六边形、八边形、具有倒圆角的四边形、具有倒圆角的六边形或具有倒圆角的八边形中的任意一种。
23.根据权利要求1所述的显示基板，其特征在于，所述第一子像素为红色子像素，所述第三子像素为蓝色子像素，所述第二子像素为绿色子像素；或，所述第一子像素为蓝色子像素，所述第三子像素为红色子像素，所述第二子像素为绿色子像素；或，所述第一子像素为绿色子像素，所述第三子像素为红色子像素；所述第二子像素为蓝色子像素；或，所述第一子像素为绿色子像素，所述第三子像素为蓝色子像素；所述第二子像素为红色子像素。
24.一种有机电致发光显示面板，其特征在于，包括如权利要求1-23任一项所述的显示基板。
25.根据权利要求24所述的有机电致发光显示面板，其特征在于，还包括像素界定层，所述像素界定层包括多个像素界定层开口，各所述第一子像素、各所述第二子像素、各所述第三子像素各自分别对应一个像素界定层开口，所述第一子像素、所述第二子像素、所述第三子像素的形状与其对应的像素界定层的开口形状相同。
26.根据权利要求25所述的显示面板，其特征在于，所述第一子像素包括多层膜层，且所述第一子像素的多层膜层至少部分覆盖像素界定层开口之外的区域；和/或，所述第二子像素包括多层膜层，且所述第二子像素的多层膜层至少部分覆盖像素界定层开口之外的区域；和/或，所述第三子像素包括多层膜层，且所述第三子像素的多层膜层至少部分覆盖像素界定层开口之外的区域。
27.根据权利要求25所述的显示面板，其特征在于，所述像素界定层开口至少部分形状或面积不同。
28.根据权利要求25所述的显示面板，其特征在于，对应于第二子像素的像素界定层开口，至少部分形状或面积不同。
29.根据权利要求25所述的显示面板，其特征在于，对应于第二子像素的像素界定层开口至少部分到相邻开口的最近距离不相等。
30.一种显示装置，其特征在于，包括如权利要求24-29中任一项所述的有机电致发光显示面板。
31.一种高精度金属掩模板，其特征在于，用于制作如权利要求1-23任一项所述的显示基板，其中，包括：多个开口区域，所述多个开口区域包括与所述第一子像素的位置对应的第一开口区域、或与所述第二子像素的位置对应的第二开口区域、或与所述第三子像素的位置对应的第三开口区域。
32.根据权利要求31所述的高精度金属掩模板，其特征在于，所述第一子像素包括多层膜层，所述第二子像素包括多层膜层，所述第三子像素包括多层膜层，所述第一开口区域的形状与所述第一子像素中的至少一个膜层的形状和分布相同，所述第三开口区域的形状与所述第三子像素中的至少一个膜层的形状和分布相同，
所述第二开口区域的形状和分布与所述第二子像素中的至少一个膜层的形状和分布相同。
33.根据权利要求32所述的高精度金属掩模板，其特征在于，与所述第二子像素的位置对应的多个第二开口区域中，至少有两个形状或面积不同。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNPCT/CN2020/114621 | 2020-09-10 | ||
| PCT/CN2020/114621 WO2022052010A1 (zh) | 2020-09-10 | 2020-09-10 | 一种显示基板及相关装置 |
| PCT/CN2020/119231 WO2022052194A1 (zh) | 2020-09-10 | 2020-09-30 | 一种显示基板及相关装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112470287A CN112470287A (zh) | 2021-03-09 |
| CN112470287B true CN112470287B (zh) | 2023-08-22 |
Family
ID=74802566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080002231.XA Active CN112470287B (zh) | 2020-09-10 | 2020-09-30 | 一种显示基板及相关装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11785821B2 (zh) |
| CN (1) | CN112470287B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022141628A1 (zh) * | 2021-01-04 | 2022-07-07 | 京东方科技集团股份有限公司 | 一种显示基板及相关装置 |
| WO2022191112A1 (ja) * | 2021-03-12 | 2022-09-15 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN113097267A (zh) * | 2021-03-30 | 2021-07-09 | 昆山国显光电有限公司 | 一种像素排列结构、显示面板及显示装置 |
| CN113097273B (zh) * | 2021-03-31 | 2023-05-02 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
| CN113437122B (zh) * | 2021-06-17 | 2022-09-23 | 合肥维信诺科技有限公司 | 像素排布结构、掩膜组件及显示面板 |
| CN113871441B (zh) * | 2021-09-26 | 2023-05-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN115000122A (zh) * | 2021-10-09 | 2022-09-02 | 荣耀终端有限公司 | 显示面板、显示装置及终端 |
| WO2023173427A1 (zh) * | 2022-03-18 | 2023-09-21 | 京东方科技集团股份有限公司 | 显示基板、显示装置 |
| CN117460335A (zh) * | 2022-08-15 | 2024-01-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN115458575A (zh) * | 2022-10-20 | 2022-12-09 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN115715128B (zh) * | 2022-11-09 | 2024-04-12 | 惠科股份有限公司 | 显示面板及显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3211280U (ja) * | 2017-01-26 | 2017-07-06 | 昆山国▲シィアン▼光電有限公司 | 有機発光ディスプレイパネル |
| CN109860237A (zh) * | 2018-12-13 | 2019-06-07 | 昆山国显光电有限公司 | 像素排列结构、显示面板及显示装置 |
| CN109904193A (zh) * | 2019-01-08 | 2019-06-18 | 昆山国显光电有限公司 | 像素排布结构、显示面板和显示装置 |
| CN110137206A (zh) * | 2018-02-09 | 2019-08-16 | 京东方科技集团股份有限公司 | 一种像素排布结构及相关装置 |
| CN110518051A (zh) * | 2019-08-30 | 2019-11-29 | 武汉天马微电子有限公司 | 一种有机电致发光显示面板及显示装置 |
| CN111341815A (zh) * | 2020-03-11 | 2020-06-26 | 昆山国显光电有限公司 | 像素排布结构、显示面板及显示装置 |
| CN111341817A (zh) * | 2020-03-11 | 2020-06-26 | 昆山国显光电有限公司 | 像素排布结构、显示面板及显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101976829B1 (ko) * | 2012-12-21 | 2019-05-13 | 엘지디스플레이 주식회사 | 대면적 유기발광 다이오드 표시장치 및 그 제조 방법 |
| CN110133919B (zh) * | 2018-02-09 | 2024-09-10 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| KR102714947B1 (ko) * | 2016-08-31 | 2024-10-07 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102515814B1 (ko) * | 2017-05-25 | 2023-03-31 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN113851513A (zh) * | 2018-01-02 | 2021-12-28 | 京东方科技集团股份有限公司 | 一种显示基板、高精度金属掩模板组及显示装置 |
| CN111292673B (zh) * | 2020-04-03 | 2022-10-14 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
-
2020
- 2020-09-30 CN CN202080002231.XA patent/CN112470287B/zh active Active
- 2020-09-30 US US17/417,336 patent/US11785821B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3211280U (ja) * | 2017-01-26 | 2017-07-06 | 昆山国▲シィアン▼光電有限公司 | 有機発光ディスプレイパネル |
| CN110137206A (zh) * | 2018-02-09 | 2019-08-16 | 京东方科技集团股份有限公司 | 一种像素排布结构及相关装置 |
| CN109860237A (zh) * | 2018-12-13 | 2019-06-07 | 昆山国显光电有限公司 | 像素排列结构、显示面板及显示装置 |
| CN109904193A (zh) * | 2019-01-08 | 2019-06-18 | 昆山国显光电有限公司 | 像素排布结构、显示面板和显示装置 |
| CN110518051A (zh) * | 2019-08-30 | 2019-11-29 | 武汉天马微电子有限公司 | 一种有机电致发光显示面板及显示装置 |
| CN111341815A (zh) * | 2020-03-11 | 2020-06-26 | 昆山国显光电有限公司 | 像素排布结构、显示面板及显示装置 |
| CN111341817A (zh) * | 2020-03-11 | 2020-06-26 | 昆山国显光电有限公司 | 像素排布结构、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11785821B2 (en) | 2023-10-10 |
| US20220336539A1 (en) | 2022-10-20 |
| CN112470287A (zh) | 2021-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112470287B (zh) | 一种显示基板及相关装置 | |
| US11812648B2 (en) | Pixel array and display device | |
| CN112534583B (zh) | 显示基板、显示装置及高精度金属掩模板 | |
| US12150360B2 (en) | Pixel array and display device | |
| WO2022052194A1 (zh) | 一种显示基板及相关装置 | |
| CN114450802B (zh) | 一种显示面板、掩膜组件和显示装置 | |
| US11974482B2 (en) | Display substrate and related devices | |
| US12156451B2 (en) | Display substrate, display device and high-precision metal mask | |
| CN115428162B (zh) | 显示面板及其制作方法以及显示装置 | |
| US12302730B2 (en) | Pixel array and display device | |
| WO2022141628A1 (zh) | 一种显示基板及相关装置 | |
| WO2022052192A1 (zh) | 像素阵列及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |