[go: up one dir, main page]

CN112447835A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN112447835A
CN112447835A CN201910822402.2A CN201910822402A CN112447835A CN 112447835 A CN112447835 A CN 112447835A CN 201910822402 A CN201910822402 A CN 201910822402A CN 112447835 A CN112447835 A CN 112447835A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
electrode
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910822402.2A
Other languages
English (en)
Inventor
黎子兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Zhineng Technology Co Ltd
Original Assignee
Guangdong Zhineng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Zhineng Technology Co Ltd filed Critical Guangdong Zhineng Technology Co Ltd
Priority to CN201910822402.2A priority Critical patent/CN112447835A/zh
Priority to TW108140835A priority patent/TWI772706B/zh
Priority to US16/937,994 priority patent/US20210066482A1/en
Publication of CN112447835A publication Critical patent/CN112447835A/zh
Priority to US18/118,344 priority patent/US20230207618A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/801—FETs having heterojunction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公开内容提供一种半导体器件及其制作方法，所述器件包括衬底；在所述衬底上形成的第一半导体层；在所述第一半导体层的上形成的第二半导体层；第一半导体层具有比第二半导体层更小的禁带宽度；在所述第一或第二半导体层上形成的第一电极和第三电极，在所述第二半导体层上形成的第二电极，在第二电极下方具有第三半导体层，所述第三半导体层为P‑型第三半导体层。本公开内容的方案至少能有助于实现如下效果之一：减小栅极漏电流，具有高阈值电压、高功率、高可靠性，能够实现低导通电阻和器件的常关状态，能够提供稳定的阈值电压，从而使得半导体器件具有良好的开关特性，在使用中更安全。

Description

半导体器件及其制造方法
技术领域
本公开内容涉及半导体技术领域，具体而言，涉及一种半导体器件及其制造方法。
背景技术
III族氮化物半导体是一种重要的新型半导体材料，主要包括AlN、GaN、InN及这些材料的化合物如AlGaN、InGaN、AlInGaN等。由于具有直接带隙、宽禁带、高击穿电场强度、高饱和电子速度等优点，III族氮化物半导体在发光器件、电力电子、射频器件等领域具有广阔的应用前景。
利用所述III族氮化物半导体的优点，通过器件结构与工艺的优化设计，来开发具有高耐受电压、高功率和低导通电阻等高性能的半导体器件是期望的。
发明内容
在下文中将给出关于本公开内容的简要概述，以便提供关于本公开内容某些方面的基本理解。应当理解，此概述并不是关于本公开内容的穷举性概述。它并不是意图确定本公开内容的关键或重要部分，也不是意图限定本公开内容的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
根据本公开内容的一方面，提供了一种半导体器件，其包括
衬底；在所述衬底第一表面上形成的第一半导体层；在所述第一半导体层第一表面上形成的第二半导体层；第一半导体层具有比第二半导体层更小的禁带宽度；在所述第一或第二半导体层上形成的第一电极和第三电极，在所述第二半导体层上形成的第二电极；所述第三半导体层投影到衬底的长度范围在所述第二电极投影到所述衬底的长度范围内，所述第三半导体层为P-型半导体层。
进一步的，所述衬底为蓝宝石、ZnO、SiC、AlN、GaAs、LiAlO、GaAlLiO、GaN、Al2O3或单晶硅。
进一步的，所述第一半导体层为本征氮化物半导体层或非故意掺杂氮化物半导体层，所述本征氮化物半导体层或非故意掺杂氮化物半导体层平行于衬底的外延方向为[0001]方向。
进一步的，所述第一半导体层和所述第二半导体层之间形成二维电荷载流子气，所述第三半导体层耗尽第二电极区域下方至少部分区域95％-100％的二维电荷载流子气，而基本不耗尽除所述部分区域外的其他区域的二维电荷载流子气。
进一步的，所述第一半导体层和所述第二半导体层之间形成二维电荷载流子气，在所述第二电极的偏压为0时，对应于所述第二电极至少部分区域的二维电荷载流子气低于5E+11/cm2。
进一步的，所述第三半导体层与衬底平行的外延方向为[0001]方向，其横向外延方向为
Figure BDA0002186348780000021
。
进一步的，所述第一半导体层具有与所述衬底第一表面相对的第二表面以及具有背离衬底第一表面的第一表面，所述第三半导体层具有与所述第一半导体层的第一表面相对的第二表面，具有背离所述第二半导体层的第一表面的第一表面，所述第三半导体层还具有与所述第三半导体层的所述第一和第二表面连接的第三表面，所述第三半导体层的第三表面与所述第三半导体层的第二表面形成大于30度小等于90度的夹角。
进一步的，所述第三半导体层的长度为0.01-10微米，厚度为0.01-10微米。
进一步的，所述第三半导体层为单层结构或为大等于2的多个分立的层结构。
进一步的，所述多个分立的层结构是垂直衬底方向的分立的层结构或者平行衬底方向的分立的层结构。
进一步的，所述分立的层结构之间紧密接触，或者所述分立的层结构之间具有一定的间隔。
进一步的，所述第三半导体层是掺杂浓度渐变的层结构。
进一步的，所述第三半导体层的掺杂浓度从第三半导体层中心向平行衬底的两边渐变，或者所述第三半导体层的掺杂浓度是从第三半导体层的中心向垂直衬底的两边渐变，或者所述第三半导体层的掺杂浓度是单边渐变。
进一步的，所述第三半导体层的掺杂浓度范围为1E+17/cm3-5E+19/cm3。
进一步的，所述第三半导体层直接接触所述第二半导体层或者与所述第三半导体层间隔一定厚度。
进一步的，所述第一半导体层和所述第二半导体层之间还具有第四半导体层。
进一步的，所述第一半导体层和所述衬底之间还具有所述第五和/或第六半导体层。
进一步的，在所述第一半导体层和所述衬底之间形成的具有开口的第二绝缘层以及在所述开口内形成的籽晶层，所述籽晶层位于所述第一电极的下方。
进一步的，在所述第二半导体层和所述第二电极之间还具有第一和/或第三绝缘层。
进一步的，所述第一和第三绝缘层为二氧化硅、氮化硅和/或Al2O3。
进一步的，所述第三半导体层与一第四电极相连。
进一步的，所述第四电极为独立电极，或者所述第四电极为非独立电极。
进一步的，所述衬底具有与第一表面相对的第二表面，所述衬底的第二表面处形成与所述第三半导体层相连的所述第四电极。
进一步的，所述第三半导体层沿着垂直二维电荷载流子气流动的方向延伸，在未被第二电极投影覆盖的位置处形成与所述第三半导体层相连的第四电极。
进一步的，在所述半导体器件的第一电极处形成与所述第三半导体层相连的第四电极。
根据本公开内容的另一方面，提供了一种半导体器件制造方法，所述半导体器件制造方法包括：提供一衬底；在所述衬底的第一表面上形成第一半导体层；在所述第一半导体层中形成第三半导体层；在所述第一半导体层的第一表面上形成第二半导体层；所述第一半导体层具有比所述第二半导体层更小的禁带宽度，从而在第一半导体层与第二半导体层的界面处形成二维电荷载流子气；形成具有和二维电荷载流子气欧姆接触的第一电极和第三电极，以及形成位于第三半导体层第一表面侧的第二电极，其中，所述第三半导体层投影到衬底的长度范围位于所述第二电极投影到所述衬底的长度范围内。
进一步的，形成第三半导体层的方法是横向外延法或者离子注入法，所述第三半导体层被制备为分立或掺杂浓度渐变的结构。
进一步的，在衬底的第一表面上沉积形成第二绝缘层，所述第二绝缘层覆盖所述衬底的整个表面，去除所述第二绝缘层的至少一部分形成开口，共面沉积籽晶材料，所述籽晶层作为所述第一半导体层的生长核心。
进一步的，在步骤S200之前，在衬底的第一表面上全面沉积形成籽晶材料，去除部分籽晶材料，然后再共面沉积第二绝缘层，去除所述第二绝缘层的至少一部分以露出部分籽晶层为止，露出的所述部分籽晶层作为所述第一半导体层的生长核心。
进一步的，其中去除所述第二绝缘层的至少一部分，是去除所述第二绝缘层对应于后续第一电极区域处的至少一部分；或者露出的所述部分籽晶层的位置对应于所述第一电极区域。
进一步的，其中通过籽晶层为核心选区/横向外延工艺制作所述第一和第三半导体层。
进一步的，所述第三半导体层为P-型掺杂氮化物层，其横向生长方向是[11-20]晶向。
进一步的，其中以所述籽晶层为核心横向外延生长包含低掺杂或非故意掺杂氮化物半导体的所述第一半导体层的第一区域，并且所述第一半导体层的所述第一区域从所述籽晶层所在的位置开始生长，通过控制其生长速率，在所述第一半导体层没有全面覆盖所述第二绝缘层时停止所述第一区域的生长。
进一步的，其中以所述生长的第一半导体层第一区域为核心，在所述第一半导体层第一区域表面和侧面进行所述P-型掺杂氮化物层的生长，在生长一定厚度的P-型掺杂氮化物层后，再继续生长包含低掺杂或非故意掺杂氮化物半导体层，然后通过去除部分所述低掺杂或非故意掺杂氮化物半导体层和所述P-型氮化物半导体层，以暴露所述P-型氮化物半导体层和所述第一半导体层的第一区域，生长所述P-型掺杂氮化物层和继续生长所述低掺杂或非故意掺杂氮化物半导体层的步骤可重复多次。
进一步的，其中在步骤400和步骤500之间还具有步骤410；步骤410中，在所述第二半导体层的第一表面上全面沉积绝缘材料，形成所述第一绝缘层，和/或在对应于第二电极的位置处通过刻蚀绝缘材料形成第三绝缘层。
进一步的，其中还具有步骤600：步骤600中，在所述衬底的第二表面上对应于所述第三半导体层的位置处通过刻蚀形成通孔，所述通孔直达所述第三半导体层，在通孔内形成第四电极，从而控制所述第三半导体层的电势位。
进一步的，其中还具有步骤600：在未被所述第二电极正投影覆盖的所述第三半导体层的宽度一侧通过刻蚀形成通孔，在通孔内形成与所述第三半导体层相连的第四电极。
根据本公开内容的另一方面，提供一种电子装置，其包括本公开内容中所述的半导体器件。
根据本公开内容的另一方面，所述电子装置是电源装置、服务器、充电器、手机或放大器。
本公开内容的方案至少能有助于实现如下效果之一：所述半导体器件能够减小栅极漏电流，具有高阈值电压、高功率、高可靠性，能够实现低导通电阻和器件的常关状态，能够提供稳定的阈值电压，从而使得半导体器件具有良好的开关特性，在使用中更安全。
附图说明
参照附图下面说明本公开内容的具体内容，这将有助于更加容易地理解本公开内容的以上和其他目的、特点和优点。附图只是为了示出本公开内容的原理。在附
图中不必依照比例绘制出单元的尺寸和相对位置。在附图中：
图1示出了根据第一实施方案的半导体器件结构的示意性横截面视图；
图2示出了根据第一实施方案的半导体器件结构变形例的示意性横截面视图；
图3示出了根据第一实施方案的半导体器件结构变形例的示意性横截面视图；
图4示出第一实施方案中半导体器件能带图；
图5示出了根据第一实施方案的半导体器件结构变形例的示意性横截面视图；
图6示出了根据第二实施方案的半导体器件结构的示意性横截面视图；
图7示出了根据第三实施方案的半导体器件结构的示意性横截面视图；
图8示出了根据第四实施方案的半导体器件结构的示意性横截面视图；
图9示出了根据第五实施方案的半导体器件结构的示意性俯视图；
图10示出了根据第五实施方案的半导体器件结构的立体图；
图11示出了根据第六实施方案的半导体器件结构的示意性横截面视图；
图12-图22示出了第七实施方案的半导体器件制作方法的示意性横截面视图；
图23示出了第八实施方案的半导体器件制作方法的示意性横截面视图；
图24示出了第九实施方案的半导体器件制作方法的示意性横截面视图；
图25示出了第十实施方案的半导体器件制作方法的示意性横截面视图。
具体实施方式
在下文中将结合附图对本公开内容的示例性公开内容进行描述。为了清楚和简明起见，在说明书中并未描述实际本公开内容的所有特征。然而，应该了解，在开发任何这种实际本公开内容的过程中可以做出很多特定于本公开内容的决定，以便实现开发人员的具体目标，并且这些决定可能会随着本公开内容的不同而有所改变。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本公开内容，在附图中仅仅示出了与根据本公开内容的方案密切相关的装置结构，而省略了与本公开内容关系不大的其他细节。
应理解的是，本公开内容并不会由于如下参照附图的描述而只限于所描述的实施形式。本文中，在可行的情况下，不同实施方案之间的特征可替换或借用、以及在一个实施方案中可省略一个或多个特征。
第一实施方案
参照图1来描述根据第一实施方案的半导体器件。
具体地，第一实施方案的半导体器件为化合物半导体器件。进一步地，所述化合物半导体器件为包含氮化物半导体材料的化合物半导体器件，也称为氮化物半导体器件。所述氮化物半导体器件包括其中使用氮化物半导体材料的场效应晶体管。更进一步的，所述场效应晶体管是包含GaN半导体材料的GaN场效应晶体管。特别的，所述GaN场效应晶体管是常闭的晶体管GaN-HEMT。
如图1所示，在第一实施方案中，所述半导体器件，示例性的如常闭的晶体管GaN-HEMT，包括衬底100，所述衬底100的材质可以根据实际需要选取，本实施方案中并不限制衬底100的具体形式。可选的，所述衬底100可以是蓝宝石、ZnO、SiC、AlN、GaAs、LiAlO、GaAlLiO、GaN、Al2O3或单晶硅等；进一步的，所述衬底100可以是(0001)面的Al2O3；进一步的所述衬底100可以是(111)面的硅衬底100。在衬底100第一表面上形成的第一半导体层102，可选的，所述第一半导体层102为GaN层。进一步的，所述第一半导体层102为i-GaN或非故意掺杂GaN层。所述第一半导体层102具有与所述衬底100第一表面相对的第二表面以及具有背离衬底100第一表面的第一表面。所述GaN层平行于衬底的外延方向为[0001]方向。
在所述第一半导体层102的第一表面上形成第二半导体层103。第一半导体层102具有比第二半导体层103更小的禁带宽度，从而在第一半导体层102和第二半导体层103之间形成二维电荷载流子气，例如2DEG。所述第二半导体层103具有与所述第一半导体层102的第一表面相对的第二表面以及具有背离所述第一半导体层102第二表面的第一表面。可选的，所述第二半导体层103为AlN、AlGaN、InAlGaN、InAlN层等。在所述第二半导体层103的第一表面上形成的第一绝缘层105。所以第一绝缘层105可为钝化层，可选的所述钝化层材料为SiO2、SiN、Al2O3等。
形成第一电极106，第二电极108和第三电极107，所述第一和第三电极可形成在第一半导体层102上或者形成在第二半导体层103上。所述第一电极106可为源极与所述二维电荷载流子气形成的欧姆接触，所述第二电极108可为栅极与所述第二半导体层形成的肖特基接触，所述第三电极107为漏极与所述二维电荷载流子气形成的欧姆接触。可以明确的是，第一电极106和第三电极107也可以是所述器件相应的第一掺杂区域(源极区域)和第二掺杂区域(漏极区域)，示例性的，如用Si来掺杂的区域。
在第二电极108下方具有第三半导体层104，所述第三半导体层104为P-型第三半导体层104，可选的，所述P-型第三半导体层104为P-型GaN。其中P-GaN可以直接接触所述第二半导体层，也可以在两者间间隔一定厚度。示例性的，可以在两者之间间隔一定的第一半导体材料。由于第三半导体层104具有较低的费米能级，可以耗尽位于其上方的2DEG，进而导致所述器件具有较高的阈值电压和器件的常闭状态。
所述第三半导体层104的设置，如其厚度，长度，宽度，P-型掺杂浓度的多少等可以通过器件参数设置以满足耗尽其上方95％-100％的2DEG即可。相对应的，器件的阈值电压在0伏以上。示例性的，P型杂质的掺杂浓度可以为1E+17/cm3-5E+19/cm3，典型的，P型杂质的掺杂浓度可以为1E+18/cm3-5E+19/cm3。P型杂质的掺杂可根据二维电荷载流子气的浓度高低而定，二维电荷载流子气的浓度越高，P型杂质对应的掺杂浓度可以相对提高。
进一步的，所述第三半导体层104沿着二维电荷载流子气流动方向正投影的长度范围位于所述第二电极108沿所述方向正投影的长度范围内(即栅长范围内)，所述第三半导体层104的所述长度范围可以设置为大于0，小于栅长长度。或者说所述第三半导体层104投影到衬底的长度范围位于所述第二电极108投影到衬底的长度范围内。如图1所示，设置在栅长范围内第三半导体层104，可以避免耗尽非栅堆垛区域的二维电子气，进而导致所述器件具有更低的导通电阻和良好的开关特性。
进一步的，所述第三半导体层104具有与所述第一半导体层102的第一表面相对的第二表面，具有背离所述第一半导体层第一表面的第一表面。所述第三半导体层104还具有连接所述第三半导体层104的所述第一和第二表面的第三表面(如侧平面)。所述第三半导体层104的第三表面与所述第三半导体层104的第一表面形成一夹角C。所述夹角C可在30-90度。
可选的，所述第三半导体层104的生长面是
Figure BDA0002186348780000091
面。
进一步的，所述第三半导体层104可以是单层结构，也可以是由大于2的多个分立的层构成。示例性的，如图2所示所述第三半导体层104可以是沿着平行衬底100方向分立的层，所述沿着平行衬底100方向分立的层可以在正投影上重叠，也可以在正投影上不重叠。所述第三半导体层104还可以如图3所示由垂直衬底100方向分立的层构成。分立的层之间的可以紧密接触，分立的层之间也可以具有一定的间隔，如此可以使得器件的性能得以改进，并且降低器件中的电场。
进一步的，所述第三半导体层104可以是掺杂浓度渐变的结构。所述掺杂浓度可以从第三半导体层104中心向平行衬底100的两边渐变或者第三半导体层104是平行衬底100的单边渐变，也可以是从第三半导体层104的中心向垂直衬底100的两边渐变或者第三半导体层104是垂直衬底100的单边渐变。
进一步的，所述器件的阈值电压可以通过所述第三半导体层104的掺杂元素、掺杂浓度、所述第三半导体层104与所述势垒层的距离的设置、所述第三半导体层104的宽度、栅电极材料以及所述第二半导体层的组分和厚度进行控制。优选的所述第三半导体层104的掺杂浓度约为1E+19cm3，栅电极材料可为Au，所述第三半导体层104的长度为0.01-10微米，厚度为0.01-10微米。所述第三半导体层沿着二维电荷载流子气流动方向的长度(在器件中与栅长对应)可以通过横向外延时精确控制外延时间等工艺参数，进而实现很薄的长度尺寸。由于耗尽区的电阻通常相对较高，所以降低这部分的长度可以有效降低器件的开态电阻，也有利于缩小器件的尺寸、提高晶圆的面积利用率。
图4为所述半导体器件的能带图，从图4中可知，本公开内容中，第三半导体层设置在第二电极下方时，半导体器件的耗尽层较窄，对二维载流子电荷的耗尽快，能有效实现所述半导体器件中第二电极对应处(栅堆垛)二维电子气耗尽的可控性；而偏离第二电极设置第三半导体层时，会耗尽第二电极对应处(栅堆垛)以外的二维电子气且无法受到所述第二电极的控制，从而导致所述半导体器件开态电阻显著增大甚至无法开启。
进一步的，如图5所示，在所述第一半导体层102和所述第二半导体层之间还可以具有第四半导体层120。示例性的，所述第四半导体层120可以是AlN层，所述第四半导体层120可以减少杂质散射等效应，提高沟道内电子的迁移率。
进一步的，在所述第二半导体层和所述衬底100之间还可以具有第五和/或第六半导体层。示例性的，所述第五半导体层112可以是III族氮化物缓冲层，第六半导体层可以是氮化物半导体层，如AlN层。第五半导体层可在第六半导体层上方。
进一步的，所述第三半导体层可以形成在所述第五和/或第六半导体层中，形成在第五和/或第六半导体层中的第三半导体层用104’表示。
所述半导体器件结构，特别是第三半导体层104,104’的结构设计，避免了在第二半导体层的第一表面上形成所述第一绝缘层105后，再生长如P-GaN的半导体层时,使得P-GaN半导体层的晶体质量和电学性能都较差。所述半导体器件结构能够在制作沟道过程中或制作沟道之前得到高质量的P-GaN半导体层，进而能够得到具有较高的阈值电压、低栅漏电的可靠的常闭型器件
第二实施方案
参照图6来描述根据第二实施方案的半导体器件。
在第一实施方案的基础上，可以在所述衬底100和所述第一半导体层102之间形成第二绝缘层101，在所述位于第一电极106下方的绝缘层中形成凹槽，槽内形成籽晶层111。所述籽晶层111有助于形成低粗糙度和低错位密度的氮化物半导体层，例如第一半导体层102或第五半导体层112且在横向外延时能对称外延，提高所述半导体层的生长质量并有效利用晶圆面积。
第三实施方案
参照图7来描述根据第三实施方案的半导体器件。
在所述第一实施方案的基础上，所述第二半导体层和所述第二电极108之间还可以具有第三绝缘层109，所述第三绝缘层109可以是二氧化硅、氮化硅、Al2O3等。所述第三绝缘层109的设置，可以进一步降低第二电极108(栅极)的栅极漏电流，同时，所述第三绝缘层109的存在可以扩大所述栅极的电压范围，增强所述器件的可靠性。
第四实施方案
参照图8来描述根据第四实施方案的半导体器件。
在所述第一实施方案的基础上，在衬底100的所述第二表面处形成开口10，进而在其内形成与第三半导体层104(例如P-GaN)相连的第四电极110。由于当第三半导体层104不与任何电极或电势位相连接时，其电势位是浮置的(floating)，从而将造成所述器件的阈值电压不稳定。而当将第三半导体层104与第四电极110进行连接后，则可以通过第四电极110来控制所述第三半导体层104的电势位，使得器件能够提供稳定的阈值电压。
可以明确的是，可在第四实施方案的基础上可以结合第二或第三实施方案以获得如前所述的有益效果。
第五实施方案
参照图9-10来描述根据第五实施方案的半导体器件。
在第五实施方案中，在第一实施方案的基础上，可以在所述第三半导体层104(例如P-GaN)沿着垂直二维电荷载流子气流动的方向延伸，在未被第二电极108正投影覆盖的位置处形成与所述第三半导体层104相连的第四电极110。由于当第三半导体层104不与任何电极或电势位相连接时，其电势位是浮置的(floating)，从而将造成所述器件的阈值电压不稳定。而当将第三半导体层104与第四电极110进行连接后，则可以通过第四电极110来控制所述第三半导体层104的电势位，使得器件能够提供稳定的阈值电压。
可以明确的是，在第五实施方案的基础上可以结合第二或第三实施方案以获得如前所述的有益效果。
第六实施方案
参照图11来描述根据第六实施方案的半导体器件。
在第六实施方案中，在第一实施方案的基础上，可以在所述器件的第一电极106处形成与第三半导体层104(例如P-GaN)相连的第四电极110。示例性的，第一电极106的与第二半导体层相接触的表面可以向下延伸形成L型欧姆接触，与所述第三半导体层104相连接。由于当第三半导体层104不与任何电极或电势位相连接时，其电势位是浮置的(floating)，从而将造成所述器件的阈值电压不稳定。而当将第三半导体层104与第四电极110进行连接后，则可以通过第四电极110来控制所述第三半导体层104的电势位，使得所述半导体器件能够提供稳定的阈值电压。
可以明确的是，在第六实施方案的基础上可以结合第二或第三实施方案以获得如前所述的有益效果。
第七实施方案
现将参照图12-22来示例性描述用于制造第一和第二实施方案的半导体器件的制造方法。
步骤100、提供一衬底100，衬底100材料的选取参见第一实施方案中的描述，在此不再赘述。
步骤110、在衬底100的第一表面上沉积形成所述第二绝缘层101，所述第二绝缘层101覆盖所述衬底100的整个表面。去除所述第二绝缘层101的至少一部分，优选去除所述第二绝缘层101对应于后续形成第一电极(源极)区域处的至少一部分，形成开口以暴露部分衬底100，然后通过沉积工艺在所述第二绝缘层上共面沉积形成籽晶层。所述籽晶层111和所述第二绝缘层各自具有与所述衬底100第一表面相对的第二表面，以及与所述衬底100第一表面相背离的第一表面。其中对所述第二绝缘层101的材料并不作出限制。籽晶层的材料选择可作为所述第一半导体层102生长核心的材料即可。
可替代的，步骤110’、在衬底100的第一表面上沉积形成籽晶材料，光刻刻蚀去除部分的籽晶材料，从而使得保留的籽晶层作为所述第一半导体层102的生长核心。优选的，保留的籽晶层的区域对应于后续形成第一电极(源极)区域的区域处。然后再在所述衬底100的第一表面上沉积绝缘材料，全面覆盖所述衬底100和籽晶层，去除部分所述绝缘材料形成第二绝缘层，以露出所述籽晶层为止。所述籽晶层和所述第二绝缘层各自具有与所述衬底100第一表面相对的第二表面，以及与所述衬底100第一表面相背离的第一表面。
步骤120，在所述第二绝缘层和所述籽晶层的第一表面上，以所述籽晶层为中心选区/横向外延形成所述第一半导体层102。
可以理解的是，在第一实施方案中上述步骤110、111和步骤120不是必须的。可以在步骤100后直接形成所述第一半导体层102(例如GaN)。所述第一半导体层102的生长方法没有特殊限制，可以使用有机金属化学气相沉积法(MOCVD)、氢化物气相外延法(HVPE)或其它技术。
所述籽晶层为中心横向外延形成所述第一半导体层102的方法参考图14-19具体说明如下：
步骤121，以所述籽晶层为中心选区/横向外延生长包含低掺杂或非故意掺杂氮化物半导体的所述第一半导体层102的第一区域，所述第一半导体层102的所述第一区域从所述籽晶层所在的位置开始生长，通过控制其生长速率，在所述第一半导体层102没有全面覆盖所述第二绝缘层101时停止所述第一区域的生长。
步骤122，以所述生长的第一半导体层102的所述第一区域为核心，在所述第一半导体层102第一区域的表面和侧面继续进行P-型掺杂氮化物层的生长，在生长一定厚度的P-型掺杂氮化物层后，可以去除所述P-型氮化物半导体层104上表面的部分或者可以去除所述P-型氮化物半导体层104上表面的部分和所述第一半导体层102的部分第一区域以暴露P-型氮化物半导体层104和所述第一半导体层102的第一区域。优选的，所述P-型氮化物半导体层投影的长度范围在后续要形成的第二电极108的投影区域的长度内，所述P-型氮化物半导体层的宽度可以超过所述第二电极的宽度。从而完成所述第三半导体层104的制造，更具体而言，P-型掺杂氮化物层例如P-GaN其横向生长方向是
Figure BDA0002186348780000151
晶向，生长面可以是竖直的
Figure BDA0002186348780000152
面，示例性的，其具体尺寸可以为长度约0.01-10微米，高度约0.01-10微米。对比P-GaN横向生长方向取
Figure BDA0002186348780000153
晶向，其稳定的生长面为倾斜的
Figure BDA0002186348780000154
面的情况，当横向生长方向为
Figure BDA0002186348780000155
晶向时，其横向生长速度较快，器件的性能更优异。
步骤123，以所述第三半导体层104和所述第一半导体层102的第一区域为成核中心，继续生长包含低掺杂或非故意掺杂氮化物半导体的第一半导体层102的第二区域，直到所述第一半导体102的第二区域全面覆盖所述衬底100/所述第一绝缘层105为止。可以通过去除部分所述低掺杂或非故意掺杂氮化物半导体层和所述P-型氮化物半导体层，以暴露所述P-型氮化物半导体层和所述第一半导体层的第一区域且使得二者表面齐平，如图16所示。或者所述第一半导体层102的远离衬底100的第一表面高于所述第三半导体104的远离衬底100的第一表面。
可以理解的是，所述步骤121-步骤123可以反复几次，以制备如图19中所述的分立的所述第三半导体层104。
可以明确的是，步骤122中进行P-型掺杂氮化物层的生长的过程中可以通过控制工艺过程中P-型的掺杂浓度，实现如实施方案一中所述的具有单边或双边渐变掺杂的所述第三半导体层104。这里不具体限制P-型掺杂的具体形式。
可替代的，所述第三半导体层104的形成也可以通过在第一半导体层102中进行离子注入形成如实施方案一或二中所述的分立或渐变的所述第三半导体层104。
步骤130，在所述第一半导体层102上沉积形成第二半导体层103，可以明确的是，在形成所述第二半导体层103之前，还可以在所述第一半导体层102上沉积形成第四半导体层120。从而在所述第二半导体层103与第四半导体层120，或第一半导体层102与第二半导体层103的界面处形成二维电荷载流子气。所述第二半导体层103可以直接与所述第四半导体层120接触，或者所述第二半导体层103直接与所述第一半导体层102接触。
可以明确的是，所述第四半导体层120可以是氮化物沟道层，所述第二半导体层103可以是氮化物势垒层；或者所述第二半导体层103可以是氮化物势垒层，第一半导体层102可以是氮化物沟道层。
步骤140，形成具有和二维电荷载流子气欧姆接触的第一电极106(源电极)和第三电极107(漏电极)，以及位于第三半导体层104第一表面上方的第二电极108(栅电极)。所述第一电极106和第三电极107的位置不限，可以直接形成在所述第二半导体层上，也可以直接深入到所述沟道层内，示例性的结构如图21所示。
可以理解的是，步骤120，在所述第二绝缘层和所述籽晶层的第一表面上，还可以如图22所示以所述籽晶层为中心横向外延形成所述第五半导体层112。随后以所述籽晶层为中心选区/横向外延形成所述第五半导体层112和第三半导体层104’的方法与前述形成所述第一半导体层102和第三半导体层104的方法相同，在此不再赘述。然后可再悉知的方法依次形成第一半导体层102、第二半导体层103等其他结构，保护第五半导体层的示例性的结构如图22所示。
第八实施方案
现将参照图23来示例性描述用于制造第三实施方案的半导体器件的制造方法。
其中在第七实施方案的步骤130和步骤140之间还可以通过在第二半导体层的第一表面上全面沉积绝缘材料，形成第一绝缘层105或者通过相关工艺，示例性的，通过刻蚀工艺在对应所述第二电极108的位置处的第三绝缘层109，所述绝缘材料可以是二氧化硅、氮化硅、Al2O3等。所述第二半导体层上可以同时或择一具有第一和第三绝缘层。
第九实施方案
现将参照图24来示例性描述用于制造第四实施方案的半导体器件的制造方法。
其中在第七实施方案中还可以具有步骤150。步骤150中，在衬底100的第二表面处对应于所述第三半导体层104形成的位置处，进行刻蚀工艺，形成通孔10。所述通孔直达所述第三半导体层104。然后通过例如沉积等工艺，在第三半导体层104上形成第四电极110，从而可控制第三半导体层104的电势位，使得器件的阈值电压稳定。
第十实施方案
现将参照图25来示例性描述用于制造第五实施方案的半导体器件的制造方法。
其中在第七实施方案中还可以具有步骤150。步骤150中，所述第三半导体层104沿着与所述二维载流子电荷流动方向垂直的方向延伸生长，在未被所述第二电极108正投影覆盖的所述第三半导体层104的第一或第二表面的位置处通过刻蚀形成通孔，在孔内通过溅射等工艺形成与所述第三半导体层104相连的第四电极110，从而可控制电势位，使得器件的阈值电压稳定。
第十一实施方案
一种电源装置，包括上述实施方案中的半导体器件的任一种。电源装置包括有一次电路、二次电路和变压器等，其中一次电路和二次电路中均包括有开关元件，其中的开关元件采用包括上述实施方案中的半导体器件的任一种。
第十二实施方案
一种手机，包括上述实施方案中的半导体器件的任一种。手机包括显示屏，充电器等，其中的充电器包括上述实施方案中的半导体器件的任一种。
第十三实施方案
一种放大器，放大器可以用于移动电话基站等领域中的功率放大器，功率放大器可以包括上述实施方案中的半导体器件的任一种。
以上结合具体的实施方案对本公开内容进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本公开内容的保护范围的限制。本领域技术人员可以根据本公开内容的精神和原理对本公开内容做出各种变型和修改，这些变型和修改也在本公开内容的范围内。

Claims (10)

1.一种半导体器件，其包括：
衬底；
在所述衬底第一表面上形成的第一半导体层；
在所述第一半导体层第一表面上形成的第二半导体层；
第一半导体层具有比第二半导体层更小的禁带宽度；
在所述第一或第二半导体层上形成的第一电极和第三电极，在所述第二半导体层上形成的第二电极；
所述第三半导体层投影到衬底的长度范围在所述第二电极投影到所述衬底的长度范围内，所述第三半导体层为P-型半导体层。
2.如权利要求1所述的半导体器件，其中所述第一半导体层和所述第二半导体层之间形成二维电荷载流子气，所述第三半导体层耗尽第二电极区域下方至少部分区域95％-100％的二维电荷载流子气，而基本不耗尽除所述部分区域外的其他区域的二维电荷载流子气。
3.如权利要求1所述的半导体器件，其中所述第一半导体层和所述第二半导体层之间形成二维电荷载流子气，在所述第二电极的偏压为0时，对应于所述第二电极至少部分区域的二维电荷载流子气低于5E+11/cm2。
4.如权利要求1所述的半导体器件，所述第三半导体层与衬底平行的外延方向为[0001]方向，其横向外延方向为
Figure FDA0002186348770000011
5.如权利要求1所述的半导体器件，所述第三半导体层与一第四电极相连。
6.一种半导体器件的制造方法，包括：
步骤S100:提供一衬底；
步骤S200:在所述衬底的第一表面上形成第一半导体层；
步骤S300:在所述第一半导体层中形成第三半导体层；
步骤S400:在所述第一半导体层的第一表面上形成第二半导体层；
所述第一半导体层具有比所述第二半导体层更小的禁带宽度，从而在第一半导体层与第二半导体层的界面处形成二维电荷载流子气；
步骤S500:形成具有和二维电荷载流子气欧姆接触的第一电极和第三电极，以及形成位于第三半导体层第一表面侧的第二电极，
其中，所述第三半导体层投影到衬底的长度范围位于所述第二电极投影到所述衬底的长度范围内。
7.如权利要求6所述的方法，在步骤S200之前，在衬底的第一表面上沉积形成第二绝缘层，所述第二绝缘层覆盖所述衬底的整个表面，去除所述第二绝缘层的至少一部分形成开口，共面沉积籽晶材料，所述籽晶层作为所述第一半导体层的生长核心。
8.如权利要求6所述的方法，所述第三半导体层为P-型掺杂氮化物层，其横向生长方向是
Figure FDA0002186348770000021
晶向。
9.如权利要求6所述方法，其中以所述籽晶层为核心横向外延生长包含低掺杂或非故意掺杂氮化物半导体的所述第一半导体层的第一区域，并且所述第一半导体层的所述第一区域从所述籽晶层所在的位置开始生长，通过控制其生长速率，在所述第一半导体层没有全面覆盖所述第二绝缘层时停止所述第一区域的生长。
10.如权利要求9所述方法，其中以所述生长的第一半导体层第一区域为核心，在所述第一半导体层第一区域表面和侧面进行所述P-型掺杂氮化物层的生长，在生长一定厚度的P-型掺杂氮化物层后，再继续生长包含低掺杂或非故意掺杂氮化物半导体层，然后通过去除部分所述低掺杂或非故意掺杂氮化物半导体层和所述P-型氮化物半导体层，以暴露所述P-型氮化物半导体层和所述第一半导体层的第一区域，生长所述P-型掺杂氮化物层和继续生长所述低掺杂或非故意掺杂氮化物半导体层的步骤可重复多次。
CN201910822402.2A 2019-08-30 2019-08-30 半导体器件及其制造方法 Pending CN112447835A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910822402.2A CN112447835A (zh) 2019-08-30 2019-08-30 半导体器件及其制造方法
TW108140835A TWI772706B (zh) 2019-08-30 2019-11-11 半導體器件、半導體器件的製造方法及電子裝置
US16/937,994 US20210066482A1 (en) 2019-08-30 2020-07-24 Semiconductor device, method for manufacturing semiconductor device and electronic apparatus
US18/118,344 US20230207618A1 (en) 2019-08-30 2023-03-07 Semiconductor device, method for manufacturing semiconductor device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910822402.2A CN112447835A (zh) 2019-08-30 2019-08-30 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN112447835A true CN112447835A (zh) 2021-03-05

Family

ID=74681365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910822402.2A Pending CN112447835A (zh) 2019-08-30 2019-08-30 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US20210066482A1 (zh)
CN (1) CN112447835A (zh)
TW (1) TWI772706B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113716518A (zh) * 2021-08-02 2021-11-30 三明学院 一种GaN同质悬臂梁结构及其制备方法
WO2024000431A1 (zh) * 2022-06-30 2024-01-04 广东致能科技有限公司 一种半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283048A (ja) * 2009-06-03 2010-12-16 Nec Corp ヘテロ接合電界効果トランジスタ、その製造方法
CN103022119A (zh) * 2011-09-27 2013-04-03 富士通株式会社 半导体器件
US20140145203A1 (en) * 2012-11-26 2014-05-29 Commissariat A I'energie Atomique Et Aux Energies Alternatives Bidirectional transistor with optimized high electron mobility current
CN109037326A (zh) * 2018-07-18 2018-12-18 大连理工大学 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN214336720U (zh) * 2019-08-30 2021-10-01 广东致能科技有限公司 一种半导体器件及电子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512831B (zh) * 2007-06-01 2015-12-11 Univ California 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體
TWI661554B (zh) * 2017-12-28 2019-06-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283048A (ja) * 2009-06-03 2010-12-16 Nec Corp ヘテロ接合電界効果トランジスタ、その製造方法
CN103022119A (zh) * 2011-09-27 2013-04-03 富士通株式会社 半导体器件
US20140145203A1 (en) * 2012-11-26 2014-05-29 Commissariat A I'energie Atomique Et Aux Energies Alternatives Bidirectional transistor with optimized high electron mobility current
CN109037326A (zh) * 2018-07-18 2018-12-18 大连理工大学 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN214336720U (zh) * 2019-08-30 2021-10-01 广东致能科技有限公司 一种半导体器件及电子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113716518A (zh) * 2021-08-02 2021-11-30 三明学院 一种GaN同质悬臂梁结构及其制备方法
WO2024000431A1 (zh) * 2022-06-30 2024-01-04 广东致能科技有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
TWI772706B (zh) 2022-08-01
TW202109627A (zh) 2021-03-01
US20230207618A1 (en) 2023-06-29
US20210066482A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
CN111816706B (zh) 一种鳍状半导体器件、制造方法及其应用
CN110233103A (zh) 具有深载流子气接触结构的高电子迁移率晶体管
US20230207618A1 (en) Semiconductor device, method for manufacturing semiconductor device and electronic apparatus
JP7397982B2 (ja) 正孔チャネル半導体トランジスタ、その製造方法および応用
KR102740695B1 (ko) 핀형 반도체 소자, 제조 방법 및 그 응용
TWI787556B (zh) 半導體裝置及其製造方法
CN214336720U (zh) 一种半导体器件及电子装置
TW202427792A (zh) 半導體器件及製造方法
TWI789797B (zh) 半導體器件、包括其的互補型半導體器件、射頻設備和電力功率設備及調節半導體器件分布電場的方法
CN212033030U (zh) 一种半导体器件及电子装置
CN110676318B (zh) 一种半导体器件及其制造方法
CN211529957U (zh) 一种半导体器件及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 3rd Floor, Building A, Haina Baichuan Headquarters Building, No. 6 Baoxing Road, Haibin Community, Xin'an Street, Bao'an District, Shenzhen City, Guangdong Province 518100

Applicant after: Guangdong Zhineng Semiconductor Co.,Ltd.

Address before: Room 501, 505, 506, Building 4, No. 18 Shenzhou Road, Huangpu District, Guangzhou City, Guangdong Province (self assigned number D)

Applicant before: Guangdong Zhineng Technology Co.,Ltd.

Country or region before: China