[go: up one dir, main page]

CN112435630A - 一种像素驱动电路、驱动方法及显示面板 - Google Patents

一种像素驱动电路、驱动方法及显示面板 Download PDF

Info

Publication number
CN112435630A
CN112435630A CN202011339467.0A CN202011339467A CN112435630A CN 112435630 A CN112435630 A CN 112435630A CN 202011339467 A CN202011339467 A CN 202011339467A CN 112435630 A CN112435630 A CN 112435630A
Authority
CN
China
Prior art keywords
transistor
pole
circuit
driving
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011339467.0A
Other languages
English (en)
Inventor
黄耀
龙跃
黄炜赟
王本莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011339467.0A priority Critical patent/CN112435630A/zh
Publication of CN112435630A publication Critical patent/CN112435630A/zh
Priority to US17/355,822 priority patent/US11501708B2/en
Priority to US17/888,799 priority patent/US11688345B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种像素驱动电路、驱动方法及显示面板，其中像素驱动电路包括驱动晶体管用于控制流经第一极和第二极之间的驱动电流；数据写入子电路配置为响应于第二扫描信号将数据信号写入所述驱动晶体管的第一极；存储子电路配置为存储所述数据写入子电路写入的数据信号；初始化子电路被配置为响应于第一扫描信号将复位电压施加至所述发光元件；所述第一发光控制子电路配置为响应于第一发光信号将所述第一电源端的电压施加至所述驱动晶体管的第一极；所述第二发光控制子电路配置为响应于第二发光信号将述响应于第二发光控制信号将所述驱动电流施加至所述发光元件。

Description

一种像素驱动电路、驱动方法及显示面板
技术领域
本申请一般涉及显示技术领域，具体涉及一种像素驱动电路、驱动方法及显示面板。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示装置由于具有视角宽、对比度高、响应速度快以及相比于无机发光显示器件更高的发光亮度、更低的驱动电压等优势而逐渐受到人们的广泛关注。由于上述特点，有机发光二极管(OLED)可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。
OLED面板相比LCD具有单个像素单独控制的优势，这就需要对每个像素设计单独的像素控制电路，本专利在现有像素电路的基础上进行优化设计，通过对应时序控制，实现了对每个像素的单独控制，以及对应的参数补偿。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种像素驱动电路、驱动方法及显示面板，可以节省布线空间。
一方面，本申请提供了一种像素驱动电路，包括驱动晶体管、存储子电路、数据写入子电路、初始化子电路、第一发光控制子电路、第二发光控制子电路和发光元件，其中，
所述驱动晶体管用于控制流经第一极和第二极之间的驱动电流；
所述数据写入子电路与所述驱动晶体管的第一极连接，且配置为响应于第二扫描信号将数据信号写入所述驱动晶体管的第一极；
所述存储子电路与所述驱动晶体管的栅极、驱动晶体管的第二极和初始电压端连接，并配置为存储所述数据写入子电路写入的数据信号；
所述初始化子电路与初始电压端和发光元件的第一端连接，并被配置为响应于第一扫描信号将复位电压施加至所述发光元件；
所述第一发光控制子电路与所述驱动晶体管的第一极以及第一电源端连接，且配置为响应于第一发光信号将所述第一电源端的电压施加至所述驱动晶体管的第一极；
所述第二发光控制子电路与所述驱动晶体管的第二极以及发光元件的第一端连接，且配置为响应于第二发光信号将述响应于第二发光控制信号将所述驱动电流施加至所述发光元件，所述发光元件第二端连接第二电源端。
进一步地，所述存储子电路包括存储电容和第一晶体管，所述存储电容的第一极连接驱动晶体管的栅极，所述存储电容的第二极连接初始电压端；所述第一晶体管的栅极连接提供第一发光信号的第一发光控制线，所述第一晶体管的第一极连接所述存储电容的第一极，所述第一晶体管的第二极连接驱动晶体管的第二极。
进一步地，所述数据写入子电路包括第二晶体管，所述第二晶体管的栅极和提供第二扫描信号的第二扫描线连接，所述第二晶体管的第一极和数据线连接，所述第二晶体管的第二极和所述驱动晶体管的第一极连接。
进一步地，所述初始化子电路包括第三晶体管，所述第三晶体管的栅极和所述第一扫描线连接，所述第三晶体管的第一极和初始电压端连接以接收所述复位电压，所述第三晶体管的第二极和所述发光元件的第一端连接。
进一步地，所述第一发光控制电路包括第四晶体管，所述第二发光控制电路包括第五晶体管；所述第四晶体管的栅极和第一发光控制线连接，所述第四晶体管的第一极和所述第一电源端连接，所述第四晶体管的第二极和所述驱动晶体管的第一极连接；所述第五晶体管的栅极和第二发光控制线连接，所述第五晶体管的第一极和所述驱动晶体管的第二极连接，所述第五晶体管的第二极和所述发光元件的第一端连接。
优选地，所述驱动晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管为P型晶体管，所述第一晶体管为N型晶体管。
优选地，所述存储子电路还包括第六晶体管，所述第六晶体管的栅极连接所述第二发光控制线，第一极连接所述第一晶体管的第二极，第二极连接驱动晶体管的第二极。
进一步地，所述第六晶体管为N型晶体管。
优选地，所述存储子电路还包括第六晶体管，所述第六晶体管的栅极连接所述第一扫描线，第一极连接所述第一晶体管的第二极，第二极连接驱动晶体管的第二极。
进一步地，所述第六晶体管为P型晶体管。
进一步地，所述第一晶体管为IGZO晶体管。
另一方面，本申请提供了一种像素驱动电路的驱动方法，应用于如以上任一项所述的像素驱动电路，所述驱动方法包括复位阶段、数据写入阶段和发光阶段：
在所述复位阶段，所述初始化子电路响应于第一扫描信号将复位电压施加至所述发光元件，对所述发光元件的第一端进行复位；所述第二发光控制子电路响应于第二发光控制信号，控制所述第二发光控制子电路的导通，所述存储子电路响应于第一发光控制信号，控制所述第二发光控制子电路的导通，将复位电压施加至所述驱动晶体管的栅极，对所述驱动晶体管的栅极进行复位；
在所述数据写入阶段，所述数据写入子电路响应于第二扫描信号将数据信号写入所述驱动晶体管的第一极，数据信号输入数据电压Vdata，所述驱动晶体管的第一极的电压充电至Vdata，所述驱动晶体管导通；所述存储子电路响应于第一发光控制信号控制导通所述驱动晶体管的第二极与栅极之间的电路，使所述驱动晶体管的栅极处的电压为Vdata+Vth，Vth为所述驱动晶体管对应的阈值电压，实现将所述数据信号写入所述存储子电路；
在所述发光阶段，所述响应于第一发光信号将所述第一电源端的电压施加至所述驱动晶体管的第一极，所述第二发光控制子电路响应于第二发光信号将述响应于第二发光控制信号将所述驱动电流施加至所述发光元件，所述驱动晶体管DN导通，以驱动发光元件发光。
再一方面，本申请提供了一种显示面板，包括阵列布置的多个像素单元，其中，所述像素单元每个包括权利要求1-11任一所述的像素驱动电路。
本申请的实施例提供的技术方案可以包括以下有益效果：
本申请实施例提供的像素驱动电路，在每一个像素的像素电路中都集成了一组薄膜晶体管和存储电容，通过对薄膜晶体管和存储电容的驱动控制，实现对流过OLED的电流的控制，从而使OLED根据需要发光。
本申请实施例提供的像素驱动电路，控制信号简单，节省布线空间，并解决了现有技术中驱动晶体管存在由于阈值电压漂移导致的显示器件的显示亮度均匀性较差的问题。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本申请的实施例提供的像素驱动电路的第一种结构示意图；
图2对应于图1像素驱动电路的第一种结构的工作时序图；
图3为本申请的实施例提供的像素驱动电路的第二种结构示意图；
图4对应于图2像素驱动电路的第二种结构的工作时序图；
图5为本申请的实施例提供的像素驱动电路的第三种结构示意图；
图6对应于图5像素驱动电路的第三种结构的工作时序图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请详见图1，本发明提供了一种像素驱动电路，包括驱动晶体管DN、存储子电路1、数据写入子电路2、初始化子电路3、第一发光控制子电路4、第二发光控制子电路5和发光元件6，其中，
所述驱动晶体管DN用于控制流经第一极和第二极之间的驱动电流；
所述数据写入子电路2用于在数据写入阶段向驱动晶体管DN的第一极写入数据信号DATA；在具体设置时，数据写入子电路2与所述驱动晶体管DN的第一极连接，且配置为响应于第二扫描信号Gate2将数据信号DATA写入所述驱动晶体管DN的第一极；
所述存储子电路1用于在复位阶段对控制驱动晶体管DN的栅极进行复位，在数据写入阶段可以将数据写入电路写入的数据信号DATA存储在电容中；还用于在驱动晶体管DN的栅极浮接时保持驱动晶体管DN的栅极电压稳定。在具体设置时，存储子电路1与所述驱动晶体管DN的栅极、驱动晶体管DN的第二极和初始电压端Vinit连接，并配置为存储所述数据写入子电路2写入的数据信号DATA。
所述初始化子电路3用于在复位阶段对发光元件6的阳极进行复位；在具体设置时，初始化子电路3与初始电压端Vinit和发光元件6的第一端连接，并被配置为响应于第一扫描信号Gate1将复位电压施加至所述发光元件6；
所述第一发光控制子电路4用于在发光阶段向驱动晶体管DN的第一极提供电源电压；在具体设置时，第一发光控制子电路4与所述驱动晶体管DN的第一极以及第一电源端VDD连接，且配置为响应于第一发光信号EM1将所述第一电源端VDD的电压施加至所述驱动晶体管DN的第一极；
所述第二发光控制子电路5用于在复位阶段和发光阶段控制发光元件6的第一端与驱动晶体管DN的第二极导通；在具体设置时，第二发光控制子电路5与所述驱动晶体管DN的第二极以及发光元件6的第一端连接，且配置为响应于第二发光信号EM2将述响应于第二发光控制信号将所述驱动电流施加至所述发光元件6，所述发光元件6第二端连接第二电源端VSS。
晶体管可分别独立选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。其中，“控制极”具体是指晶体管的栅极，“第一极”具体是指晶体管的源极，“第二极”具体是指晶体管的漏极。当然，本领域的技术人员应该知晓的是，该“第一极”与“第二极”可进行互换，即“第一极”具体是指晶体管的漏极，“第二极”具体是指晶体管的源极。
另外，按照晶体管半导体特性的不同，晶体管可以分为N型晶体管和P型晶体管。其中，在晶体管作为晶体管使用时，N型晶体管受控于高电平控制信号而导通，受控于低电平控制信号而截止；P型晶体管受控于低电平控制信号而导通，受控于高电平控制信号而截止。
为了降低OLED的功耗，可以采用低频信号对像素电路进行驱动，然而在像素电路全部采用P型晶体管实现时，由于P型晶体管的漏电流比较大，采用低频驱动会产生闪屏(Flicker)等现象，从而限制了该像素电路的使用。在本公开实施例中，该像素电路采用混合N型和P型晶体管的像素电路，可以在该像素电路用于低频率驱动时克服闪屏现象。
又由于，像素驱动电路中存储子电路1的第一晶体管采用漏电流和尺寸较小的N型晶体管，所以该补偿电路的电容C可以采用尺寸较小的电容，从而可以增加显示面板的分辨，同时，由于N型晶体管的漏电流较小，所以无需考虑N型晶体管的老化问题。本申请提供了一种像素驱动电路的驱动方法，应用于如以上任一项所述的像素驱动电路，所述驱动方法包括复位阶段、数据写入阶段和发光阶段：
在所述复位阶段，所述初始化子电路响应于第一扫描信号将复位电压施加至所述发光元件，对所述发光元件的第一端进行复位；所述第二发光控制子电路响应于第二发光控制信号，控制所述第二发光控制子电路的导通，所述存储子电路响应于第一发光控制信号，控制所述第二发光控制子电路的导通，将复位电压施加至所述驱动晶体管的栅极，对所述驱动晶体管的栅极进行复位；
在所述数据写入阶段，所述数据写入子电路响应于第二扫描信号Gate2将数据信号写入所述驱动晶体管的第一极，数据信号输入数据电压Vdata，所述驱动晶体管的第一极的电压充电至Vdata，所述驱动晶体管导通；所述存储子电路响应于第一发光控制信号控制导通所述驱动晶体管的第二极与栅极之间的电路，使所述驱动晶体管的栅极处的电压为Vdata+Vth，Vth为所述驱动晶体管对应的阈值电压，实现将所述数据信号写入所述存储子电路；
在所述发光阶段，所述响应于第一发光信号将所述第一电源端的电压施加至所述驱动晶体管的第一极，所述第二发光控制子电路响应于第二发光信号将述响应于第二发光控制信号将所述驱动电流施加至所述发光元件，所述驱动晶体管DN导通，以驱动发光元件发光。
实施例一
一种像素驱动电路，包括驱动晶体管DN、存储子电路1、数据写入子电路2、初始化子电路3、第一发光控制子电路4、第二发光控制子电路5和发光元件6。
所述存储子电路1包括存储电容和第一晶体管DT1，所述存储电容的第一极连接驱动晶体管DN的栅极，所述存储电容的第二极连接初始电压端Vinit；所述第一晶体管DT1的栅极连接提供第一发光信号EM1的第一发光控制线，所述第一晶体管DT1的第一极连接所述存储电容的第一极，所述第一晶体管DT1的第二极连接驱动晶体管DN的第二极。
所述数据写入子电路2包括第二晶体管DT2，所述第二晶体管DT2的栅极和提供第二扫描信号Gate2的第二扫描线连接，所述第二晶体管DT2的第一极和数据线连接，所述第二晶体管DT2的第二极和所述驱动晶体管DN的第一极连接。
所述初始化子电路3包括第三晶体管DT3，所述第三晶体管DT3的栅极和所述第一扫描线连接，所述第三晶体管DT3的第一极和初始电压端Vinit连接以接收所述复位电压，所述第三晶体管DT3的第二极和所述发光元件6的第一端连接。
所述第一发光控制电路包括第四晶体管DT4，所述第二发光控制电路包括第五晶体管DT5；所述第四晶体管DT4的栅极和第一发光控制线连接，所述第四晶体管DT4的第一极和所述第一电源端VDD连接，所述第四晶体管DT4的第二极和所述驱动晶体管DN的第一极连接；所述第五晶体管DT5的栅极和第二发光控制线连接，所述第五晶体管DT5的第一极和所述驱动晶体管DN的第二极连接，所述第五晶体管DT5的第二极和所述发光元件6的第一端连接。
其中，所述驱动晶体管DN、第二晶体管DT2、第三晶体管DT3、第四晶体管DT4、第五晶体管DT5为P型晶体管，所述第一晶体管DT1为N型晶体管。
需要说明的是，发光元件6可以为各种类型的OLED，例如顶发射、底发射、双侧发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。
需要说明的是，本公开的实施例中的第一电源端VDD例如保持输入直流高电平信号，将该直流高电平称为第一电压；第一电源端VDD例如保持输入直流低电平信号，将该直流低电平称为第二电压，低于第一电压。以下各实施例与此相同，不再赘述。
另外，定义驱动晶体管DN的第一极与数据写入子电路2在第一节点N1处连接，驱动晶体管DN的第二极与第二发光控制子电路5在第二节点N2处连接，驱动晶体管DN的栅极与存储子电路1在第三节点N3处连接，初始化子电路3与发光元件6的第一端在N4处连接。
需要注意的是，在本公开实施例的说明中，第一节点N1、第二节点N2、第三节点N3以及第四节点N4并非表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。
需要说明的是，在本发明实施例中，复位阶段、数据写入阶段和发光阶段为逐次发生的阶段，对应的输入时序如图2所示。
本公开实施例提供的像素电路的工作过程包括如下几个阶段：
在T1阶段(复位阶段)，Gate1＝0,Gate2＝1,EM1＝1，EM2＝0；第一晶体管DT1、第三晶体管DT3和第五晶体管DT5导通，Vinit同时对第三节点N3、第四节点N4重置；此时，第四晶体管DT4和第二晶体管DT2截止，第一节点N1为浮接状态(floating)，因此第一节点N1的电压会向初始化信号端Vinit方向放电，直到第一节点N1的电压变为Vinit-Vth时驱动晶体管DN截止，从而使驱动晶体管DN处于截止状态。第三节点N3的电压为Vint，第一节点N1的电压为Vint-Vth。
基于上述内容可见，本公开实施例提供的像素电路工作于复位阶段时可利用发光元件6的第一端的初始化子电路3来对第三节点N3进行复位，因此无需为第三节点N3的复位配置独立的复位电压输入端，有利于简化电路结构，减小像素电路整体尺寸。在初始化阶段，电容C被复位，使存储在电容C中的电压放电，从而使后续阶段中的数据信号DATA可以被更迅速、更可靠地存储在电容C中。
在T2阶段(数据写入阶段)，Gate1＝0，Gate2＝0，EM1＝1，EM2＝1；第一晶体管DT1和第二晶体管DT2导通，Data对N1点进行充电，N1点的电压为Vdata，驱动晶体管DN导通，第三节点N3的电压充电至N3＝Vdata+Vth，实现数据信号DATA的写入，驱动晶体管DN的阈值电压Vth被锁住。
需要说明的是，Vdata表示数据信号DATA的电压值，Vth表示第一晶体管DT1的阈值电压。经过数据写入阶段T2后，第二节点N2和第三节点N3的电位均为Vdata+Vth，也就是说将带有数据信号DATA和阈值电压Vth的电压信息存储在了电容C中，以用于后续在发光阶段时，提供灰度显示数据和对第一晶体管DT1自身的阈值电压进行补偿。
另外需要注意的是，在此阶段，初始化子电路3也可以响应于其他的信号而导通或关闭，不会对该像素电路的后续发光阶段造成影响，本公开的实施例对此不作限制。
在T3阶段(发光阶段)，Gate1＝1，Gate2＝1，EM1＝0，EM2＝0；第四晶体管DT4和第五晶体管DT5导通，第一电源电压端VDD的电源电压通过导通的第四晶体管DT4传输至第一节点N1，第一节点N1的电压变为VDD，第三节点N3的电压仍为N3＝Vdata+Vth，所以在此阶段，驱动晶体管DN也保持导通。
驱动晶体管DN工作处于饱和状态，根据饱和状态电流特性可知，流过驱动晶体管DN且用于驱动发光元件6发光的饱和电流I满足公式：I＝1/2*μ*Cox*W/L*(Vgs-Vth)^2＝K(Vdata+Vth-VDD–Vth)^2＝K(Vdata-VDD)^2，其中K为结构参数，相同结构中此数值相对稳定，可以算作常量。从而可以看出发光元件6的工作电流已经不受驱动晶体管DN的阈值电压Vth的影响，彻底解决了由于工艺制程以及长时间的操作造成的驱动晶体管DN的阈值电压Vth漂移，从而改善了面板显示的不均匀性。
实施例二
请参照图3，一种像素驱动电路，包括驱动晶体管DN、存储子电路1、数据写入子电路2、初始化子电路3、第一发光控制子电路4、第二发光控制子电路5和发光元件6。
所述存储子电路1包括存储电容、第一晶体管DT1和第六晶体管DT6，所述存储电容的第一极连接驱动晶体管DN的栅极，所述存储电容的第二极连接初始电压端Vinit；所述第一晶体管DT1的栅极连接提供第一发光信号EM1的第一发光控制线，所述第一晶体管DT1的第一极连接所述存储电容的第一极，所述第一晶体管DT1的第二极连接所述第六晶体管DT6的第一极；所述第六晶体管的第二极连接驱动晶体管DN的第二极，所述第六晶体管DT6的栅极连接所述第一发光控制线。
其中，所述第一晶体管DT1和所述第六晶体管DT6为N型晶体管，如图3所示。通过在存储子电路增加第六晶体管可以进一步降低第三节点N3的漏电情况。所述数据写入子电路2包括第二晶体管DT2，所述第二晶体管DT2的栅极和提供第二扫描信号Gate2的第二扫描线连接，所述第二晶体管DT2的第一极和数据线连接，所述第二晶体管DT2的第二极和所述驱动晶体管DN的第一极连接。
所述初始化子电路3包括第三晶体管DT3，所述第三晶体管DT3的栅极和所述第一扫描线连接，所述第三晶体管DT3的第一极和初始电压端Vinit连接以接收所述复位电压，所述第三晶体管DT3的第二极和所述发光元件6的第一端连接。所述第一发光控制电路包括第四晶体管DT4，所述第二发光控制电路包括第五晶体管DT5；所述第四晶体管DT4的栅极和第一发光控制线连接，所述第四晶体管DT4的第一极和所述第一电源端VDD连接，所述第四晶体管DT4的第二极和所述驱动晶体管DN的第一极连接；所述第五晶体管DT5的栅极和第二发光控制线连接，所述第五晶体管DT5的第一极和所述驱动晶体管DN的第二极连接，所述第五晶体管DT5的第二极和所述发光元件6的第一端连接。
需要说明的是，在本发明实施例中，复位阶段、数据写入阶段和发光阶段为逐次发生的阶段，对应的输入时序如图4所示。
本公开实施例提供的像素电路的工作过程包括如下几个阶段：
在T1阶段(复位阶段)，Gate1＝0,Gate2＝1,EM1＝1，EM2＝0；第一晶体管DT1、第三晶体管DT3、第五晶体管DT5和第六晶体管DT6导通，Vinit同时对第三节点N3、第四节点N4重置；此时，第四晶体管DT4和第二晶体管DT2截止，第一节点N1为浮接状态(floating)，因此第一节点N1的电压会向初始化信号端Vinit方向放电，直到第一节点N1的电压变为Vinit-Vth时驱动晶体管DN截止，从而使驱动晶体管DN处于截止状态。第三节点N3的电压为Vint，第一节点N1的电压为Vint-Vth。
基于上述内容可见，本公开实施例提供的像素电路工作于复位阶段时可利用发光元件6的第一端的初始化子电路3来对第三节点N3进行复位，因此无需为第三节点N3的复位配置独立的复位电压输入端，有利于简化电路结构，减小像素电路整体尺寸。在初始化阶段，电容C被复位，使存储在电容C中的电压放电，从而使后续阶段中的数据信号DATA可以被更迅速、更可靠地存储在电容C中。
在T2阶段(数据写入阶段)，Gate1＝0，Gate2＝0，EM1＝1，EM2＝1；第一晶体管DT1、第二晶体管DT2和第六晶体管DT6导通，Data对N1点进行充电，N1点的电压为Vdata，驱动晶体管DN导通，第三节点N3的电压充电至N3＝Vdata+Vth，驱动晶体管DN截止，实现数据信号DATA的写入，驱动晶体管DN的阈值电压Vth被锁住。
需要说明的是，Vdata表示数据信号DATA的电压值，Vth表示第一晶体管DT1的阈值电压。经过数据写入阶段T2后，第二节点N2和第三节点N3的电位均为Vdata+Vth，也就是说将带有数据信号DATA和阈值电压Vth的电压信息存储在了电容C中，以用于后续在发光阶段时，提供灰度显示数据和对第一晶体管DT1自身的阈值电压进行补偿。
另外需要注意的是，在此阶段，初始化子电路3也可以响应于其他的信号而导通或关闭，不会对该像素电路的后续发光阶段造成影响，本公开的实施例对此不作限制。
在T3阶段(发光阶段)，Gate1＝1，Gate2＝1，EM1＝0，EM2＝0；第四晶体管DT4和第五晶体管DT5导通，第一电源电压端VDD的电源电压通过导通的第四晶体管DT4传输至第一节点N1，第一节点N1的电压变为VDD，第三节点N3的电压仍为N3＝Vdata+Vth，所以在此阶段，驱动晶体管DN也保持导通。
驱动晶体管DN工作处于饱和状态，根据饱和状态电流特性可知，流过驱动晶体管DN且用于驱动发光元件6发光的饱和电流I满足公式：I＝1/2*μ*Cox*W/L*(Vgs-Vth)^2＝K(Vdata+Vth-VDD–Vth)^2＝K(Vdata-VDD)^2，其中K为结构参数，相同结构中此数值相对稳定，可以算作常量。从而可以看出发光元件6的工作电流已经不受驱动晶体管DN的阈值电压Vth的影响，彻底解决了由于工艺制程以及长时间的操作造成的驱动晶体管DN的阈值电压Vth漂移，从而改善了面板显示的不均匀性。
实施例三
请参照图5，一种像素驱动电路，包括驱动晶体管DN、存储子电路1、数据写入子电路2、初始化子电路3、第一发光控制子电路4、第二发光控制子电路5和发光元件6。
所述存储子电路1包括存储电容、第一晶体管DT1和第六晶体管DT6，所述存储电容的第一极连接驱动晶体管DN的栅极，所述存储电容的第二极连接初始电压端Vinit；所述第一晶体管DT1的栅极连接提供第一发光信号EM1的第一发光控制线，所述第一晶体管DT1的第一极连接所述存储电容的第一极，所述第一晶体管DT1的第二极连接所述第六晶体管DT6的第一极；所述第六晶体管的第二极连接驱动晶体管DN的第二极，所述第六晶体管DT6的栅极连接提供第一扫描信号Gate1的所述第一扫描线。
其中，所述第一晶体管为N型晶体管，所述第六晶体管DT6为P型晶体管，在具体设置时，所述第一晶体管DT1可选设置为IGZO晶体管，第六晶体管DT6可选设置为有源层为低温掺杂多晶硅的薄膜晶体管(LTPS)。如图5所示。
需要说明的是，通过在第六晶体管的栅极连接第一扫描线，可以实现PWM模式。脉宽调制(PWM:(Pulse Width Modulation)是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的模式、通过第一扫描线Gate1和第一发光信号EM1，这两个信号线同时对存储子电路进行脉宽调制，实现PWM模式。
IGZO(indium gallium zinc oxide)是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在TFT-LCD中成为可能。另外，由于晶体管数量减少和提高了每个像素的透光率，IGZO显示器具有更高的能效水平，而且效率更高。
另外需要说明的是，采用N型晶体管时，采用IGZO作为薄膜晶体管的有源层，相对于采用LTPS(Low Temperature Poly Silicon，低温多晶硅)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流，从而在使得该像素电路的可以适用于低频驱动的同时，还可以增加显示面板的分辨率。
所述数据写入子电路2包括第二晶体管DT2，所述第二晶体管DT2的栅极和提供第二扫描信号Gate2的第二扫描线连接，所述第二晶体管DT2的第一极和数据线连接，所述第二晶体管DT2的第二极和所述驱动晶体管DN的第一极连接。
所述初始化子电路3包括第三晶体管DT3，所述第三晶体管DT3的栅极和所述第一扫描线连接，所述第三晶体管DT3的第一极和初始电压端Vinit连接以接收所述复位电压，所述第三晶体管DT3的第二极和所述发光元件6的第一端连接。
所述第一发光控制电路包括第四晶体管DT4，所述第二发光控制电路包括第五晶体管DT5；所述第四晶体管DT4的栅极和第一发光控制线连接，所述第四晶体管DT4的第一极和所述第一电源端VDD连接，所述第四晶体管DT4的第二极和所述驱动晶体管DN的第一极连接；所述第五晶体管DT5的栅极和第二发光控制线连接，所述第五晶体管DT5的第一极和所述驱动晶体管DN的第二极连接，所述第五晶体管DT5的第二极和所述发光元件6的第一端连接。
在具体设置时，第二晶体管DT2、第三晶体管DT3、第四晶体管DT4、第五晶体管DT5均可选设置为有源层为低温掺杂多晶硅的薄膜晶体管。
需要说明的是，在本发明实施例中，复位阶段、数据写入阶段和发光阶段为逐次发生的阶段，对应的输入时序如图6所示。
本公开实施例提供的像素电路的工作过程包括如下几个阶段：
在T1阶段(复位阶段)，Gate1＝0,Gate2＝1，EM1＝1，EM2＝0；第一晶体管DT1、第三晶体管DT3和第五晶体管DT5、第六晶体管DT6导通，Vinit同时对第三节点N3、第四节点N4重置；此时，第四晶体管DT4和第二晶体管DT2截止，第一节点N1为浮接状态(floating)，因此第一节点N1的电压会向初始化信号端Vinit方向放电，直到第一节点N1的电压变为Vinit-Vth时驱动晶体管DN截止，从而使驱动晶体管DN处于截止状态。第三节点N3的电压为Vint，第一节点N1的电压为Vint-Vth。
基于上述内容可见，本公开实施例提供的像素电路工作于复位阶段时可利用发光元件6的第一端的初始化子电路3来对第三节点N3进行复位，因此无需为第三节点N3的复位配置独立的复位电压输入端，有利于简化电路结构，减小像素电路整体尺寸。在初始化阶段，电容C被复位，使存储在电容C中的电压放电，从而使后续阶段中的数据信号DATA可以被更迅速、更可靠地存储在电容C中。
在T2阶段(数据写入阶段)，Gate1＝0，Gate2＝0，EM1＝1，EM2＝1；第一晶体管DT1、第六晶体管DT6导通和第二晶体管DT2导通，Data对N1点进行充电，N1点的电压为Vdata，驱动晶体管DN导通，第三节点N3的电压充电至N3＝Vdata+Vth，驱动晶体管DN截止，实现数据信号DATA的写入，驱动晶体管DN的阈值电压Vth被锁住。
需要说明的是，Vdata表示数据信号DATA的电压值，Vth表示第一晶体管DT1的阈值电压。经过数据写入阶段T2后，第二节点N2和第三节点N3的电位均为Vdata+Vth，也就是说将带有数据信号DATA和阈值电压Vth的电压信息存储在了电容C中，以用于后续在发光阶段时，提供灰度显示数据和对第一晶体管DT1自身的阈值电压进行补偿。
另外需要注意的是，在此阶段，初始化子电路3也可以响应于其他的信号而导通或关闭，不会对该像素电路的后续发光阶段造成影响，本公开的实施例对此不作限制。
在T3阶段(发光阶段)，Gate1＝1，Gate2＝1，EM1＝0，EM2＝0；第四晶体管DT4和第五晶体管DT5导通，第一电源电压端VDD的电源电压通过导通的第四晶体管DT4传输至第一节点N1，第一节点N1的电压变为VDD，第三节点N3的电压仍为N3＝Vdata+Vth，所以在此阶段，驱动晶体管DN也保持导通。
驱动晶体管DN工作处于饱和状态，根据饱和状态电流特性可知，流过驱动晶体管DN且用于驱动发光元件6发光的饱和电流I满足公式：I＝1/2*μ*Cox*W/L*(Vgs-Vth)^2＝K(Vdata+Vth-VDD–Vth)^2＝K(Vdata-VDD)^2，其中K为结构参数，相同结构中此数值相对稳定，可以算作常量。从而可以看出发光元件6的工作电流已经不受驱动晶体管DN的阈值电压Vth的影响，彻底解决了由于工艺制程以及长时间的操作造成的驱动晶体管DN的阈值电压Vth漂移，从而改善了面板显示的不均匀性。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
除非另有定义，本文中所使用的技术和科学术语与本发明的技术领域的技术人员通常理解的含义相同。本文中使用的术语只是为了描述具体的实施目的，不是旨在限制本发明。本文中出现的诸如“设置”等术语既可以表示一个部件直接附接至另一个部件，也可以表示一个部件通过中间件附接至另一个部件。本文中在一个实施方式中描述的特征可以单独地或与其它特征结合地应用于另一个实施方式，除非该特征在该另一个实施方式中不适用或是另有说明。
本发明已经通过上述实施方式进行了说明，但应当理解的是，上述实施方式只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施方式范围内。本领域技术人员可以理解的是，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。

Claims (13)

1.一种像素驱动电路，其特征在于：包括驱动晶体管、存储子电路、数据写入子电路、初始化子电路、第一发光控制子电路、第二发光控制子电路和发光元件，其中，
所述驱动晶体管用于控制流经第一极和第二极之间的驱动电流；
所述数据写入子电路与所述驱动晶体管的第一极连接，且配置为响应于第二扫描信号将数据信号写入所述驱动晶体管的第一极；
所述存储子电路与所述驱动晶体管的栅极、驱动晶体管的第二极和初始电压端连接，并配置为存储所述数据写入子电路写入的数据信号；
所述初始化子电路与初始电压端和发光元件的第一端连接，并被配置为响应于第一扫描信号将复位电压施加至所述发光元件；
所述第一发光控制子电路与所述驱动晶体管的第一极以及第一电源端连接，且配置为响应于第一发光信号将所述第一电源端的电压施加至所述驱动晶体管的第一极；
所述第二发光控制子电路与所述驱动晶体管的第二极以及发光元件的第一端连接，且配置为响应于第二发光信号将述响应于第二发光控制信号将所述驱动电流施加至所述发光元件，所述发光元件第二端连接第二电源端。
2.根据权利要求1所述的像素驱动电路，其特征在于：所述存储子电路包括存储电容和第一晶体管，所述存储电容的第一极连接驱动晶体管的栅极，所述存储电容的第二极连接初始电压端；所述第一晶体管的栅极连接提供第一发光信号的第一发光控制线，所述第一晶体管的第一极连接所述存储电容的第一极，所述第一晶体管的第二极连接驱动晶体管的第二极。
3.根据权利要求2所述的像素驱动电路，其特征在于：所述数据写入子电路包括第二晶体管，所述第二晶体管的栅极和提供第二扫描信号的第二扫描线连接，所述第二晶体管的第一极和数据线连接，所述第二晶体管的第二极和所述驱动晶体管的第一极连接。
4.根据权利要求3所述的像素驱动电路，其特征在于：所述初始化子电路包括第三晶体管，所述第三晶体管的栅极和所述第一扫描线连接，所述第三晶体管的第一极和初始电压端连接以接收所述复位电压，所述第三晶体管的第二极和所述发光元件的第一端连接。
5.根据权利要求4所述的像素驱动电路，其特征在于：所述第一发光控制电路包括第四晶体管，所述第二发光控制电路包括第五晶体管；所述第四晶体管的栅极和第一发光控制线连接，所述第四晶体管的第一极和所述第一电源端连接，所述第四晶体管的第二极和所述驱动晶体管的第一极连接；所述第五晶体管的栅极和第二发光控制线连接，所述第五晶体管的第一极和所述驱动晶体管的第二极连接，所述第五晶体管的第二极和所述发光元件的第一端连接。
6.根据权利要求5所述的像素驱动电路，其特征在于：所述驱动晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管为P型晶体管，所述第一晶体管为N型晶体管。
7.根据权利要求2-6任一项所述的像素驱动电路，其特征在于：所述存储子电路还包括第六晶体管，所述第六晶体管的栅极连接所述第二发光控制线，第一极连接所述第一晶体管的第二极，第二极连接驱动晶体管的第二极。
8.根据权利要求7所述的像素驱动电路，其特征在于：所述第六晶体管为N型晶体管。
9.根据权利要求2-6任一项所述的像素驱动电路，其特征在于：所述存储子电路还包括第六晶体管，所述第六晶体管的栅极连接所述第一扫描线，第一极连接所述第一晶体管的第二极，第二极连接驱动晶体管的第二极。
10.根据权利要求9所述的像素驱动电路，其特征在于：所述第六晶体管为P型晶体管。
11.根据权利要求2-6任一项所述的像素驱动电路，其特征在于：所述第一晶体管为IGZO晶体管。
12.一种像素驱动电路的驱动方法，其特征在于，应用于如权利要求1～11任一项所述的像素驱动电路，所述驱动方法包括复位阶段、数据写入阶段和发光阶段：
在所述复位阶段，所述初始化子电路响应于第一扫描信号将复位电压施加至所述发光元件，对所述发光元件的第一端进行复位；所述第二发光控制子电路响应于第二发光控制信号，控制所述第二发光控制子电路的导通，所述存储子电路响应于第一发光控制信号，控制所述第二发光控制子电路的导通，将复位电压施加至所述驱动晶体管的栅极，对所述驱动晶体管的栅极进行复位；
在所述数据写入阶段，所述数据写入子电路响应于第二扫描信号将数据信号写入所述驱动晶体管的第一极，数据信号输入数据电压Vdata，所述驱动晶体管的第一极的电压充电至Vdata，所述驱动晶体管导通；所述存储子电路响应于第一发光控制信号控制导通所述驱动晶体管的第二极与栅极之间的电路，使所述驱动晶体管的栅极处的电压为Vdata+Vth，Vth为所述驱动晶体管对应的阈值电压，实现将所述数据信号写入所述存储子电路；
在所述发光阶段，所述响应于第一发光信号将所述第一电源端的电压施加至所述驱动晶体管的第一极，所述第二发光控制子电路响应于第二发光信号将述响应于第二发光控制信号将所述驱动电流施加至所述发光元件，所述驱动晶体管DN导通，以驱动发光元件发光。
13.一种显示面板，包括阵列布置的多个像素单元，其中，所述像素单元每个包括权利要求1-11任一所述的像素驱动电路。
CN202011339467.0A 2020-11-25 2020-11-25 一种像素驱动电路、驱动方法及显示面板 Pending CN112435630A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011339467.0A CN112435630A (zh) 2020-11-25 2020-11-25 一种像素驱动电路、驱动方法及显示面板
US17/355,822 US11501708B2 (en) 2020-11-25 2021-06-23 Pixel driving circuit, driving method thereof and display panel
US17/888,799 US11688345B2 (en) 2020-11-25 2022-08-16 Pixel driving circuit, driving method thereof and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011339467.0A CN112435630A (zh) 2020-11-25 2020-11-25 一种像素驱动电路、驱动方法及显示面板

Publications (1)

Publication Number Publication Date
CN112435630A true CN112435630A (zh) 2021-03-02

Family

ID=74697720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011339467.0A Pending CN112435630A (zh) 2020-11-25 2020-11-25 一种像素驱动电路、驱动方法及显示面板

Country Status (2)

Country Link
US (2) US11501708B2 (zh)
CN (1) CN112435630A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113781961A (zh) * 2021-10-27 2021-12-10 京东方科技集团股份有限公司 一种像素电路、显示面板及驱动方法
CN114038419A (zh) * 2021-11-29 2022-02-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN115529840A (zh) * 2021-04-26 2022-12-27 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN115691421A (zh) * 2021-07-30 2023-02-03 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板和显示装置
WO2023207195A1 (zh) * 2022-04-26 2023-11-02 Oppo广东移动通信有限公司 像素驱动电路、控制方法、显示屏及显示设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114930440A (zh) * 2020-11-13 2022-08-19 京东方科技集团股份有限公司 驱动电路、其驱动方法及显示装置
KR20230143650A (ko) * 2022-04-05 2023-10-13 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1737894A (zh) * 2004-07-28 2006-02-22 三星Sdi株式会社 发光显示器和显示面板及其像素电路
CN101707044A (zh) * 2002-09-05 2010-05-12 株式会社半导体能源研究所 发光器件及其驱动方法
CN103065584A (zh) * 2012-12-18 2013-04-24 华南理工大学 有源有机电致发光显示器扫描驱动器及其驱动方法
CN105336292A (zh) * 2014-07-16 2016-02-17 上海和辉光电有限公司 Oled像素补偿电路和oled像素驱动方法
CN106128360A (zh) * 2016-09-08 2016-11-16 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN107464517A (zh) * 2017-08-17 2017-12-12 上海天马有机发光显示技术有限公司 显示面板的驱动方法、驱动装置、显示面板及显示装置
EP3279888A1 (en) * 2015-04-03 2018-02-07 Boe Technology Group Co. Ltd. Detection circuit, detection method and driving system
CN108288454A (zh) * 2018-02-09 2018-07-17 信利（惠州）智能显示有限公司 像素补偿电路及其老化方法
CN110176213A (zh) * 2018-06-08 2019-08-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110767251A (zh) * 2019-10-16 2020-02-07 安徽大学 一种低功耗和高写裕度的11t tfet sram单元电路结构
CN111369935A (zh) * 2020-04-09 2020-07-03 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140142002A (ko) * 2013-06-03 2014-12-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20160074834A (ko) * 2014-12-18 2016-06-29 삼성디스플레이 주식회사 표시 장치
KR102559083B1 (ko) * 2015-05-28 2023-07-25 엘지디스플레이 주식회사 유기발광 표시장치
KR102749082B1 (ko) * 2019-09-04 2025-01-03 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
CN111710299B (zh) * 2020-06-30 2022-01-07 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101707044A (zh) * 2002-09-05 2010-05-12 株式会社半导体能源研究所 发光器件及其驱动方法
CN1737894A (zh) * 2004-07-28 2006-02-22 三星Sdi株式会社 发光显示器和显示面板及其像素电路
CN103065584A (zh) * 2012-12-18 2013-04-24 华南理工大学 有源有机电致发光显示器扫描驱动器及其驱动方法
CN105336292A (zh) * 2014-07-16 2016-02-17 上海和辉光电有限公司 Oled像素补偿电路和oled像素驱动方法
EP3279888A1 (en) * 2015-04-03 2018-02-07 Boe Technology Group Co. Ltd. Detection circuit, detection method and driving system
CN106128360A (zh) * 2016-09-08 2016-11-16 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN107464517A (zh) * 2017-08-17 2017-12-12 上海天马有机发光显示技术有限公司 显示面板的驱动方法、驱动装置、显示面板及显示装置
CN108288454A (zh) * 2018-02-09 2018-07-17 信利（惠州）智能显示有限公司 像素补偿电路及其老化方法
CN110176213A (zh) * 2018-06-08 2019-08-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110767251A (zh) * 2019-10-16 2020-02-07 安徽大学 一种低功耗和高写裕度的11t tfet sram单元电路结构
CN111369935A (zh) * 2020-04-09 2020-07-03 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115529840A (zh) * 2021-04-26 2022-12-27 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN115691421A (zh) * 2021-07-30 2023-02-03 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板和显示装置
US12118939B2 (en) 2021-07-30 2024-10-15 Boe Technology Group Co., Ltd. Pixel circuit and driving method therefor, array substrate, and display device
US12230204B2 (en) 2021-07-30 2025-02-18 Boe Technology Group Co., Ltd. Pixel circuit, driving method, and display device
US12236866B2 (en) 2021-07-30 2025-02-25 Boe Technology Group Co., Ltd. Pixel circuit, driving method and display device
CN113781961A (zh) * 2021-10-27 2021-12-10 京东方科技集团股份有限公司 一种像素电路、显示面板及驱动方法
CN114038419A (zh) * 2021-11-29 2022-02-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
WO2023207195A1 (zh) * 2022-04-26 2023-11-02 Oppo广东移动通信有限公司 像素驱动电路、控制方法、显示屏及显示设备

Also Published As

Publication number Publication date
US11501708B2 (en) 2022-11-15
US20220392404A1 (en) 2022-12-08
US20220165213A1 (en) 2022-05-26
US11688345B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
US10916199B2 (en) Display panel and driving method of pixel circuit
CN113950715B (zh) 像素电路及其驱动方法、显示装置
US10692434B2 (en) Pixel circuit, display panel, display device and driving method
CN112435630A (zh) 一种像素驱动电路、驱动方法及显示面板
CN102982767B (zh) 一种像素单元驱动电路、驱动方法及显示装置
CN205920745U (zh) 像素电路、显示面板及显示设备
WO2016173124A1 (zh) 像素电路、其驱动方法及相关装置
CN113707077A (zh) 一种像素驱动电路及其驱动方法、显示基板
US20210312861A1 (en) Pixel circuit and driving method thereof, array substrate, and display device
US11922881B2 (en) Pixel circuit and driving method thereof, array substrate and display apparatus
CN103000126A (zh) 发光元件驱动电路及其相关的像素电路与应用
CN104123908A (zh) 发光元件驱动电路及其相关的像素电路与应用
US9852690B2 (en) Drive method and display device
CN103000127A (zh) 发光元件驱动电路及其相关的像素电路与应用
CN113658555A (zh) 一种像素驱动电路、驱动方法及显示面板
US20220223107A1 (en) Pixel circuit and drive method thereof, and display panel
CN115620669A (zh) 一种像素驱动电路、驱动方法及显示面板
WO2018209909A1 (zh) 像素驱动电路、显示装置和驱动方法
CN104751801A (zh) 像素驱动电路及其驱动方法和显示装置
CN202957021U (zh) 一种像素单元驱动电路及显示装置
CN117012153A (zh) 像素电路及其驱动方法和显示面板
CN114822415A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN218826154U (zh) 像素驱动电路及显示设备
WO2021226864A1 (zh) 像素驱动方法、显示驱动方法和显示基板
WO2024198436A1 (zh) 像素驱动电路和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination