CN112420648B - 焊球排布单元及封装芯片 - Google Patents
焊球排布单元及封装芯片 Download PDFInfo
- Publication number
- CN112420648B CN112420648B CN202011183946.8A CN202011183946A CN112420648B CN 112420648 B CN112420648 B CN 112420648B CN 202011183946 A CN202011183946 A CN 202011183946A CN 112420648 B CN112420648 B CN 112420648B
- Authority
- CN
- China
- Prior art keywords
- solder ball
- signal
- signal solder
- pair
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10W72/20—
-
- H10W72/248—
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明提供了一种焊球排布单元和封装芯片，所述焊球排布单元包括：垂直排列的第一信号焊球对和第二信号焊球对以及围设于所述第一信号焊球对和所述第二信号焊球对的若干接地焊球，所述第一信号焊球对包括沿第一方向间隔设置的两个第一信号焊球，所述第二信号焊球对均包括沿垂直第一方向间隔设置的两个第二信号焊球，所述第一信号焊球沿第一方向的投影落入两个所述第二差分信号焊球之间的间隔内。通过以上方式，本发明的封装芯片内焊球排布单元间的串扰小，信号传输速度增大，制备的芯片中焊球密度提高，使得芯片面积小，有利于制备微型芯片。
Description
技术领域
本发明涉及封装技术领域，特别是涉及一种焊球排布单元及封装芯片。
背景技术
封装作为硅片与PCB的连接载体，起着信号传输的作用，是芯片重要的组成部分。随着串行通信技术的发展，单通道速率已经达到112Gbps；且系统容量的越来越大，必然会在单颗芯片内集成多个串行通道。多个高速率的串行通道，在封装内进行传输，会存在通道间相互串扰的问题。
当前业内主要的焊球排布方式如图1和图2：其中图1和图2中的TXP为正接收端口，TXN为负接收端口，RXP为正发射端口，RXN为负发射端口，VSS为接地端口。各端口引脚连接对应焊球。可以看出，并当速率越来越高，业内一般是通过在串行器发送和接收之间拉远距离，加上一排或者多排地焊球来减小串扰的影响，增加隔离地焊球的方式会增加封装的尺寸，需要更好的隔离度，则需要增加更多的地焊球。
上述现存的技术方案串行器通道之间的TXP和TXN以及RXP和RXN是平行设置的，串扰较大，但是如果按照现有的增加隔离地焊球的方式拉开间距后又会扩大芯片面积。这样造成集成芯片无法实现小型化，然而，若采用小间距的焊球排布，又会拉近接收端口(TX)和发射端口(RX)的通道物理距离，串扰又恶化。
发明内容
基于此，本发明提供一种焊球排布单元及封装芯片，以实现减小通道间的串扰的同时又保证了多通道集成芯片的小型化。
本发明提供了一种焊球排布单元，所述焊球排布单元包括：
垂直排列的第一信号焊球对和第二信号焊球对以及围设于所述第一信号焊球对和所述第二信号焊球对的若干接地焊球，
所述第一信号焊球对包括沿第一方向间隔设置的两个第一信号焊球，所述第二信号焊球对均包括沿垂直第一方向间隔设置的两个第二信号焊球，所述第一信号焊球沿第一方向的投影落入两个所述第二差分信号焊球之间的间隔内。
优选的，所述第一信号焊球和第二信号焊球周围围设有6个接地焊球，分设于所述第一信号焊球对和所述第二信号焊球对两侧。
优选的，在垂直第一方向上，所述第一信号焊球的两侧对称设有一个接地焊球，所述第二信号焊球对的两侧对称设有一个接地焊球。
优选的，所述第一信号焊球和第二信号焊球周围围设有9个接地焊球，分设于所述第一信号焊球对和所述第二信号焊球对两侧以及所述第一信号焊球对和第二信号焊球对之间。
优选的，在垂直第一方向上，所述第一信号焊球的两侧对称设有一个接地焊球，所述第二信号焊球对的两侧对称设有一个接地焊球，
所述第一信号焊球对和所述第二信号焊球对之间设有三个接地焊球，三个接地焊球沿第一方向间隔设置。
优选的，相邻焊球之间的距离相等。
优选的，相邻焊球之间的距离大于等于0.3mm。
本发明还提供了一种芯片，包括：
基板；
设置于所述基板上的若干焊球排布单元，所述焊球排布单元包括以上所述焊球排布单元。
优选的，相邻焊球排布单元之间共享若干接地焊球。
本发明的有益效果在于提供了一种焊球排布单元和封装芯片，所述焊球排布单元包括：垂直排列的第一信号焊球对和第二信号焊球对以及围设于所述第一信号焊球对和所述第二信号焊球对的若干接地焊球，所述第一信号焊球对包括沿第一方向间隔设置的两个第一信号焊球，所述第二信号焊球对均包括沿垂直第一方向间隔设置的两个第二信号焊球，所述第一信号焊球沿第一方向的投影落入两个所述第二差分信号焊球之间的间隔内。通过以上方式，本发明的封装芯片内焊球排布单元间的串扰小，信号传输速度增大，制备的芯片中焊球密度提高，使得芯片面积小，有利于制备微型芯片。
附图说明
图1为现有技术中芯片焊球排布的第一结构示意图；
图2为现有技术中芯片焊球排布的第二结构示意图；
图3为本发明实施例的焊球排布单元的第一结构示意图；
图4为本发明实施例的焊球排布单元的第二结构示意图；
图5为本发明实施例的芯片1和芯片3在三维电磁场仿真软件下的串扰损耗曲线。
图6为本发明实施例的芯片2和芯片4在三维电磁场仿真软件下的串扰损耗曲线。
图7为本发明实施例的芯片2和芯片3在三维电磁场仿真软件下的串扰损耗曲线。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
图1-图2为本发明现有技术中两种芯片焊球排布方式结构示意图，图1中的芯片体积小但焊球排布方式容易造成通道间串扰大，图2中通过在接收和发送之间增加一排接地焊球以减少通道间串扰但是芯片体积大，难以获得微型集成芯片。
请参阅图3和图4，图3和图4分别为封装芯片上的两种焊球排布单元的结构示意图。封装芯片包括基板以及设于基板上的若干个焊球，若干焊球形成多个焊球排布单元1。各焊球排布单元1包括垂直排列的第一信号焊球对11和第二信号焊球对12以及围设于所述第一信号焊球对11和所述第二信号焊球对12的若干接地焊球13。
封装芯片内集成多个串行信号通道，各串行信号通道包括发射端和接收端，发射端和接收端均分别包括正极和负极两个端口，即各信号通道包括正负发射端口和正负接收端口，各串行信号通道对应各焊球排布单元1。信号焊球对与以上端相对应，信号焊球对的各信号焊球与端口的引脚相对应，用于传递差分信号。若第一信号焊球对11与发射端相对应用于发射信号，则第二信号焊球对12与接收端相对应用于接收信号(同样反之亦可)。第一信号焊球11a1和11a2分别对应正负发射端口(或者负正端口)，第二信号焊球12b1和12b2福别对应正负接收端口(或者负正端口)。以上两对信号焊球对应端反之亦可。
所述第一信号焊球对11包括沿第一方向间隔设置的两个第一信号焊球11a1和11a2，所述第二信号焊球对12均包括沿垂直第一方向间隔设置的两个第二信号焊球12b1和12b2，所述第一信号焊球11a1和11a2沿第一方向的投影落入两个所述第二信号焊球12b1和12b2之间的间隔内，使得第一信号焊球对11所在直线与第二信号焊球对12所在直线的交点是位于第二信号焊球12b1和12b2之间。优选的，相邻焊球间的间隔应设为大于或等于0.3mm。
优选的，若封装芯片中集成多个串行信号通道，具有多个焊球排布单元1，则相邻的焊球排布单元1可以共用部分接地焊球13，进而减少接地焊球13的数量同时减少封装芯片的面积，有利于封装芯片的微型化。
在本发明的焊球排布单元1中，两对信号焊球对垂直相交，第一信号焊球对11对第二信号焊球对12对应的正极端口和负极端口串扰大小相等，但是相位相反，因此对第二信号焊球对12对应端的串扰相互抵消，以此来达到降低串扰的目的。同时也不需要在端口之间增加多排接地焊球，制备的封装芯片中焊球密度提高，使得封装芯片面积小，有利于制备微型芯片。
实施例一
请参阅图3，图3是本发明实施例中的焊球排布单元第一结构示意图。焊球排布单元1包括第一信号焊球对11、第二信号焊球对12以及围设于第一信号焊球11a1和11a2以及第二信号焊球12b1和12b2周围的6个接地焊球13。在本发明实施例中，第一信号焊球对11和第二信号焊球对12垂直设置形成倒T型，6个接地焊球13分设于所述第一信号焊球对11和所述第二信号焊球对12两侧且对称设置。具体的，在垂直第一方向上，分别间隔设有三排，第一信号焊球11a1和11a2的两侧分别对称设有一个接地焊球c，第二信号焊球对12的两侧对称设有一个接地焊球c。即在垂直第一方向上，第一排的排列为接地焊球c-第一信号焊球11a1-接地焊球c；第二排的排列为接地焊球c-第一信号焊球11a2-接地焊球c(两个第一信号焊球11a1和11a2在同一列的排列顺序可更换，即第一排为第一信号焊球11a2，第二排为第一信号焊球11a1，且-代表间隔，下文-也具有相同含义)；第三列的排列为接地焊球c-第二信号焊球12b1-第二信号焊球12b2-接地焊球c(两个第二信号焊球12b1和12b2在同一排排列顺序可更换)。相邻焊球间的间隔相等。优选的，第一信号焊球11a1和11a2沿第一方向的投影落入第二信号焊球12b1和12b2之间的间隔的中点。
实施例二
请参阅图4，图4是本发明实施例中的焊球排布单元第二结构示意图。焊球排布单元1包括第一信号焊球对11、第二信号焊球对12以及围设于第一信号焊球11a1和11a2以及第二信号焊球12b1和12b2周围的9个接地焊球13。在本发明实施例中，第一信号焊球对11和第二信号焊球对12垂直设置形成倒T型，9个接地焊球13分设于所述第一信号焊球对11和所述第二信号焊球对12两侧以及所述第一信号焊球对11和第二信号焊球对12之间且对称设置。具体的，在垂直第一方向上，第一信号焊球11a1和11a2的两侧分别对称设有一个接地焊球c，第二信号焊球对12的两侧对称设有一个接地焊球c,且第一信号焊球对11和第二信号焊球对12之间设有一排接地焊球13，即在垂直第一方向上，设有四排，第一排的排列为接地焊球c-第一信号焊球11a1-接地焊球c；第二排的排列为接地焊球c-第一信号焊球11a2-接地焊球c(两个第一信号焊球11a1和11a2在同一列的排列顺序可更换，即第一排为第一信号焊球11a2，第二排为第一信号焊球11a1)；第三排的排列为接地焊球c-接地焊球c-接地焊球c；第四排的排列为接地焊球c-第二信号焊球12b1-第二信号焊球12b2-接地焊球c(两个第二信号焊球12b1和12b2在同一排排列顺序可更换)。相邻焊球间的间隔相等。优选的，第一信号焊球11a1和11a2沿第一方向的投影落入第二信号焊球12b1和12b2之间的间隔的中点(两个焊球顺序可更换，且-代表间隔，下文-也具有相同含义)。
性能测试结果
将图1的现有技术作为对比例一，制成的芯片记为芯片1，图2现有技术作为对比例二，制成的芯片记为芯片2,实施例一制得的芯片记为芯片3,实施例二制得的芯片记为芯片4。在芯片1、2、3和4其他条件一致，如厚度、孔径等的条件下。采用三维电磁场仿真对比以上各芯片的差分信号对之间的串扰。请参阅图5-图7，为本发明实施例的芯片在三维电磁场仿真软件下的串扰损耗曲线。图中的traditional1表示芯片1，traditional2表示芯片2，invention1表示芯片3，invention2表示芯片4。
从频域串扰来看，本发明实施例一和实施例二制得的芯片3和芯片4比现有技术制得的芯片1和芯片2的串扰减小很多。
考虑整个频段的噪声，采用综合串扰噪声(ICN:Integrated Crosstalk Noise)来对比不同排布的串扰在不同波特率下的大小。具体请参阅表1，表1为不同排布方式的芯片的综合串扰噪声。
表1
由此可见，本发明实施例一和实施例二制得的芯片3和芯片4在串扰及空间(地焊球与信号焊球比)具有明显受益，尤其是传输速率上升、密度提高对印刷电路板设计及封装串扰效果会更加明显。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的优选的实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (5)
1.一种焊球排布单元，其特征在于，所述焊球排布单元包括：垂直排列的第一信号焊球对和第二信号焊球对以及围设于所述第一信号焊球对和所述第二信号焊球对的若干接地焊球，所述第一信号焊球对包括沿第一方向间隔设置的两个第一信号焊球，所述第二信号焊球对均包括沿垂直第一方向间隔设置的两个第二信号焊球，所述第一信号焊球沿第一方向的投影落入两个所述第二信号焊球之间的间隔内；所述第一信号焊球和第二信号焊球周围围设有9个接地焊球，分设于所述第一信号焊球对和所述第二信号焊球对两侧以及所述第一信号焊球对和第二信号焊球对之间；其中，在垂直第一方向上，所述第一信号焊球的两侧对称设有一个接地焊球，所述第二信号焊球对的两侧对称设有一个接地焊球，所述第一信号焊球对和所述第二信号焊球对之间设有三个接地焊球，三个接地焊球沿第一方向间隔设置。
2.如权利要求1所述的焊球排布单元，其特征在于，相邻焊球之间的距离相等。
3.如权利要求1所述的焊球排布单元，其特征在于，相邻焊球之间的距离大于等于0.3mm。
4.一种芯片，其特征在于，包括：基板；设置于所述基板上的若干焊球排布单元，所述焊球排布单元包括权利要求1-3任一所述焊球排布单元。
5.如权利要求4所述的芯片，其特征在于，相邻焊球排布单元之间共享若干接地焊球。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011183946.8A CN112420648B (zh) | 2020-10-29 | 2020-10-29 | 焊球排布单元及封装芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011183946.8A CN112420648B (zh) | 2020-10-29 | 2020-10-29 | 焊球排布单元及封装芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420648A CN112420648A (zh) | 2021-02-26 |
| CN112420648B true CN112420648B (zh) | 2022-08-16 |
Family
ID=74826865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011183946.8A Active CN112420648B (zh) | 2020-10-29 | 2020-10-29 | 焊球排布单元及封装芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420648B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114449762B (zh) * | 2021-12-24 | 2023-08-25 | 苏州浪潮智能科技有限公司 | 优化bga芯片引脚分布图的方法、装置、设备及介质 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174407A (ja) * | 1997-08-29 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP4746770B2 (ja) * | 2001-06-19 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6933596B2 (en) * | 2003-07-01 | 2005-08-23 | Northrop Grumman Corporation | Ultra wideband BGA |
| US7207807B2 (en) * | 2004-12-02 | 2007-04-24 | Tyco Electronics Corporation | Noise canceling differential connector and footprint |
| US9089060B1 (en) * | 2010-10-19 | 2015-07-21 | Marvell Israel (M.I.S.L.) Ltd. | Ball-out for differential signals |
| JP2014138015A (ja) * | 2013-01-15 | 2014-07-28 | Fujitsu Ltd | プリント基板及びプリント基板の製造方法 |
| US9544992B2 (en) * | 2013-01-29 | 2017-01-10 | Fci Americas Technology Llc | PCB having offset differential signal routing |
| US9554454B2 (en) * | 2014-12-17 | 2017-01-24 | Intel Corporation | Devices and methods to reduce differential signal pair crosstalk |
| CN109600906A (zh) * | 2017-09-30 | 2019-04-09 | 中航光电科技股份有限公司 | 一种连接器及信号传输单元 |
-
2020
- 2020-10-29 CN CN202011183946.8A patent/CN112420648B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112420648A (zh) | 2021-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10103054B2 (en) | Coupled vias for channel cross-talk reduction | |
| JP7612975B2 (ja) | 電子パッケージおよび電子システム | |
| US8368217B2 (en) | Integrated circuit package with segregated Tx and Rx data channels | |
| CN102859685B (zh) | 用于收发器封装的互连图案 | |
| US20100307798A1 (en) | Unified scalable high speed interconnects technologies | |
| JP2019504417A (ja) | ルーティングアセンブリ及びそれを使用するシステム | |
| EP3629681B1 (en) | Printed circuit board and communication device | |
| US8410874B2 (en) | Vertical quasi-CPWG transmission lines | |
| TW201138563A (en) | Reducing far-end crosstalk in chip-to-chip communication systems and components | |
| CN104822225B (zh) | 一种电路板和印刷电路板组件 | |
| CN110970386B (zh) | 多节距球栅阵列 | |
| CN112420648B (zh) | 焊球排布单元及封装芯片 | |
| US6908340B1 (en) | Method and system for reducing crosstalk in a backplane | |
| TWI773971B (zh) | 積體電路晶片、封裝基板及電子總成 | |
| US8803003B2 (en) | Delta arrangement of hexagonal-close-packed signal pairs | |
| US20230298797A1 (en) | Common mode filter and terminal device | |
| CN206879213U (zh) | 电路板及电子设备 | |
| CN114173470A (zh) | 一种差分走线排布结构 | |
| CN112889149A (zh) | 一种多中介层互联的集成电路 | |
| JP4140907B2 (ja) | 多層半導体チップ・パッケージ、コネクタ及び半導体チップ・パッケージを製造する方法 | |
| US8275923B2 (en) | High speed data storage system | |
| US8350637B2 (en) | Circuit substrate including a plurality of signal lines and ground lines forming a 3-D grounding circuit loop | |
| CN211376635U (zh) | 一种嵌入式无源桥接芯片及其封装结构 | |
| US20250273583A1 (en) | Interposer device and semiconductor package device | |
| CN223155147U (zh) | 一种pcie交换芯片多通道灵活绑定测试装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 518000 Guowei R & D building 401, No.015, Gaoxin South 1st Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Ziguang Tongchuang Electronics Co.,Ltd. Country or region after: China Address before: 518000 Guowei R & D building 401, No.015, Gaoxin South 1st Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN PANGO MICROSYSTEMS Co.,Ltd. Country or region before: China |