[go: up one dir, main page]

CN112397441B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112397441B
CN112397441B CN201910739469.XA CN201910739469A CN112397441B CN 112397441 B CN112397441 B CN 112397441B CN 201910739469 A CN201910739469 A CN 201910739469A CN 112397441 B CN112397441 B CN 112397441B
Authority
CN
China
Prior art keywords
forming
opening
semiconductor structure
layer
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910739469.XA
Other languages
English (en)
Other versions
CN112397441A (zh
Inventor
于海龙
谭晶晶
张�浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910739469.XA priority Critical patent/CN112397441B/zh
Priority to US16/989,299 priority patent/US11658067B2/en
Publication of CN112397441A publication Critical patent/CN112397441A/zh
Application granted granted Critical
Publication of CN112397441B publication Critical patent/CN112397441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，包括：提供衬底；所述衬底内具有初始半导体结构；在所述衬底表面形成介质层，所述介质层内具有暴露出所述初始半导体结构表面的第一开口；刻蚀所述第一开口底部暴露出的初始半导体结构，在所述初始半导体结构内形成第二开口；在所述第二开口内形成接触层，所述接触层内具有第三开口；在所述第一开口与所述第三开口内形成导电结构。通过在所述接触面内形成第三开口，能够保证所述导电结构与所述接触层之间形成的接触界面为凹曲面结构，所述凹曲面结构较水平面结构相比，接触面积有效增大，进而减小了接触电阻。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的不断进步，半导体器件的特征尺寸逐渐变小。关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，同时给半导体工艺提出了更高的要求。随着半导体器件的尺寸缩小，MOS晶体管的接触电阻对于MOS晶体管以及整个半导体芯片的性能影响越来越大。为了提高半导体芯片的性能，需要降低MOS晶体管的接触电阻。
目前主要是通过增大金属接触层与导电结构或源漏掺杂区之间接触表面积来降低接触电阻，提高半导体结构的性能。
然而，现有技术形成的半导体结构存在金属硅化物与导电结构之间的接触电阻较大的问题。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，通过在所述接触面内形成第三开口，能够有效增大所述导电结构与所述接触层之间的接触面，进而减小了接触电阻。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有初始半导体结构；在所述衬底表面形成介质层，所述介质层内具有暴露出所述初始半导体结构表面的第一开口；刻蚀所述第一开口底部暴露出的初始半导体结构，在所述初始半导体结构内形成第二开口；在所述第二开口内形成接触层，所述接触层内具有第三开口；在所述第一开口与所述第三开口内形成导电结构。
可选的，所述衬底为单层结构或多层结构。
可选的，当所述衬底为单层结构时，所述衬底包括初始衬底以及位于所述初始衬底内的外延层，所述初始半导体结构为所述外延层。
可选的，当所述衬底为多层结构时，所述衬底包括基底以及位于所述基底上的器件层，所述器件层包括器件结构、以及包围所述器件结构的器件介质层，所述初始半导体结构为所述器件结构。
可选的，所述初始半导体结构内掺杂有第一类型离子。
可选的，在所述初始半导体结构内掺杂所述第一类型离子的工艺为原位掺杂工艺。
可选的，所述第一类型离子为P型离子或N型离子；所述P型离子包括硼离子或铟离子；所述N型离子包括磷离子或砷离子。
可选的，所述接触层与所述第三开口的形成方法包括：在所述第二开口内形成初始接触层；对所述初始接触层进行溅射工艺处理，在所述初始接触层内形成初始第三开口；对所述初始接触层进行退火处理，形成所述接触层、以及位于所述接触层内的第三开口。
可选的，所述初始接触层的形成工艺采用物理气相沉积工艺。
可选的，所述退火处理的参数包括：退火温度750℃～850℃，退火时间170s～190s。
可选的，所述初始接触层的材料包括钛、镍或铂的单金属或合金。
可选的，所述溅射工艺采用的离子包括钛离子或氩离子。
可选的，所述溅射工艺的参数包括：溅射时间15s～25s，溅射电压1800W～2200W。
可选的，所述导电结构包括阻挡层以及位于所述阻挡层表面的导电插塞。
可选的，所述导电结构在形成所述接触层之前形成；或者，所述导电结构在形成所述接触层之后形成。
可选的，所述阻挡层的材料包括氮化钛。
可选的，所述阻挡层的形成工艺包括原子层沉积工艺。
可选的，所述导电插塞的材料包括钨、钴、铜或铝。
可选的，所述初始第三开口的底部表面呈凹曲面结构。
相应的，本发明还提供了一种由上述任意一种方法所形成的半导体结构，包括：衬底，所述衬底内有初始半导体结构；位于所述衬底上的介质层，所述介质层内具有暴露出所述初始半导体结构表面的第一开口；位于所述初始半导体结构内的第二开口，所述第一开口暴露出所述第二开口；位于所述第二开口内的接触层，所述接触层内具有第三开口；位于所述第一开口与所述第三开口内的导电结构。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明的技术方案中，通过在所述接触层内形成第三开口，在所述第三开口内形成导电插塞，由于所述第三开口的表面呈凹曲面结构，因此能够保证形成于所述第三开口内的所述导电结构与所述接触层之间形成的接触界面也为凹曲面结构，所述凹曲面结构较水平面结构相比，接触面积有效增大。由于在导电结构的电通路方向上增大了接触面积，这样就相当于并联了一个电阻，总电阻会比其中任意一个电阻要小，以此原理实现减小所述导电结构与所述接触层之间的接触电阻的效果。
进一步，在本发明的技术方案中，溅射工艺采用的离子以及沉积工艺形成初始接触层的金属均为钛，由于采用的物质相同，因而省去了更换设备的过程，有效提高的生产效率。
进一步，在本发明的技术方案中，所述阻挡层采用原子层沉积工艺形成，由于原子层沉积工艺是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法，该方法具有很好的保形性，因此采用原子层沉积工艺形成的阻挡层能够很好的保持所述第三开口的凹曲面结构，进而能够保证所述阻挡层与所述导电插塞之间的接触界面也为凹曲面结构，在相同宽度的情况下，所述凹曲面结构的表面积大于水平面结构的表面积，因而所述导电插塞与所述阻挡层之间的接触面积有效增大。由于在导电结构的电通路方向上增大了接触面积，这样就相当于并联了一个电阻，总电阻会比其中任意一个电阻要小，以此原理进一步减小了所述导电结构与所述接触层之间的接触电阻。
附图说明
图1至图3是一种半导体结构形成过程的结构示意图；
图4至图9是本发明一实施例中半导体结构形成方法各步骤结构示意图。
图10和图11是本发明另一实施例中半导体结构形成方法各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体结构存在金属硅化物与导电结构之间的接触电阻较大的问题，以下将结合图1至图3进行说明，图1至图3是一种半导体结构的形成过程的结构示意图。
参考图1，提供衬底100，所述衬底100内具有第一开口(未标示)；在所述第一开口内形成外延层101；在所述衬底100上形成介质层102，所述介质层102内具有暴露出所述外延层表面的第二开口103；刻蚀所述第二开口103底部暴露出的外延层101，在所述外延层101内形成第三开口104。
请参考图2，采用半导体金属化工艺在所述第三开口104的侧壁表面和底部表面形成接触层105。
请参考图3，在所述接触层105表面形成导电结构106，所述导电结构106位于所述第二开口103内。
在上述实施例中，由于接触层105形成的工艺采用物理气相沉积，该工艺形成的接触层105的顶部表面为水平状，因此所述导电结构106与所述接触层105之间的接触界面也是水平面结构，所述水平面结构的面积较小，因此所述导电结构106与所述接触层105之间的接触电阻较大。
在此基础上，本发明提供一种半导体结构及其形成方法，通过在所述接触面内形成第三开口，能够保证所述导电结构与所述接触层之间形成的接触界面为凹曲面结构，所述凹曲面结构较水平面结构相比，接触面积有效增大，进而减小了接触电阻。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图4至图9是本发明实施例中半导体结构形成方法各步骤结构示意图。
请参考图4，提供衬底201，所述衬底201内具有初始半导体结构202。
在本实施例中，所述衬底201为单层结构，所述衬底201包括初始衬底、以及位于所述初始衬底内的外延层，所述初始半导体结构202为所述外延层。
所述初始衬底的材料为硅；在其他实施例中，所述初始衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟；在其他实施例中，所述初始衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
在本实施例中，所述衬底201的形成方法包括：在所述初始衬底内形成衬底开口，在所述衬底开口内形成所述初始半导体结构202。
在本实施例中，所述衬底开口的形成方法包括：在所述初始衬底上形成第一掩膜结构；在所述第一掩膜结构上形成第一图形化层，所述第一图形化层具有暴露部分所述第一掩膜结构的开口；以所述第一图形化层为掩膜刻蚀部分所述第一掩膜结构与所述初始衬底，形成所述衬底开口；在所述衬底开口形成之后，去除所述第一图形化层与所述第一掩膜结构(未图示)。
在本实施例中，所述第一掩膜结构包括位于所述初始衬底上的第一掩膜层、以及位于所述第一掩膜层表面的第二掩膜层；在其他实施例中，所述第一掩膜结构也可以为单层结构。
在本实施例中，所述第一掩膜层的材料为掺氮的碳氧化硅；通过掺氮的碳氧化硅所形成的第一掩膜层与所述初始衬底的结合能力好，在后续以刻蚀后的第一掩膜层为掩膜刻蚀所述初始衬底时，所述第一掩膜层不易发生剥离或曲翘，因此所述第一掩膜层保持刻蚀图形的能力好，有利于使形成于所述初始衬底内的衬底开口形貌良好，有效提升了刻蚀后图形的精准性。
在本实施例中，所述第二掩膜层的材料为氮化钛，所述第二掩膜层与第一掩膜层之间的结合能力好，所述第二掩膜层能够在后续刻蚀所述初始衬底时保护第一掩膜层表面，使所述第一掩膜层不会被减薄；而且，所述第二掩膜层的物理强度较大，在后续刻蚀所述初始衬底时，所述第二掩膜层和所述第一掩膜层的图形能够保持稳定，有利于形成形貌良好的衬底开口。
在其他实施例中，所述第二掩膜层的材料还可以为碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
在本实施例中，所述第一掩膜层与所述第二掩膜层采用原子层沉积工艺形成；在其他实施例中，所述第一掩膜层与所述第二掩膜层还可以采用化学气相沉积或物理气相沉积或旋转涂覆工艺形成。
在本实施例中，所述第一图形化层的材料包括光刻胶，所述第一图形化层的形成工艺包括光刻图形化工艺；去除所述第一图形化层的工艺包括湿法去胶工艺或灰化工艺，所述灰化工艺的气体为含氧气体，例如氧气或臭氧。
在本实施例中，去除所述第一掩膜结构采用的工艺为湿法刻蚀工艺；在其他实施例中，去除所述第一掩膜结构采用的工艺还可以为干法刻蚀工艺。
在本实施例中，所述初始半导体结构202采用外延沉积工艺形成。
所述初始半导体结构202的材料为掺杂有第一类型离子的半导体材料；在本实施例中，所述半导体材料包括硅；在其他实施例中，所述半导体材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，在所述初始半导体结构202内掺杂所述第一类型离子的工艺为原位掺杂工艺。
在本实施例中，所述第一类型离子为P型离子，所述P型离子为硼离子；在其他实施例中，所述P型离子可以为铟离子；在其他实施例中，所述第一类型离子还可以为N型离子，所述N型离子可以为磷离子或砷离子。
请参考图5，在所述衬底201表面形成介质层203，所述介质层203内具有暴露出所述初始半导体结构202表面的第一开口204。
在本实施例中，所述介质层203和所述第一开口204的形成方法包括：在所述衬底201上形成初始介质层；在所述初始介质层上形成第二掩膜结构；在所述第二掩膜结构上形成第二图形化层(未图示)，所述第二图形化层具有暴露部分所述初始介质层的开口；以所述第二图形化层为掩膜刻蚀部分所述第二掩膜结构与所述初始介质层，直至暴露出所述初始半导体结构202的表面为止，形成所述介质层203与所述第一开口204；在形成所述介质层203与所述第一开口204之后，去除所述第二图形化层与所述第二掩膜结构。
所述初始介质层的材料包括二氧化硅、低k介质材料(低k介质材料指相对介电常数低于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数低于2.5的介质材料)。
所述初始介质层的材料为低k介质材料或超低k介质材料时，所述初始介质层的材料为碳硅氧氢化物(SiCOH)、掺氟的二氧化硅(FSG)、掺硼的二氧化硅(BSG)、掺磷的二氧化硅(PSG)、掺硼磷的二氧化硅(BPSG)、氢化硅倍半氧烷或甲基硅倍半氧烷。
在本实施例中，所述初始介质层的材料为超低k介质材料(介电常数小于2.5)，所述超低k介质材料为碳硅氧氢化物(SiCOH)。
形成所述初始介质层的工艺包括原子层沉积工艺、化学气相沉积、物理气相沉积或旋转涂覆工艺形成；在本实施例中，所述初始介质层的形成工艺采用化学气相沉积工艺。
在本实施例中，所述第二掩膜结构采用上述的第一掩膜层与第二掩膜层，在此不作赘述；在其他实施例中，所述第二掩膜结构还可以采用单层结构。
在本实施例中，所述第二图形化层的材料包括光刻胶，所述第二图形化层的形成工艺包括光刻图形化工艺。
去除所述第二图形化层的工艺包括湿法去胶工艺或灰化工艺，所述灰化工艺的气体为含氧气体，例如氧气或臭氧。
在本实施例中，去除所述第一掩膜结构采用的工艺为湿法刻蚀工艺；在其他实施例中，去除所述第一掩膜结构采用的工艺还可以为干法刻蚀工艺。
请参考图6，刻蚀所述第一开口204底部暴露出的初始半导体结构202，在所述初始半导体结构202内形成第二开口205。
在本实施例中，刻蚀所述初始半导体结构202采用干法刻蚀。
在形成所述第二开口205之后，后续在所述第二开口205内形成接触层，所述接触层内具有第三开口。具体请参考图7至图9。
在本实施例中，请参考图7，所述接触层与所述第三开口的形成方法包括：在所述第二开口205内形成初始接触层206；对所述初始接触层206进行溅射工艺处理，在所述初始接触层206内形成初始第三开口207。
请参考图8，对所述初始接触层206进行退火处理，形成所述接触层208、以及位于所述接触层208内的第三开口209。
在本实施例中，所述初始接触层206采用物理气相沉积工艺形成，由于所述初始接触层206仅仅只需要在所述第二开口205内形成即可，无需在所述第一开口204的侧壁表面形成，因而采用物理气相沉积工艺可达到该工艺需求。
所述初始接触层206的材料包括钛、镍或铂的单金属或合金；在本实施例中，所述初始接触层206的材料采用钛。
所述初始第三开口207采用溅射工艺对所述初始接触层处理形成，所述溅射工艺采用的离子包括钛离子或氩离子；在本实施例中，所述溅射工艺采用的离子为钛离子。采用钛离子溅射的优点在于钛离子溅射与钛沉积采用相同的设备，省去了更换设备的过程，有效提高了生产效率。
所述采用钛离子溅射的时间为15s～25s，采用钛离子溅射的电压为1800W～2200W。在本实施例中，所述溅射时间为20s，所述溅射电压为2000W。
所述退火处理的参数包括：退火温度750℃～850℃，退火时间170s～190s。在本实施例中，所述退火温度800℃，退火时间180s。
在本实施例中，所述初始第三开口207的底部表面呈凹曲面结构。
请参考图9，在所述第一开口204与所述第三开口209内形成导电结构210。
在本实施例中，所述导电结构210包括阻挡层211、以及位于所述阻挡层211表面的导电插塞212，所述阻挡层211位于所述第三开口209表面、以及所述第一开口204的侧壁表面。
在相同宽度的情况下，所述第三开口209的凹曲面面积大于水平面的表面积，进而所述接触层208所述阻挡层211之间的接触面有效增大，由于在导电结构210的电通路方向上增大了接触面积，这样就相当于并联了一个电阻，总电阻会比其中任意一个电阻要小，以此原理实现减小所述导电结构210与所述接触层208间的接触电阻的效果。
在本实施例中，所述导电结构210在形成所述接触层206之后形成；在其他实施例中，所述导电结构也可以在形成所述接触层之前形成。
在本实施例中，所述阻挡层211的材料为氮化钛，所述阻挡层211的作用一方面起到粘附所述导电插塞212，另一方面是防止所述导电插塞212的金属向外渗透，容易造成金属污染。
在本实施例中，所述阻挡层211采用原子层沉积工艺形成，由于原子层沉积工艺是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法，该方法具有很好的保形性，因此采用原子层沉积工艺形成的阻挡层211能够很好的保持所述第三开口209的凹曲面结构，进而能够保证所述阻挡层211与所述导电插塞212之间的接触界面也为凹曲面结构，在相同宽度的情况下，所述凹曲面结构的表面积大于水平面结构的表面积，因而所述导电插塞212与所述阻挡层211之间的接触面积有效增大。由于在导电结构210的电通路方向上增大了接触面积，这样就相当于并联了一个电阻，总电阻会比其中任意一个电阻要小，以此原理进一步减小了所述导电结构210与所述接触层206之间的接触电阻。
在本实施例中，所述导电插塞212采用的材料为钴；在其他实施例中，所述导电插塞的材料还可以为钨、铜或铝。
请继续参考图9，相应的，本发明还提供了一种由上述方法所形成的半导体结构，包括：衬底201，所述衬底201内具有初始半导体结构202；位于所述衬底201上的介质层203，所述介质层203内具有暴露出所述初始半导体结构202表面的第一开口；位于所述初始半导体结构202内的第二开口，所述第一开口暴露出所述第二开口；位于所述第二开口内的接触层208，所述接触层208内具有第三开口；位于所述第一开口与所述第三开口内的导电结构210。
图10与图11本发明另一实施例中半导体结构形成方法各步骤结构示意图。
请参考图10，提供衬底301，所述衬底301内具有初始半导体结构302。
在本实施例中，所述衬底301为多层结构，所述衬底包括基底303以及位于所述基底303上的器件层304，所述器件层304包括器件结构、以及包围所述器件结构的器件介质层，所述初始半导体结构302为所述器件结构。
所述初始半导体结构302的材料包括半导体材料；所述半导体材料包括硅、锗、硅锗或碳化硅。
在本实施例中，所述器件结构为栅极结构。在其它实施例中，所述器件结构还能够为电阻结构、电容结构、电感结构或存储栅结构。
请参考图11，在所述衬底301表面形成介质层305，所述介质层305内具有暴露出所述初始半导体结构302表面的第一开口。
在本实施例中，所述介质层305在所述器件介质与所述初始半导体结构302的表面形成。
请继续参考图11，刻蚀所述第一开口底部暴露出的初始半导体结构302，在所述初始半导体结构302内形成第二开口；在所述第二开口内形成接触层306，所述接触层306内具有第三开口；在所述第一开口与所述第三开口内形成导电结构307。具体的形成过程可参考图6至图9及相关说明所述，在此不作赘述。
相应的，本发明实施例还提供一种如图11所示的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底内具有初始半导体结构；
在所述衬底表面形成介质层，所述介质层内具有暴露出所述初始半导体结构表面的第一开口；
刻蚀所述第一开口底部暴露出的初始半导体结构，在所述初始半导体结构内形成第二开口；
在所述第二开口内形成接触层，所述接触层内具有第三开口；
在所述第一开口与所述第三开口内形成导电结构；其中
所述接触层与所述第三开口的形成方法包括：在所述第二开口内形成初始接触层；对所述初始接触层进行溅射工艺处理，在所述初始接触层内形成初始第三开口；对所述初始接触层进行退火处理，形成所述接触层、以及位于所述接触层内的第三开口。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述衬底为单层结构或多层结构。
3.如权利要求2所述半导体结构的形成方法，其特征在于，当所述衬底为单层结构时，所述衬底包括初始衬底以及位于所述初始衬底内的外延层，所述初始半导体结构为所述外延层。
4.如权利要求2所述半导体结构的形成方法，其特征在于，当所述衬底为多层结构时，所述衬底包括基底以及位于所述基底上的器件层，所述器件层包括器件结构、以及包围所述器件结构的器件介质层，所述初始半导体结构为所述器件结构。
5.如权利要求3所述半导体结构的形成方法，其特征在于，所述初始半导体结构内掺杂有第一类型离子。
6.如权利要求5所述半导体结构的形成方法，其特征在于，在所述初始半导体结构内掺杂所述第一类型离子的工艺为原位掺杂工艺。
7.如权利要求5所述半导体结构的形成方法，其特征在于，所述第一类型离子为P型离子或N型离子；所述P型离子包括硼离子或铟离子；所述N型离子包括磷离子或砷离子。
8.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始接触层的形成工艺采用物理气相沉积工艺。
9.如权利要求1所述半导体结构的形成方法，其特征在于，所述退火处理的参数包括：退火温度750℃～850℃，退火时间170s～190s。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始接触层的材料包括钛、镍或铂的单金属或合金。
11.如权利要求1所述半导体结构的形成方法，其特征在于，所述溅射工艺采用的离子包括钛离子或氩离子。
12.如权利要求1所述半导体结构的形成方法，其特征在于，所述溅射工艺的参数包括：溅射时间15s～25s，溅射电压1800W～2200W。
13.如权利要求1所述半导体结构的形成方法，其特征在于，所述导电结构包括阻挡层以及位于所述阻挡层表面的导电插塞。
14.如权利要求13所述半导体结构的形成方法，其特征在于，所述导电结构在形成所述接触层之前形成；或者，所述导电结构在形成所述接触层之后形成。
15.如权利要求13所述半导体结构的形成方法，其特征在于，所述阻挡层的材料包括氮化钛。
16.如权利要求13所述半导体结构的形成方法，其特征在于，所述阻挡层的形成工艺包括原子层沉积工艺。
17.如权利要求13所述半导体结构的形成方法，其特征在于，所述导电插塞的材料包括钨、钴、铜或铝。
18.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始第三开口的底部表面呈凹曲面结构。
19.一种如权利要求1至18任一项方法所形成的半导体结构，其特征在于，包括：
衬底，所述衬底内有初始半导体结构；
位于所述衬底上的介质层，所述介质层内具有暴露出所述初始半导体结构表面的第一开口；
位于所述初始半导体结构内的第二开口，所述第一开口暴露出所述第二开口；
位于所述第二开口内的接触层，所述接触层内具有第三开口；
位于所述第一开口与所述第三开口内的导电结构。
CN201910739469.XA 2019-08-12 2019-08-12 半导体结构及其形成方法 Active CN112397441B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910739469.XA CN112397441B (zh) 2019-08-12 2019-08-12 半导体结构及其形成方法
US16/989,299 US11658067B2 (en) 2019-08-12 2020-08-10 Semiconductor structure and formation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910739469.XA CN112397441B (zh) 2019-08-12 2019-08-12 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112397441A CN112397441A (zh) 2021-02-23
CN112397441B true CN112397441B (zh) 2025-01-14

Family

ID=74567510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910739469.XA Active CN112397441B (zh) 2019-08-12 2019-08-12 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11658067B2 (zh)
CN (1) CN112397441B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118354591A (zh) * 2023-01-06 2024-07-16 长鑫存储技术有限公司 半导体结构的制备方法和半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212364A (ja) * 2008-03-05 2009-09-17 Panasonic Corp 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110071267A (ko) * 2009-12-21 2011-06-29 주식회사 동부하이텍 반도체 소자의 금속배선 및 그 제조방법
US8415250B2 (en) * 2011-04-29 2013-04-09 International Business Machines Corporation Method of forming silicide contacts of different shapes selectively on regions of a semiconductor device
JP2011176372A (ja) * 2011-06-09 2011-09-08 Renesas Electronics Corp 半導体装置およびその製造方法
US11177169B2 (en) * 2019-06-21 2021-11-16 International Business Machines Corporation Interconnects with gouged vias

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212364A (ja) * 2008-03-05 2009-09-17 Panasonic Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN112397441A (zh) 2021-02-23
US20210050258A1 (en) 2021-02-18
US11658067B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
CN106548974B (zh) 半导体装置及其制造方法
TWI397984B (zh) 用於微電子裝置之多層厚金屬化結構，包含其之積體電路，以及製造包含其之積體電路之方法
CN106558535A (zh) 形成金属互连件的方法
CN105870102A (zh) 镶嵌结构的结构和形成方法
US11508616B2 (en) Electrical connection for semiconductor devices
US11309217B2 (en) Contact plug and method of formation
US10685915B2 (en) Via contact resistance control
US10868182B2 (en) Field effect transistor and manufacturing method thereof
CN110838464B (zh) 金属内连线结构及其制作方法
CN112397441B (zh) 半导体结构及其形成方法
US11362033B2 (en) Semiconductor structure and method for fabricating the same
CN112490180B (zh) 半导体结构及其形成方法
TWI576959B (zh) 形成具有接觸插栓的半導體結構的方法
CN113838933B (zh) 半导体结构及其形成方法
CN108122824B (zh) 半导体结构及其形成方法
CN111863724B (zh) 半导体器件及其形成方法
CN113555436A (zh) 半导体结构及其形成方法
CN113394191B (zh) 半导体结构及其形成方法
CN112786525A (zh) 半导体器件及其形成方法
US11699589B2 (en) Method for forming patterned mask layer
US20250017121A1 (en) Resistive memory structure and manufacturing method thereof
CN113903811B (zh) 半导体结构及半导体结构的形成方法
CN111293072B (zh) 半导体元件及其制作方法
US20240030299A1 (en) Semiconductor device and manufacturing method thereof
US20230009072A1 (en) Interconnect conductive structure comprising two conductive materials

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant