CN112394905B - 一种量子除法器的设计方法 - Google Patents
一种量子除法器的设计方法 Download PDFInfo
- Publication number
- CN112394905B CN112394905B CN202011358674.0A CN202011358674A CN112394905B CN 112394905 B CN112394905 B CN 112394905B CN 202011358674 A CN202011358674 A CN 202011358674A CN 112394905 B CN112394905 B CN 112394905B
- Authority
- CN
- China
- Prior art keywords
- quantum
- bit
- qubit
- result
- subtraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000002096 quantum dot Substances 0.000 claims abstract description 38
- 238000004088 simulation Methods 0.000 claims abstract description 8
- 239000002131 composite material Substances 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 4
- 241000512668 Eunectes Species 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 abstract description 2
- 238000002474 experimental method Methods 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000004422 calculation algorithm Methods 0.000 description 8
- 238000010276 construction Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/485—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Complex Calculations (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
本发明涉及一种量子除法器的设计方法，属于量子运算领域。该方法包括以下步骤：S1：利用量子门设计n位量子比较器，实现两个n位二进制数的比较运算；S2：利用量子门设计等位和不等位量子减法器；S3：将步骤S1和S2中的比较器和减法器综合设计得到量子除法器；S4：采用经典计算机与IBM实验室提供的开源量子云模拟器搭建实验平台并进行仿真模拟实现量子除法运算。本发明通过加入辅助量子比特并进行复用，使得量子除法运算得以实现，并提高了量子除法运算的性能，为处理更复杂的量子计算打下了基础。
Description
技术领域
本发明属于量子运算领域，涉及一种量子除法器的设计方法。
背景技术
基于量子力学原理，量子计算利用量子有效地解决了经典计算机无法克服的数学问题。随着量子计算理论和量子计算机的进一步研究，应用于各个领域的量子算法也在不断被研究和设计实现。量子算法是量子计算的核心，它的潜力远优于经典的算法。量子计算机对比于经典计算机有自己的优势和状态，量子计算机的存储单元是量子比特，量子比特理论上包含了无数的信息，这是因为量子比特的状态不仅可以为0或者1，还可以是0和1的叠加态，而经典计算机的比特只能为0或者1，这就是量子比特和经典比特的不同。目前关于量子算法的研究很多，从最开始的量子算法到现在，量子算法也在不断完善和创新，能够实现更多更复杂的功能。
除法运算是四则运算的一种，是最基本的运算之一，经常被运用在各个研究领域，除法运算在数字信号处理和数字通信领域应用广泛，如何实现快速高效的除法运算关系着整个系统的运算速度。关于量子除法器的算法设计与研究属于空缺，因此，探寻量子除法器的设计及实现方法具有重要的意义。
发明内容
有鉴于此，本发明的目的在于提供一种量子除法器的设计方法。
为达到上述目的，本发明提供如下技术方案：
一种量子除法器的设计方法，该方法包括以下步骤：
S1：利用量子门设计n位量子比较器，实现两个n位二进制数的比较运算；
S2：利用量子门设计等位和不等位量子减法器；
S3：将步骤S1和S2中的比较器和减法器综合设计得到量子除法器；
S4：采用经典计算机与IBM实验室提供的开源量子云模拟器搭建实验平台并进行仿真模拟实现量子除法运算。
可选的，所述步骤S1具体为：
给定两个n比特量子态组成的复合系统|a>|b>,采用量子比特串比较器QBSC实现量子比特串|a>＝|an-1an-2...a0|和|b>＝|bn-1bn-2...b0|的比较运算，QBSC是如下所示的酉演化UCMP：
UCMP|a〉|b〉|0〉|0〉＝|a〉|b〉|0>|c>
其中，l为复合系统|a>|b>包含的总量子比特数，比较器的实现还需要另外2个被初始化为0的辅助量子比特；|0>并未携带任何有用的信息，最后的量子比特态|c>携带比较所得的结果信息，|a>和|b>分别为进行比较的两个量子比特串。
可选的，所述步骤S2具体为：
n个一位的量子减法器叠加在一起，构成n位量子比特的等位相减，从最低位开始相减，其借位作为下一次减法的上一次的借位，这样将借位置零交替复用，实现循环，直到完成最高位的相减，最后得出相减的结果。
可选的，所述步骤S3具体为：
S31，利用比较器对除数N和被除数M进行比较，比较之前先将表示除数N的量子比特与表示被除数M的量子比特从高位到低位依次对齐，比较结果作为控制位a，控制位a的值为：当除数N表示的量子比特小于被除数M所表示的量子比特中与除数N对齐的量子比特时，控制位为0；反之为1；a作为控制位，控制商S的最高位，当控制位结果为1时，商S赋值1；当控制位结果为0时，商S赋值0；
S32，将S221中的a作为控制位，在减法器的作用下，控制减法运算；减法运算的结果为b，除数与b的次高位对齐，并以b的最高位c为控制位对商的次高位赋值，c同时也是减法的控制位；
S33，S222减法运算的结果为d，d作为新的循环的开始，除数N表示的量子比特与d的次高位对齐；
S34，重复S31、S32、S33，直到所有表示被除数M的量子比特参与完成运算，此时结果保留到整数位，若进一步保留到小数，则在表示被除数M的量子比特后增加新的状态为|0>的量子比特作为被除数的低位，再次重复S31、S32、S33，结果保留到小数位，小数位的精确程度与添加的|0>比特的数量有关，添加的|0>比特越多结果越精确。
可选的，所述步骤S4具体为：
利用开源量子计算工具包QISKIT以及Anaconda提供的包管理和环境管理功能，用Python语言模拟并实现量子除法运算仿真。
本发明的有益效果在于：
1.本发明成功填补了量子除法器在算法设计上的空白，设计了高效的量子除法器。
2.本发明第一次在量子模拟器上实现了除法运算并能保留至小数位，使用了置零门与恒定量子比特的辅助位，大大减少了运行时间和复杂度。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
图1为本发明方法的技术路线图；
图2为通用量子门；(a)为控-控-非Toffoli Gate，(b)为可控非CNOT Gate；
图3为两位量子比较器的具体构造线路图；
图4为一位量子减法器的具体构造线路图；
图5为两个量子比特的等位减法器具体构造线路图；
图6为三位减两位的不等位减法器具体构造线路图；
图7(a)为六位除以二位的量子除法的运算步骤图，图7(b)为六位除以二位的量子除法器的具体构造线路图；
图8为“101011”除以“11”经测量后的概率直方图；
图9(a)是量子除法器运行“101011”除以“11”无余数的结果图，图9(b)是量子除法器运行“101011”除以“11”有余数的结果图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
请参阅图1～图9，为一种量子除法器的设计方法。
具体在本实施例中，以二进制数“101011”除以二进制数“11”为例，S1具体为：
本实施例中，利用控-控-非Toffoli门如图2(a)所示、可控非CNOT门如图2(b)和置零门设计n位量子比较器，实现两个n位二进制数的比较运算。
量子比较器实现原理如下：
给定两个n比特量子态组成的复合系统|a>|b>，采用量子比特串比较器(quantumbit string comparator，QBSC)实现量子比特串|a>＝|an-1an-2...a0|和|b>＝|bn-1bn-2...b0|的比较运算，QBSC是如下所示的酉演化UCMP：
UCMP|a>|b>|0>|0>＝|a>|b>|0>|c>
其中，l为复合系统|a>|b>包含的总量子比特数，比较器的实现还需要另外2个被初始化为0的辅助量子比特；|0>并未携带任何有用的信息，最后的量子比特态|c>携带比较所得的结果信息，|a>和|b>分别为进行比较的两个量子比特串。具体在本实施例中，一个2位量子比较器中a0、b0和c0的运算关系为：
a0、b0、c0和c1的运算关系为：
图3展示了两位量子比较器的具体构造线路图。
步骤S2，利用控-控-非Toffoli门、可控非CNOT门和置零门，设计等位和不等位量子减法器，实现两个二进制数的减法运算。
减法器的设计我们首先从只有一个量子比特的数开始，因为减法器涉及到了借位，包括上一次的借位和这一次的借位，因此需要两位辅助比特储存进位的信息。图4展示了一位量子减法器的具体构造线路图。
等位减法器的设计。在一位量子减法器的设计基础上，我们设计了等位减法器。两个含有n位量子比特的数的等位相减是n个一位的量子减法器叠加在一起构成的，从最低位开始相减，最低位的借位作为下一次减法的上一次的借位，这样将借位置零交替复用，实现循环，直到完成最高位的相减，最后得出相减的结果。具体在本实施例中，我们设计了含有两个量子比特的等位相减的减法器，图5展示了两个量子比特的等位减法器具体构造线路图，实现的是md[0-1]-rc[0-1]的等位相减的过程，md[0-1]是被减数，rc[0-1]是减数。从低位开始相减，md[0-1]是被减数，rc[0-1]是减数，最后结果保存在md[0-1]。由于等位相减只需要用到两条辅助量子比特ass[0-1]，同时最后的借位信息，也就决定了结果到底是正是负，信息存储在ass[0-1]当中的一条量子比特里面，它和用来相减的两个二进制数的位数有关，如果是两个二进制数的位数是奇数，那么是最后的借位信息存储到ass[1]，如为偶数，则存到ass[0]。
不等位减法器的设计。我们可以在等位减法的基础上进行改动，首先将等位的部分从低位对齐，进行等位相减，得到等位相减的结果和这一次的借位，再将被减数的最高位和借位信息相减就能得到不等位相减的结果，完成不等位相减运算。具体在本实施例中，我们设计了三位减两位的不等位减法器，图6展示了三位减两位的不等位减法器具体构造线路图，实现的是md[0-2]-rc[0-1]的不等位相减的过程，第一步：先对md[1-2]和rc[0-1]实现等位相减，图中的前面两个红色方框就是实现对这个功能。第二步：把md[0]最高位和第一步中的等位相减得到的借位信息ass[0]相减。
步骤S3，将步骤S1和S2中的比较器和减法器综合设计得到量子除法器。
量子除法器实现原理如下：
具体在实施例中，以二进制数“101011”除以二进制数“11”为例，第一步，我们将除数与被除数的最高位对齐，如例子中除数“11”与被除数“101011”的最高位“10”对齐。第二步，借用上文中设计的比较器，将10与11进行比较，比较结果作为控制位a，控制位a的值为：当10<11时，控制位为0；反之为1。第三步，a作为控制位，控制商S的最高位，当控制位结果为1时，为商赋值1；当控制位结果为0时，为商赋值0。第四步，a作为控制位，在上文减法器的作用下，控制减法运算。第五步，减法运算的结果为b，除数与b的次高位，并以b的最高位c为控制位对商的次高位赋值，c同时也是减法的控制位。第六步，第五步减法运算的结果为d，d作为新的循环的开始，除数11与d的次高位对齐，重复以上步骤，直到所有“101011”表示的量子比特参与完运算，此时结果保留到整数位，如需进一步保留到小数，则需要在表示被除数“101011”的量子比特后增加新的状态为|0>的量子比特作为被除数的低位，再次重复上步六个步骤，结果便保留到小数位，小数位的精确程度与添加的|0>比特的数量有关，添加的|0>比特越多结果越精确。图7(a)为六位除以二位的量子除法的运算步骤，图7(b)展示的为六位除以二位的量子除法器的具体构造线路图。
步骤S4，采用经典计算机与IBM实验室提供的开源量子云模拟器搭建实验平台并进行仿真模拟实现量子除法运算。
仿真实现采用经典的计算机与IBM平台提供的可编程量子计算机，根据IBM实验室提供的开源量子计算机工具包Qiskit以及Anaconda提供的环境管理，使用python语言编写量子线路，并依据编写的线路实现运算并进行量子测量，最后输出相应的仿真结果。Qiskit量子仿真系统在运行量子线路时，输出的量子序列从左到右与量子线路从下到上一一对应，根据量子线路中从下到上的量子比特表示的信息。图8展示的为“101011”除以“11”经测量后的概率直方图。具体在实施例中，以二进制数“101011”除以二进制数“11”，也就是十进制中的43除以3为例。图9(a)是量子除法器运行“101011”除以“11”无余数的结果，第一行的结果是运行的时间；第二行的结果是运行结束所有量子比特最后的输出值；第三行result为除法运算显示的计算结果，将结果翻转，得到量子除法器运算结果为111001，1110为整数位的量子比特结果得十进制10，01为浮点数的量子比特，结果为0.25。这是因为这里添加了浮点数的2位量子比特，使得结果输出有小数位，添加表示浮点数的量子比特越多所得结果越精确。图9(b)是量子除法器运行“101011”除以“11”有余数的结果，remainder为商的余数，这里没有添加浮点数对应的量子比特，可以看到运算时间大幅度降低，这是因为每增大一个量子比特，运算时间会呈指数增长。从上述的实验过程中，可知本设计方法中实现了量子除法的可行性与通用性，量子除法运算已经实现。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (1)
1.一种量子除法器的设计方法，其特征在于：该方法包括以下步骤：
S1：利用量子门设计n位量子比较器，实现两个n位二进制数的比较运算；
S2：利用量子门设计等位和不等位量子减法器；
S3：将步骤S1和S2中的比较器和减法器综合设计得到量子除法器；
S4：采用经典计算机与IBM实验室提供的开源量子云模拟器搭建实验平台并进行仿真模拟实现量子除法运算；
所述步骤S1具体为：
给定两个n比特量子态组成的复合系统|a>|b>,采用量子比特串比较器QBSC实现量子比特串|a>＝|an-1an-2...a0|和|b>＝|bn-1bn-2...b0|的比较运算，QBSC是如下所示的酉演化UCMP：
UCMP|a>|b>|0>|0>＝|a>|b>|0>|c>
其中，比较器的实现还需要另外2个被初始化为0的辅助量子比特；|0>并未携带任何有用的信息，最后的量子比特态|c>携带比较所得的结果信息，|a>和|b>分别为进行比较的两个量子比特串；
所述步骤S2具体为：
n个一位的量子减法器叠加在一起，构成n位量子比特的等位相减，从最低位开始相减，其借位作为下一次减法的上一次的借位，这样将借位置零交替复用，实现循环，直到完成最高位的相减，最后得出相减的结果；
所述步骤S3具体为：
S31，利用比较器对除数N和被除数M进行比较，比较之前先将表示除数N的量子比特与表示被除数M的量子比特从高位到低位依次对齐，比较结果作为控制位a，控制位a的值为：当除数N表示的量子比特小于被除数M所表示的量子比特中与除数N对齐的量子比特时，控制位为0；反之为1；a作为控制位，控制商S的最高位，当控制位结果为1时，商S赋值1；当控制位结果为0时，商S赋值0；
S32，将S31中的a作为控制位，在减法器的作用下，控制减法运算；减法运算的结果为b，除数与b的次高位对齐，并以b的最高位c为控制位对商的次高位赋值，c同时也是减法的控制位；
S33，S32减法运算的结果为d，d作为新的循环的开始，除数N表示的量子比特与d的次高位对齐；
S34，重复S31、S32、S33，直到所有表示被除数M的量子比特参与完成运算，此时结果保留到整数位，若进一步保留到小数，则在表示被除数M的量子比特后增加新的状态为|0>的量子比特作为被除数的低位，再次重复S31、S32、S33，结果保留到小数位，小数位的精确程度与添加的|0>比特的数量有关，添加的|0>比特越多结果越精确；
所述步骤S4具体为：
利用开源量子计算工具包QISKIT以及Anaconda提供的包管理和环境管理功能，用Python语言模拟并实现量子除法运算仿真。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011358674.0A CN112394905B (zh) | 2020-11-27 | 2020-11-27 | 一种量子除法器的设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011358674.0A CN112394905B (zh) | 2020-11-27 | 2020-11-27 | 一种量子除法器的设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112394905A CN112394905A (zh) | 2021-02-23 |
| CN112394905B true CN112394905B (zh) | 2022-11-08 |
Family
ID=74604597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011358674.0A Active CN112394905B (zh) | 2020-11-27 | 2020-11-27 | 一种量子除法器的设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112394905B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114581454B (zh) * | 2022-03-21 | 2024-08-06 | 南京信息工程大学 | 基于背景差分法的量子图像分割方法、装置及存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1423189A (zh) * | 2001-11-22 | 2003-06-11 | 深圳市中兴通讯股份有限公司上海第二研究所 | 一种除法器 |
| CN103684368A (zh) * | 2013-12-26 | 2014-03-26 | 南通纺织职业技术学院 | 通用可逆比较交换器 |
| CN107045433A (zh) * | 2016-02-05 | 2017-08-15 | 索尼公司 | 用于在基于加法器的电路中处理数据的系统和方法 |
| CN107256534A (zh) * | 2017-05-16 | 2017-10-17 | 上海海事大学 | 基于双线性插值的gqir量子图像的缩小与放大方法 |
| CN111832734A (zh) * | 2020-07-17 | 2020-10-27 | 重庆邮电大学 | 一种量子图像乘法运算的设计方法及其仿真实现方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7680474B2 (en) * | 2005-10-04 | 2010-03-16 | Hypres Inc. | Superconducting digital mixer |
| CN108806608B (zh) * | 2018-06-12 | 2020-06-02 | 京东方科技集团股份有限公司 | 一种驱动晶体管的阈值电压侦测方法及装置、显示装置 |
| CN108984849B (zh) * | 2018-06-21 | 2023-12-22 | 深圳万知达科技有限公司 | 一种基于量子叠加态的量子比较器设计方法 |
| CN110765714A (zh) * | 2019-11-07 | 2020-02-07 | 浪潮电子信息产业股份有限公司 | 一种面向量子shor算法的仿真方法及装置 |
-
2020
- 2020-11-27 CN CN202011358674.0A patent/CN112394905B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1423189A (zh) * | 2001-11-22 | 2003-06-11 | 深圳市中兴通讯股份有限公司上海第二研究所 | 一种除法器 |
| CN103684368A (zh) * | 2013-12-26 | 2014-03-26 | 南通纺织职业技术学院 | 通用可逆比较交换器 |
| CN107045433A (zh) * | 2016-02-05 | 2017-08-15 | 索尼公司 | 用于在基于加法器的电路中处理数据的系统和方法 |
| CN107256534A (zh) * | 2017-05-16 | 2017-10-17 | 上海海事大学 | 基于双线性插值的gqir量子图像的缩小与放大方法 |
| CN111832734A (zh) * | 2020-07-17 | 2020-10-27 | 重庆邮电大学 | 一种量子图像乘法运算的设计方法及其仿真实现方法 |
Non-Patent Citations (1)
| Title |
|---|
| 量子乘法器的设计及其实现方法;袁素真 等;《重庆邮电大学学报(自然科学版)》;20190615;395-399 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112394905A (zh) | 2021-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112162723A (zh) | 一种量子加法运算方法、装置、电子装置及存储介质 | |
| CN111832734B (zh) | 一种量子图像乘法运算的设计方法及其仿真实现方法 | |
| CN105654176B (zh) | 神经网络系统及神经网络系统的训练装置和方法 | |
| CN111563186A (zh) | 量子数据存储方法、读取方法、装置及计算设备 | |
| CN107066234B (zh) | 一种量子乘法器的设计方法 | |
| US20210056397A1 (en) | Neural network accelerator using logarithmic-based arithmetic | |
| CN112258543B (zh) | 基于neqr表达的量子图像自适应分割方法 | |
| US20140195581A1 (en) | Fixed point division circuit utilizing floating point architecture | |
| CN110648348A (zh) | 基于neqr表达的量子图像分割方法 | |
| WO2023055479A1 (en) | Systems and methods for accelerating the computation of the exponential function | |
| Seidel et al. | Efficient floating point arithmetic for quantum computers | |
| CN112394905B (zh) | 一种量子除法器的设计方法 | |
| CN114581454A (zh) | 一种基于背景差分法的量子图像分割方法、装置及存储介质 | |
| CN116795324A (zh) | 混合精度浮点乘法装置和混合精度浮点数处理方法 | |
| Yuan et al. | Quantum image edge detection based on Laplacian of Gaussian operator | |
| Wang et al. | Design and implementation of bitwise parallel MSD square rooting in ternary optical computer | |
| CN112162724B (zh) | 一种带精度的量子除法运算方法及装置 | |
| CN114372934A (zh) | 一种量子彩色图像锐化滤波方法及系统 | |
| CN112214200A (zh) | 一种量子减法运算方法、装置、电子装置及存储介质 | |
| Larasati et al. | Simulation of modular exponentiation circuit for shor's algorithm in qiskit | |
| CN114548415A (zh) | 基于neqr表达的量子fast角点检测方法 | |
| US12086569B2 (en) | Method and device for quantum division operation with precision | |
| Ramírez | Simple and Linear Fast Adder of Multiple Inputs and Its Implementation in a Compute-In-Memory Architecture | |
| KR102658003B1 (ko) | 효율성이 향상된 양자 가산기 및 가산 방법 | |
| Yuan et al. | Improved quantum image weighted average filtering algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |