CN112216333B - 芯片测试方法及装置 - Google Patents

Abstract

本申请适用于半导体芯片技术领域，提供了芯片测试方法，该芯片测试方法包括：对待测半导体芯片中的每个存储单元写第一数据；分别对每个存储单元执行N次读取操作，得到第一结果，N为大于或者等于3的正整数；根据第一结果确定待测半导体芯片是否为存在故障的芯片。通过上述方法，能够有效、准确检测出存在故障的半导体芯片。

Description

芯片测试方法及装置

技术领域

本申请属于半导体芯片技术领域，尤其涉及芯片测试方法及装置。

背景技术

半导体芯片的发明是二十世纪的一项创举，它开创了信息时代的先河。若要推动半导体行业进步，通常是从缩小半导体工艺尺寸的角度出发。

随着半导体工艺尺寸的不断缩小，半导体芯片存在故障的概率越来越大，故障类型也在不断地增加，进而使得测试时间和测试成本都在急剧增长，但现有的测试方法仍难以有效、准确检测出存在故障的半导体芯片。

发明内容

本申请实施例提供了芯片测试方法及装置，可以解决以下问题：现有的测试方法难以有效、准确检测出存在故障的半导体芯片。

第一方面，本申请实施例提供了一种芯片测试方法，该芯片测试方法，包括：

对待测半导体芯片中的每个存储单元写第一数据；

分别对所述每个存储单元执行N次读取操作，得到第一结果，所述N为大于或者等于3的正整数；

根据所述第一结果确定所述待测半导体芯片是否为存在故障的芯片。

第二方面，本申请实施例提供了一种芯片测试装置，该芯片测试装置应用于第一终端，该芯片测试装置，包括：

第一写单元，用于对待测半导体芯片中的每个存储单元写第一数据；

第一读单元，用于分别对所述每个存储单元执行N次读取操作，得到第一结果，所述N为大于或者等于3的正整数；

第一确定单元，用于根据所述第一结果确定所述待测半导体芯片是否为存在故障的芯片。

第三方面，本申请实施例提供了一种终端设备，包括：存储器、处理器以及存储在该存储器中并可在该处理器上运行的计算机程序，该处理器执行该计算机程序时实现如该芯片测试方法的步骤。

第四方面，本申请实施例提供了一种计算机可读存储介质，包括：该计算机可读存储介质存储有计算机程序，该计算机程序被处理器执行时实现如该芯片测试方法的步骤。

第五方面，本申请实施例提供了一种计算机程序产品，当计算机程序产品在终端设备上运行时，使得终端设备执行上述第一方面中任一项该芯片测试方法的步骤。

可以理解的是，上述第二方面至第五方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。

本申请实施例与现有技术相比存在的有益效果是：在对待测半导体芯片中的每个存储单元写第一数据之后，再分别对每个存储单元执行N次读取操作。其中，N为大于或者等于3的正整数，也即分别对每个存储单元执行多次读取操作，由于多次读取操作可能会使得待测半导体芯片中的存储单元内的电荷数量变少，而电荷数量的减少可能会导致已写入存储单元的第一数据丢失，若第一数据丢失，则说明该待测半导体芯片的体质偏弱(weakbit)，若该待测半导体芯片的体质偏弱，则该待测半导体芯片为存在故障的芯片，因此，本申请实施例中，分别对每个存储单元执行多次读取操作，得到第一结果，根据该第一结果能够较为有效、准确地确定该待测半导体芯片是否为存在故障的芯片，即本申请实施例能够有效、准确检测出存在故障的半导体芯片。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。

图1是本申请一实施例提供的第一种芯片测试方法的流程示意图；

图2是本申请一实施例提供的第一种存储单元的示意图；

图3是本申请一实施例提供的第二种芯片测试方法的流程示意图；

图4是本申请一实施例提供的第三种芯片测试方法的流程示意图；

图5是本申请一实施例提供的第二种存储单元的示意图；

图6是本申请实施例提供的一种芯片测试装置的结构示意图；

图7是本申请实施例提供的终端设备的结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。

另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

实施例一：

图1示出了本申请实施例提供的第一种芯片测试方法的流程示意图，详述如下：

其中，该芯片测试方法可应用于终端设备。

在本申请实施例中，第一数据可为0或者1，若第一数据为0，则对应地，第二数据为1；若第一数据为1，则对应地，第二数据为0。

待测半导体芯片包括多个存储块(Bank)，每个Bank中包括E行G列存储单元，其中，E为每个Bank中所包含的存储单元的行数，G为每个Bank中所包含的存储单元的列数。

作为示例而非限定的是，假设待测半导体芯片包括8个Bank，每个Bank中包含E行G列存储单元，其中，E为1024，G为32768，即每个Bank包含1024*32768个存储单元。假设待测半导体芯片中第一个Bank为Bank A，Bank A可如图2所示。

步骤S101，对待测半导体芯片中的每个存储单元写第一数据。

作为示例而非限定的是，假设第一数据为1，对应地，步骤S101可具体为：分别对待测半导体芯片中的每个存储单元写一次1。

步骤S102，分别对每个存储单元执行N次读取操作，得到第一结果，N为大于或者等于3的正整数。

具体地，若成功对待测半导体芯片中的每个存储单元写入第一数据，则分别对每个存储单元执行N次读取操作，得到第一结果。若每次读取操作读取到的数据都为第一数据，则该第一结果用于指示每次读取操作读取到的数据都为第一数据，若不是每次读取操作都能读取到第一数据，则该第一结果用于指示不是每次读取操作都能读取到第一数据。当读取操作没有读取到第一数据时，可表示读取操作出现以下情况：读取操作没有读取到任何数据的情况。

在一些实施例中，该终端设备具备有显示屏幕，为了便于用户设置N，因此，在步骤S102之前，包括：在显示屏幕上显示第一设置界面，接收用户在第一设置界面上设置的第一设置指令，根据第一设置指令设置N，其中，该第一设置界面可包括：N对应的输入框或者N对应的选择项，用户可通过该第一设置界面设置N。

其中，该第一设置指令携带N，且用于指示终端设备设置N。

作为示例而非限定的是，N可为12。

步骤S103，根据该第一结果确定该待测半导体芯片是否为存在故障的芯片。

具体地，若该第一结果指示不是每次读取操作都能读取到第一数据，则确定该待测半导体芯片是存在故障的芯片。

分别对每个存储单元执行N次读取操作(N为大于或者等于3的正整数)，相当于对每个存储单元进行多次刺激，多次刺激可能会导致存储单元内的电荷数量变少，进而导致存储单元内的第一数据的丢失。若第一数据容易丢失，则说明该待测半导体芯片的数据保持性能较差，该数据保持性能为：存储单元保持已写入的数据的性能。为了方便描述，可将数据保持性能较差的待测半导体芯片作为存在数据保持障碍的待测半导体芯片，该数据保持障碍可为：存储单元保持已写入的数据的时间较短。对应地，该步骤S103可具体为：若该第一结果指示每次读取操作读取到的数据都为第一数据，则确定该待测半导体芯片不是存在数据保持故障的芯片；若该第一结果指示不是每次读取操作都能读取到第一数据，则确定该待测半导体芯片是存在数据保持故障的芯片。

本申请实施例中，在对待测半导体芯片中的每个存储单元写第一数据之后，再分别对每个存储单元执行N次读取操作。其中，N为大于或者等于3的正整数，也即分别对每个存储单元执行多次读取操作，由于多次读取操作可能会使得待测半导体芯片中的存储单元内的电荷数量变少，而电荷数量的减少可能会导致已写入存储单元的第一数据丢失，若第一数据丢失，则说明该待测半导体芯片的体质偏弱，若该待测半导体芯片的体质偏弱，则该待测半导体芯片为存在故障的芯片，因此，本申请实施例中，分别对每个存储单元执行多次读取操作，得到第一结果，根据该第一结果能够较为有效、准确地确定该待测半导体芯片是否为存在故障的芯片，即本申请实施例能够有效、准确检测出存在故障的半导体芯片。

实施例二：

图3示出了本申请实施例提供的第二种芯片测试方法的示意图，本实施例的步骤S303分别与实施例一的步骤S102相同，此处不再赘述：

步骤S301，对待测半导体芯片中的每个存储单元写第二数据，得到第二结果。

具体地，若成功对待测半导体芯片中的每个存储单元写入第一数据，则分别对每个存储单元执行N次读取操作，得到第一结果。若每次读取操作读取到的数据都为第一数据，则该第一结果用于指示每次读取操作读取到的数据都为第一数据，若不是每次读取操作都能读取到第一数据，则该第一结果用于指示不是每次读取操作都能读取到第一数据。

具体地，分别对待测半导体芯片中的每个存储单元写一次第二数据，得到第二结果。若能成功对每个存储单元写入第二数据，则第二结果用于指示已对每个存储单元写入第二数据；若不能成功对每个存储单元写入第二数据，则第二结果用于指示没有在每个存储单元写入第二数据。

可选地，待测半导体芯片中预存有多个存储单元地址，步骤S301包括：分别对每个存储单元地址执行步骤c：

步骤c、寻找存储单元地址对应的存储单元，若存储单元地址与寻找到的存储单元一一对应，则对寻找到的存储单元写第二数据。

分别对每个存储单元地址执行步骤c，相当于遍历每个存储单元地址。在遍历每个存储单元地址的过程中，若每个存储单元地址都有与其一一对应的存储单元，则可确定该待测半导体芯片为不存在寻址故障(Adress Decoder Faults，AF)的芯片；若不能找到与每个存储单元地址分别一一对应的存储单元(例如，单个存储单元地址对应多个存储单元、多个存储单元地址对应单个存储单元、单个存储单元地址没有与之对应的存储单元等)，则确定该待测半导体芯片为存在寻址故障的芯片，也即，确定该待测半导体芯片为存在故障的芯片。

在一些实施例中，若不能找到与每个存储单元地址分别一一对应的存储单元，则确定该待测半导体芯片为存在寻址故障的芯片。其中，寻址故障可能会导致写数据故障。该写数据故障为：不能将数据写入待测半导体芯片中所有存储单元的故障。

在一些实施例中，在步骤S301之后，包括：若该第二结果指示没有在每个存储单元写入第二数据，则确定该待测半导体芯片为存在故障的芯片。

具体地，若该第二结果指示没有在每个存储单元写入第二数据，则确定待测半导体芯片为存在写数据故障的芯片。

步骤S302，若该第二结果指示已对每个存储单元写入该第二数据，则对该待测半导体芯片中的每个存储单元写第一数据。

作为示例而非限定的是，假设该第二数据为0，第一数据为1，若第二结果指示已对每个存储单元写入0，则说明该待测半导体芯片不是存在写数据故障的芯片，对待测半导体芯片中的每个存储单元写1。

步骤S303，分别对每个存储单元执行N次读取操作，得到第一结果，N为大于或者等于3的正整数。

可选地，在步骤S303之前，包括：分别对每个存储单元执行一次读取操作，得到第三结果；对应地，步骤S303，包括：若第三结果指示每次读取操作读取到的数据都为第一数据，则分别对每个存储单元执行N次读取操作。

具体地，若在步骤S302中能成功对待测半导体芯片中的每个存储单元写入第一数据，则分别对每个存储单元执行一次读取操作，得到第三结果，其中，该第三结果可用于指示每次读取操作读取到的数据都为第一数据，或者，用于指示不是每次读取操作都能读取到第一数据。当读取操作没有读取到第一数据时，表示读取操作出现以下情况：读取操作没有读取到任何数据。

其中，若第三结果指示不是每次读取操作都能读取到第一数据，即不能正确地读取到待测半导体芯片中每个存储单元中的第一数据，则可确定该待测半导体芯片为存在数据读取故障的芯片，也即确定该待测半导体芯片为存在故障的芯片；若第三结果指示每次读取操作读取到的数据都为第一数据，即能正确地读取到待测半导体芯片中每个存储单元中的第一数据，则确定该待测半导体芯片为不存在数据读取故障的芯片。

在步骤S303之前，分别对每个存储单元执行一次读取操作，得到第三结果，根据第三结果能够确定待测半导体芯片是否存在数据读取障碍。若该第三结果指示每次读取操作读取到的数据都为第一数据，则可确定待测半导体芯片不存在数据读取障碍。在确定待测半导体芯片不存在数据读取故障之后，再分别对每个存储单元执行N次读取操作，得到第一结果。如此，便可有效地避免第一结果受到数据读取故障的影响。

步骤S304，根据第一结果确定待测半导体芯片是否为存在故障的芯片。

具体地，若该第一结果指示每次读取操作读取到的数据都为第一数据，则确定该待测半导体芯片不是存在数据保持故障的芯片；若该第一结果指示不是每次读取操作都能读取到第一数据，则确定该待测半导体芯片是存在数据保持故障的芯片。

本申请实施例中，对待测半导体芯片中的每个存储单元写第二数据，得到第二结果，若第二结果指示已对每个存储单元写入第二数据，则表示待测半导体芯片不存在写数据故障，在确定待测半导体芯片不存在写数据故障之后，再对待测半导体芯片中的每个存储单元写第一数据，以及分别对每个存储单元执行多次读取操作，得到第一结果，若第一结果指示不是每次读取操作都能读取到第一数据，且该第一结果不是由写数据故障所导致的，则可准确地确定该第一结果是由数据保持故障导致的，即可准确地确定该待测半导体芯片是存在数据保持故障的芯片，即本申请实施例能够有效、准确检测出存在故障的半导体芯片。

实施例三：

图4示出了本申请实施例提供的第三种芯片测试方法的示意图，本实施例的步骤S401、步骤S402分别与实施例一的步骤S101、步骤S102相同，此处不再赘述：

步骤S401，对待测半导体芯片中的每个存储单元写第一数据；

步骤S402，分别对每个存储单元执行N次读取操作，得到第一结果，N为大于或者等于3的正整数；

步骤S403，若第一结果指示每次读取操作读取到的数据都为第一数据，则对每个存储单元写第二数据，得到第四结果。

具体地，若第一结果指示每次读取操作读取到的数据都为第一数据，则对每个存储单元写第二数据，若能成功对每个存储单元写入第二数据，则该第四结果用于指示已对每个存储单元写入第二数据；若不能成功对每个存储单元写入第二数据，则该第四结果用于指示没有在每个存储单元写入第二数据。

在一些实施例中，若该第四结果指示没有对每个存储单元都写入第二数据，则确定该待测半导体芯片为存在故障的芯片，具体地，确定该待测半导体芯片为存在写数据故障的芯片。

在一些实施例中，若该第四结果指示已对每个存储单元写入第二数据，则说明在多次读取操作后，该待测半导体芯片不存在写数据障碍。

步骤S404，若第四结果指示已对每个存储单元写入第二数据，则分别对每个存储单元写Q次第一数据，Q为大于或者等于3的正整数。

作为示例而非限定的是，假设Q为12，对应地，步骤S404具体为：若第四结果指示已对每个存储单元写入第二数据，则分别对每个存储单元写12次第一数据。

在一些实施例中，该终端设备具备有显示屏幕，为了便于用户设置Q，因此，在步骤S404之前，包括：在显示屏幕上显示第二设置界面，接收用户在第二设置界面上设置的第二设置指令，根据第二设置指令设置Q，其中，该第二设置界面可包括：Q对应的输入框或Q对应的选择项，用户可通过该第一设置界面设置Q。

其中，第二设置指令携带Q，且用于指示终端设备设置Q。

步骤S405，对每个存储单元执行读取操作，得到第五结果。

具体地，对每个存储单元执行一次读取操作，得到第五结果。

具体地，对每个存储单元执行读取操作，得到第五结果，若每次读取操作读取到的数据都为第一数据，则该第五结果用于指示每次读取操作读取到的数据都为第一数据，若不是每次读取操作都能读取到第一数据，则该第五结果用于指示不是每次读取操作都能读取到第一数据。

步骤S406，根据第五结果确定待测半导体芯片是否为存在故障的芯片。

具体地，若该第五结果指示每次读取操作读取到的数据都为第一数据，则确定该待测半导体芯片不是存在数据保持故障的芯片；若该第五结果指示：不是每次读取操作都能读取到第一数据，则确定该待测半导体芯片为存在数据保持故障的芯片。

可选地，每个存储单元分别对应一个存储单元地址，其中，最小的存储单元地址为首地址，对应地，分别对每个存储单元写Q次第一数据，包括：对首地址对应的存储单元写Q次第一数据；分别对每个非首地址对应的存储单元执行以下步骤a，步骤a为：对非首地址对应的存储单元执行读取操作，得到第六结果，再对非首地址对应的存储单元写Q次第一数据；对应地，步骤S406，包括：根据第五结果和第六结果确定待测半导体芯片是否为存在故障的芯片。

其中，存储单元地址是待测半导体芯片中存储单元的编号。作为示例而非限定的是，每个存储单元地址都为十六进制数，例如，如图5所示，假设待测半导体芯片中第一个Bank为Bank A，Bank A左上角的第一个存储单元对应的存储单元地址最小，即Bank A左上角的第一个存储单元为首地址对应的存储单元。

其中，第六结果用于指示读取操作读取到的数据为第一数据，或者，用于指示读取操作读取到的数据为第二数据。另外，步骤S406中的故障包括：数据保持故障或/和耦合故障(Coupling Faults，CF)，对应地，步骤S406包括：根据第六结果确定待测半导体芯片是否为存在耦合故障的芯片，以及根据第五结果确定待测半导体芯片是否为存在数据保持故障的芯片。

其中，耦合故障的形成原因可为：存储单元与存储单元之间存在短路或/和耦合的电路，耦合故障可具体表现为：一个存储单元的状态改变会引起另一个存储单元的状态改变。

其中，根据第六结果确定待测半导体芯片是否为存在耦合故障的芯片具体包括：若每次执行步骤a后所得到的第六结果都指示读取操作读取到的数据为第二数据，则确定该待测半导体芯片不是存在耦合故障的芯片；若有第六结果指示读取操作读取到的数据为第一数据，则确定该待测半导体芯片为存在耦合故障的芯片。

为了便于描述，将在第六结果对应的当前存储单元之前、且与第六结果对应的当前存储单元相邻的存储单元记为第六结果对应的上一个存储单元，例如，假设第六结果对应的当前存储单元为：存储单元地址为0002的存储单元，在存储单元地址为0002的存储单元之前、且与存储单元地址为0002的存储单元相邻的存储单元为存储单元地址为0001的存储单元，对应地，将存储单元地址为0001的存储单元记为第六结果对应的上一个存储单元。若第六结果指示读取操作读取到的数据为第二数据，则说明对第六结果对应的上一个存储单元多次写Q次第一数据之后，第六结果对应的上一个存储单元的状态没有影响到第六结果对应的当前存储单元。若所有的第六结果都指示读取操作读取到的数据为第二数据，则可根据第六结果较为准确地确定该待测半导体芯片不是存在耦合故障的芯片；若有第六结果指示读取操作读取到的数据为第一数据，则可较为准确地确定该待测半导体芯片为存在耦合故障的芯片。

可选地，采用第一顺序执行在根据第五结果确定待测半导体芯片是否为存在故障的芯片之前的、所有对每个存储单元的写数据的步骤和读取操作的步骤，第一顺序用于指示：对每个存储单元的写数据的步骤和读取操作的步骤均按照存储单元地址从小到大的顺序执行，第一顺序的逆顺序为第二顺序，第二顺序用于指示：对每个存储单元的写数据的步骤和读取操作的步骤均按照存储单元地址从大到小的顺序执行，对应地，步骤S406，包括：

步骤b1、若第五结果指示每次读取操作读取到的数据都为第一数据，则根据第二顺序对待测半导体芯片中的每个存储单元写第二数据，得到第六结果。

步骤b2、若第六结果指示已对每个存储单元写入第二数据，则根据第二顺序对待测半导体芯片中的每个存储单元写第一数据。

步骤b3、根据第二顺序分别对每个存储单元执行N次读取操作，得到第七结果。

步骤b4、根据第七结果确定待测半导体芯片是否为存在故障的芯片。

其中，执行在根据第五结果确定待测半导体芯片是否为存在故障的芯片之前的、所有对每个存储单元的写数据的步骤可包括以下步骤：上述的对待测半导体芯片中的每个存储单元写第一数据、上述的分别对每个存储单元写Q次第一数据、上述的分别对待测半导体芯片中的每个存储单元写一次第二数据以及上述的分别对每个存储单元写Q次第一数据；执行在根据第五结果确定待测半导体芯片是否为存在故障的芯片之前的、所有对每个存储单元的读取操作的步骤可包括以下步骤：上述的分别对所述每个存储单元执行N次读取操作，以及上述的对所述每个存储单元执行读取操作。

其中，第六结果可用于指示已对每个存储单元写入第二数据，或者用于指示没有在每个存储单元写入第二数据。第七结果可用于指示每次读取操作读取到的数据都为第一数据，或者用于指示不是每次读取操作都能读取到第一数据。

该步骤b4具体包括：若第七结果指示每次读取操作读取到的数据都为第一数据，则确定该待测半导体芯片不是存在数据保持故障的芯片；若第七结果指示不是每次读取操作都能读取到第一数据，则确定该待测半导体芯片是存在数据保持故障的芯片。

读取操作的步骤以及写数据的步骤都可能会导致待测半导体芯片中的存储单元内的电荷数量变少(电荷数量变少俗称为“漏电”)。采用第一顺序执行在根据第五结果确定待测半导体芯片是否为存在故障的芯片之前的、所有对每个存储单元的写数据的步骤和读取操作的步骤，可用于确定待测半导体芯片的正向漏电情况，后续步骤b1至b4，可用于确定待测半导体芯片的反向漏电情况，从而，能够更加全面地确定待测半导体芯片的数据保持性能，即能更加全面、准确地确定待测半导体芯片是否为存在数据保持故障的芯片。

举例说明正向漏电情况和反向漏电情况。假设待测半导体芯片的存储单元由电容构成，对应地，正向漏电情况为电容的正极漏电情况，反向漏电情况为电容的负极漏电情况。

本申请实施例中，分别对每个存储单元写多次第一数据，相当于对每个存储单元进行多次刺激，在多次刺激之后，对每个存储单元执行读取操作，得到第五结果，若第五结果指示不是每次读取操作都能读取到第一数据，则说明：有些存储单元不能保持已写入的第一数据或/且有些存储单元保持已写入的第一数据的时间较短，由此可说明该待测半导体芯片的体质偏弱(weak bit)，若该待测半导体芯片的体质偏弱，则该待测半导体芯片为存在故障的芯片。即，本申请实施例中，分别对每个存储单元写多次第一数据，然后对每个存储单元执行读取操作，得到第五结果，根据该第五结果能够较为有效、准确地确定该待测半导体芯片是否为存在故障的芯片，即本申请实施例能够有效、准确检测出存在故障的半导体芯片。

实施例四：

与上述实施例一对应，图6示出了本申请实施例提供的一种芯片测试装置的结构示意图，该芯片测试装置，包括：第一写单元601、第一读单元601以及第一确定单元603。

其中，该芯片测试装置可应用于终端设备。

第一写单元601，用于对待测半导体芯片中的每个存储单元写第一数据。

该芯片测试装置还包括：第二写单元。

第二写单元用于：在第一写单元601对待测半导体芯片中的每个存储单元写第一数据之前，对待测半导体芯片中的每个存储单元写第二数据，得到第二结果，对应地，第一写单元601在对待测半导体芯片中的每个存储单元写第一数据时，具体用于：若第二结果指示已对每个存储单元写入第二数据，则对待测半导体芯片中的每个存储单元写第一数据。

该芯片测试装置还包括：第二确定单元。

第二确定单元用于：在第二写单元对待测半导体芯片中的每个存储单元写第二数据，得到第二结果之后，若第二结果指示没有在每个存储单元写入第二数据，则确定待测半导体芯片为存在故障的芯片。

第一读单元602用于：分别对每个存储单元执行N次读取操作，得到第一结果，N为大于或者等于3的正整数。

可选地，该终端设备具备有显示屏幕，为了便于用户设置N，因此，该芯片测试装置还包括：第一设置单元。

第一设置单元用于：在第一读单元602分别对每个存储单元执行N次读取操作之前，在显示屏幕上显示第一设置界面，接收用户在第一设置界面上设置的第一设置指令，根据第一设置指令设置N，其中，该第一设置界面可包括：N对应的输入框或者N对应的选择项，用户可通过该第一设置界面设置N。

该芯片测试装置还包括：第二读单元。

第二读单元用于：在第一读单元602分别对每个存储单元执行N次读取操作，得到第一结果之前，分别对每个存储单元执行一次读取操作，得到第三结果，对应地，第一读单元602在分别对每个存储单元执行N次读取操作，得到第一结果时，具体用于：若第三结果指示每次读取操作读取到的数据都为第一数据，则分别对每个存储单元执行N次读取操作，得到第一结果。

第一确定单元603，根据第一结果确定待测半导体芯片是否为存在故障的芯片。

第一确定单元603可具体用于：若第一结果指示每次读取操作读取到的数据都为第一数据，则对每个存储单元写第二数据，得到第四结果；若第四结果指示已对每个存储单元写入第二数据，则分别对每个存储单元写Q次第一数据，Q为大于或者等于3的正整数；对每个存储单元执行读取操作，得到第五结果；根据第五结果确定待测半导体芯片是否为存在故障的芯片。

可选地，每个存储单元分别对应一个存储单元地址，其中，最小的存储单元地址为首地址，对应地，第一确定单元603在分别对每个存储单元写Q次第一数据时，具体用于：对首地址对应的存储单元写Q次第一数据；分别对每个非首地址对应的存储单元执行以下步骤a：对非首地址对应的存储单元执行读取操作，得到第六结果，再对非首地址对应的存储单元写Q次第一数据；对应地，上述的根据第五结果确定待测半导体芯片是否为存在故障的芯片，包括：根据第五结果和第六结果确定待测半导体芯片是否为存在故障的芯片。

在一些实施例中，该终端设备具备有显示屏幕，为了便于用户设置Q，因此，该芯片测试装置还包括：第二设置单元。

第二设置单元用于：在第一确定单元603执行上述的若第四结果指示已对每个存储单元写入第二数据，则分别对每个存储单元写Q次第一数据之前，在显示屏幕上显示第二设置界面，接收用户在第二设置界面上设置的第二设置指令，根据第二设置指令设置Q，其中，该第二设置界面可包括：Q对应的输入框或Q对应的选择项，用户可通过该第一设置界面设置Q。

本申请实施例中，在对待测半导体芯片中的每个存储单元写第一数据之后，再分别对每个存储单元执行N次读取操作。其中，N为大于或者等于3的正整数，也即分别对每个存储单元执行多次读取操作，由于多次读取操作可能会使得待测半导体芯片中的存储单元内的电荷数量变少，而电荷数量的减少可能会导致已写入存储单元的第一数据丢失，若第一数据丢失，则说明该待测半导体芯片的体质偏弱，若该待测半导体芯片的体质偏弱，则该待测半导体芯片为存在故障的芯片，因此，本申请实施例中，分别对每个存储单元执行多次读取操作，得到第一结果，根据该第一结果能够较为有效、准确地确定该待测半导体芯片是否为存在故障的芯片，即本申请实施例能够有效、准确检测出存在故障的半导体芯片。

实施例五：

图7为本申请一实施例提供的芯片测试终端设备的结构示意图。如图7所示，该实施例的芯片测试终端设备7包括：至少一个处理器70(图7中仅示出一个)处理器、存储器71以及存储在该存储器71中并可在该至少一个处理器70上运行的计算机程序72，该处理器70执行该计算机程序72时实现上述任意各个芯片测试方法实施例中的步骤。

该芯片测试终端设备7可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。该芯片测试终端设备可包括，但不仅限于，处理器70、存储器71。本领域技术人员可以理解，图7仅仅是芯片测试终端设备7的举例，并不构成对芯片测试终端设备7的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如还可以包括输入输出设备、网络接入设备等。

所称处理器70可以是中央处理单元(Central Processing Unit，CPU)，该处理器70还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

该存储器71在一些实施例中可以是该芯片测试终端设备7的内部存储单元，例如芯片测试终端设备7的硬盘或内存。该存储器71在另一些实施例中也可以是该芯片测试终端设备7的外部存储设备，例如该芯片测试终端设备7上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，该存储器71还可以既包括该芯片测试终端设备7的内部存储单元也包括外部存储设备。该存储器71用于存储操作系统、应用程序、引导装载程序(BootLoader)、数据以及其他程序等，例如该计算机程序的程序代码等。该存储器71还可以用于暂时地存储已经输出或者将要输出的数据。

需要说明的是，上述单元之间的信息交互、执行过程等内容，由于与本申请方法实施例基于同一构思，其具体功能及带来的技术效果，具体可参见方法实施例部分，此处不再赘述。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将该装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机程序，该计算机程序被处理器执行时实现可实现上述各个方法实施例中的步骤。

本申请实施例提供了一种计算机程序产品，当计算机程序产品在移动终端上运行时，使得移动终端执行时实现可实现上述各个方法实施例中的步骤。

该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，该的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，该计算机程序包括计算机程序代码，该计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。该计算机可读介质至少可以包括：能够将计算机程序代码携带到拍照终端设备的任何实体或装置、记录介质、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质。例如U盘、移动硬盘、磁碟或者光盘等。在某些司法管辖区，根据立法和专利实践，计算机可读介质不可以是电载波信号和电信信号。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的网络设备和方法，可以通过其它的方式实现。例如，以上所描述的网络设备实施例仅仅是示意性的，例如，该模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。

该作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

以上该实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (8)

1.一种半导体芯片测试方法，其特征在于，包括：

对待测半导体芯片中的每个存储单元写第一数据；

分别对所述每个存储单元执行N次读取操作，得到第一结果，所述N为大于或者等于3的正整数；

根据所述第一结果确定所述待测半导体芯片是否为存在故障的芯片；

在所述对待测半导体芯片中的每个存储单元写第一数据之前，包括：

对待测半导体芯片中的每个存储单元写第二数据，得到第二结果；若能成功对每个存储单元写入第二数据，则第二结果用于指示已对每个存储单元写入第二数据；若不能成功对每个存储单元写入第二数据，则第二结果用于指示没有在每个存储单元写入第二数据；

对应地，所述对待测半导体芯片中的每个存储单元写第一数据，包括：

若所述第二结果指示已对所述每个存储单元写入所述第二数据，则对所述待测半导体芯片中的每个存储单元写第一数据；

在所述对待测半导体芯片中的每个存储单元写第二数据，得到第二结果之后，包括：

若所述第二结果指示没有在所述每个存储单元写入第二数据，则确定所述待测半导体芯片为存在故障的芯片。

2.如权利要求1所述的芯片测试方法，其特征在于，在所述分别对所述每个存储单元执行N次读取操作之前，包括：

分别对所述每个存储单元执行一次读取操作，得到第三结果；

对应地，所述分别对所述每个存储单元执行N次读取操作，包括：

若所述第三结果指示每次读取操作读取到的数据都为第一数据，则分别对所述每个存储单元执行N次读取操作。

3.如权利要求1所述的芯片测试方法，其特征在于，所述根据所述第一结果确定所述待测半导体芯片是否为存在故障的芯片，包括：

若所述第一结果指示每次读取操作读取到的数据都为第一数据，则对所述每个存储单元写第二数据，得到第四结果；

若所述第四结果指示已对所述每个存储单元写入所述第二数据，则分别对所述每个存储单元写Q次第一数据，所述Q为大于或者等于3的正整数；

对所述每个存储单元执行读取操作，得到第五结果；

根据所述第五结果确定所述待测半导体芯片是否为存在故障的芯片。

4.如权利要求3所述的芯片测试方法，其特征在于，每个存储单元分别对应一个存储单元地址，其中，最小的存储单元地址为首地址，对应地，所述分别对所述每个存储单元写Q次第一数据，包括：

对所述首地址对应的存储单元写Q次第一数据；

分别对每个非所述首地址对应的存储单元执行以下步骤a：

步骤a：对所述非所述首地址对应的存储单元执行读取操作，得到第六结果，再对所述非所述首地址对应的存储单元写Q次第一数据；

对应地，所述根据所述第五结果确定所述待测半导体芯片是否为存在故障的芯片，包括：

根据所述第五结果和所述第六结果确定所述待测半导体芯片是否为存在故障的芯片。

5.如权利要求3所述的芯片测试方法，其特征在于，采用第一顺序执行在所述根据第五结果确定所述待测半导体芯片是否为存在故障的芯片之前的、所有对所述每个存储单元的写数据的步骤和读取操作的步骤，所述第一顺序用于指示：对所述每个存储单元的写数据的步骤和读取操作的步骤均按照存储单元地址从小到大的顺序执行，第一顺序的逆顺序为第二顺序，所述第二顺序用于指示：对所述每个存储单元的写数据的步骤和读取操作的步骤均按照存储单元地址从大到小的顺序执行，对应地，所述根据第五结果确定所述待测半导体芯片是否为存在故障的芯片，包括：

若所述第五结果指示每次读取操作读取到的数据都为第一数据，则根据第二顺序对所述待测半导体芯片中的每个存储单元写第二数据，得到第六结果；

若所述第六结果指示已对所述每个存储单元写入所述第二数据，则根据所述第二顺序对所述待测半导体芯片中的每个存储单元写第一数据；

根据所述第二顺序分别对所述每个存储单元执行N次读取操作，得到第七结果；

根据所述第七结果确定所述待测半导体芯片是否为存在故障的芯片。

6.一种芯片测试装置，其特征在于，包括：

第一写单元，用于对待测半导体芯片中的每个存储单元写第一数据；

第一读单元，用于分别对所述每个存储单元执行N次读取操作，得到第一结果，所述N为大于或者等于3的正整数；

第一确定单元，用于根据所述第一结果确定所述待测半导体芯片是否为存在故障的芯片；

芯片测试装置还包括：

第二写单元用于：

在第一写单元对待测半导体芯片中的每个存储单元写第一数据之前，对待测半导体芯片中的每个存储单元写第二数据，得到第二结果，若能成功对每个存储单元写入第二数据，则第二结果用于指示已对每个存储单元写入第二数据；若不能成功对每个存储单元写入第二数据，则第二结果用于指示没有在每个存储单元写入第二数据；

对应地，第一写单元在对待测半导体芯片中的每个存储单元写第一数据时，具体用于：

若第二结果指示已对每个存储单元写入第二数据，则对待测半导体芯片中的每个存储单元写第一数据；

第二确定单元用于：

在第二写单元对待测半导体芯片中的每个存储单元写第二数据，得到第二结果之后，若第二结果指示没有在每个存储单元写入第二数据，则确定待测半导体芯片为存在故障的芯片。

7.一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至5任一项所述方法的步骤。

8.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述方法的步骤。