[go: up one dir, main page]

CN112204731B - 接合半导体器件和散热安装座的银铟瞬态液相方法及有银铟瞬态液相接合接头的半导体结构 - Google Patents

接合半导体器件和散热安装座的银铟瞬态液相方法及有银铟瞬态液相接合接头的半导体结构 Download PDF

Info

Publication number
CN112204731B
CN112204731B CN201980002092.8A CN201980002092A CN112204731B CN 112204731 B CN112204731 B CN 112204731B CN 201980002092 A CN201980002092 A CN 201980002092A CN 112204731 B CN112204731 B CN 112204731B
Authority
CN
China
Prior art keywords
layer
bonding
liquid phase
transient liquid
intermetallic compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980002092.8A
Other languages
English (en)
Other versions
CN112204731A (zh
Inventor
霍永隽
李金忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Letterman Usa Inc
Original Assignee
Letterman Usa Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Letterman Usa Inc filed Critical Letterman Usa Inc
Publication of CN112204731A publication Critical patent/CN112204731A/zh
Application granted granted Critical
Publication of CN112204731B publication Critical patent/CN112204731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供一种接合半导体器件和散热安装座的银‑铟瞬态液相方法，以及具有银‑铟瞬态液相接合接头的半导体结构。利用形成在半导体器件和散热安装座之间的超薄银‑铟瞬态液相接合接头，可以最小化其热阻以实现高热导率。因此，可以充分实现散热安装座的散热能力，从而使得高功率电子器件和光电子器件达到其最佳性能。

Description

接合半导体器件和散热安装座的银铟瞬态液相方法及有银铟 瞬态液相接合接头的半导体结构
相关申请的交叉引用
无
技术领域
本发明涉及接合方法和接合结构系统，并且更具体地，涉及接合半导体器件和散热安装座的银-铟瞬态液相方法，以及具有银-铟瞬态液相接合接头的半导体结构。
背景技术
当制造高功率半导体器件时，经常需要设计和构建热管理结构以充分消散内部生成的热，从而确保高功率器件的连续正常运行。通常，高功率半导体器件的功能和性能被这种热管理结构的提供/可用性/有效性所限制和决定。常见的热管理策略是采用高热导率材料作为高功率半导体器件的散热安装座。在所有已知存在的块体材料中，金刚石具有最高的热导率值(～2000W/mK)。所以，金刚石频繁地被选择作为用于高功率电子、光电与光电子领域的高端产品中的散热安装座的材料。由于市场中化学气相沉积(CVD)生长的多晶金刚石的单价已经变得足够低，因此可以认为基于金刚石的散热安装座对于产业消费者产品是经济上可接受的。
然而，应用基于金刚石的散热安装座的真正挑战是如何在高功率半导体器件和金刚石之间互连或形成可靠的接合接头。下面内容给出了用于散热应用的良好的接合接头的一般设计要求。
首先，接合接头材料必须具备合理的高热导率，并且接合接头的厚度必须足够薄，从而确保高功率半导体器件和金刚石之间的整体热阻可以被优化至最小值。
第二，接合接头必须是机械稳健且牢固的，并且是热稳定和化学稳定的，以支持在后续的制造工艺期间，或在升高的温度环境中器件的正常工作期间，器件到安装座组装的集成结构的稳定性。为了保证其长期可靠性，在持续暴露于工作温度之后或在多次热循环之后，接合接头应该维持其热学、机械、电学性质并具有合理的抗疲劳性。通常认为，发展出具有合适的接头材料的接合方法，以适用于半导体高功率器件和基于金刚石的散热安装座互连，是具有较大技术难度的，其原因如下给出。
具体地来讲，众所周知金刚石是最硬的材料之一，并且可以在接合工艺期间被认为是的绝对的刚性体。因此，如果在接合工艺期间所施加的接合力太大，那么功能性半导体器件可能容易被集中的应力所影响从而产生破裂。
此外，金刚石的热膨胀系数(CTE)仅为1ppm/℃，该热膨胀系数小于大多数常用的半导体材料，例如硅(Si)：2.7ppm/℃，砷化镓(GaAs)：5.9ppm/℃，氮化镓(GaN)：5.6ppm/℃，磷化铟(InP)：4.6ppm/℃，碳化硅(SiC)：4.7ppm/℃。因此，在从接合温度到室温的冷却过程期间，会累积来自在半导体器件和金刚石散热安装座之间的CTE失配的热诱发应力/应变。在集成的异质结构中，这种CTE失配诱发的应力/应变通常是比较棘手的，会导致诸如功能性半导体器件中的产生微裂纹、界面分层、残余应力/应变诱发的故障等问题。因此，在半导体器件和基于金刚石的散热安装座之间的异质集成中，很需要具有较小接合压力和较低接合温度的接合工艺。
在传统技术领域，诸如纯锡(Sn)、富锡焊料、锡-铅(Sn-Pb)、纯铟(In)、富In焊料和铟-锡(In-Sn)等的软焊料已被用于半导体接合。然而，软焊料的屈服强度通常太低，使得接合层倾向于塑性变形以释放所累积的应力。然而，塑性变形的机制使得软焊料面临热疲劳和蠕变断裂问题，从而引发长期可靠性问题。因此，在长期可靠性更为重要的高端产品中，产业优选使用硬焊料。最常用的硬焊料来自于富金共晶族。诸如金-锡(Au-Sn)、金-锗(Au-Ge)和金-硅(Au-Si)等的富金共晶接合技术已被发展并应用于半导体器件到基于金刚石的散热安装座之间的异质集成。在产业应用中经过几十年的发展和优化之后，在连接半导体器件到金刚石安装座的应用中，富金共晶接合技术已被证明为长期可靠的工程解决方案。
金-锡共晶接合(Au 80at.％和Sn 20at.％)被认为是上述方法中最为流行的方法。该接合技术具有280℃的共晶点，并且根据文献记载，可靠的接合工艺必须在加热阶段期间，以非常快的升温速率加热至320℃处才能实现。然而，320℃的接合温度被认为是相对较高的温度水平，该温度水平可能导致严重的CTE失配及其相关的问题。并且，该温度水平所产生热扩散历史会导致功能性半导体器件中的原始成分和纳米结构产生不良的退化效应。此外，已有文献提出，在原Au-Sn共晶接合接头结构中，引入纯金的应力缓冲层的修改设计。该设计将有助于减轻CTE失配诱发的应力/应变问题，但是代价是在散热结构中增加了更多的整体热阻。金的极高的原材料成本(>1250USD/oz.)是发展其替代的接合解决方案的另一主要的驱动力。该替代的接合解决方案应不是来自富金共晶族的，但是具有相似的或甚至更好的性能。
银-铟(Ag-In)系统的瞬态液相(TLP)接合技术为半导体产业发展提供了可替代的接合技术解决方案，是具有产业应用前景的候选技术之一。具体地来讲，国际市场中银的原材料单价(～15USD/oz.)和铟的原材料单价(～5USD/oz.)均远低于金。TLP接合的核心思想是在相对较低的接合温度中形成可以承受较高工作温度的接合接头。Ag-In接头的夹心层状接合结构是高度优选的，以提供更好的界面强度和避免长期的铟迁移问题。然而，由于Ag-In系统中的扩散行为快速且难以控制的事实，因此实现缩小的接合接头厚度的目标是非常有挑战性的。
更具体地，先前已记载，夹心接合结构中的铟层厚度必须高于5μm，以便在相对低的接合温度中实现完全接合的和可靠的富Ag接头。所以，先前产品的整体接合接头厚度不得不厚于30μm，而对于高功率半导体散热应用该厚度则被认为太厚。
发明内容
因而，本发明的目的是发展缩小Ag-In接合接头厚度的方法，以便满足高功率半导体散热应用所提出的所有要求。
为了实现上面提到的目的，根据本发明的第一方面，提供一种接合半导体器件和散热安装座的Ag-In瞬态液相(TLP)方法。Ag-In TLP方法包括在半导体器件的底侧形成第一接合结构，包括：在半导体器件的底部上形成第一Ag TLP接合层；在散热安装座的顶侧形成第二接合结构，包括：在散热安装座的顶部上形成具有第二AgTLP接合层的多层结构，在Ag TLP接合层的顶部上形成中间瞬态AgIn2 IMC(金属间化合物(intermetallicscompound))层，在中间瞬态AgIn2 IMC层的顶部上形成In TLP接合层，以及在In TLP接合层的顶部上形成抗氧化AgIn2 IMC覆盖层；对第一接合结构和第二接合结构执行Ag-In接合工艺，从而将第一接合结构和第二接合结构转化成接合接头，该接合接头包括具有与半导体器件接触的第一Ag-In固溶体层、与散热安装座接触的第二Ag-In固溶体层以及被第一Ag-In固溶体层和第二Ag-In固溶体层夹在中间的Ag2In IMC层的夹心接合结构，使得接合接头连接半导体器件和散热安装座，并且Ag2In IMC层的厚度大于第一Ag-In固溶体层的厚度以及Ag2In IMC层的厚度大于第二Ag-In固溶体层的厚度。
此外，根据本发明的第二方面，半导体结构包括半导体器件；散热安装座；连接半导体器件和散热安装座的接合接头，其中接合接头包括夹心接合结构，并且夹心接合结构包括：与半导体器件接触的第一Ag-In固溶体层；与散热安装座接触的第二Ag-In固溶体层；被第一Ag-In固溶体层和第二Ag-In固溶体层夹在中间的Ag2In IMC(金属间化合物)层，其中Ag2In IMC层的厚度大于第一Ag-In固溶体层的厚度以及Ag2In IMC层的厚度大于第二Ag-In固溶体层的厚度。
从下文给出的详细描述，本发明的进一步适用范围将变得清楚。然而，应当理解的是，详细描述和具体示例虽然指出了发明的优选实施例，但是仅以示例的方式给出，因为从这种详细描述中，在发明的精神和范围内的各种改变和修改对本领域技术人员将变得清楚。
附图说明
从仅以说明性的方式给出并且因而不对本发明限制的附图和下文给出的详细描述中，本发明将被更全面地理解，并且其中：
图1图示了根据本发明的实施例的半导体器件/晶圆上的金属化层的横截面视图；
图2图示了根据本发明的实施例的散热安装座上的金属化层的横截面视图；
图3图示了根据本发明的实施例的在PVD(物理气相沉积)沉积之后的散热安装座上的金属化层的实际物理微观结构的横截面视图；
图4图示了根据本发明的实施例的Ag-In TLP接合前配置的横截面视图；
图5图示了根据本发明实施例的在Ag-In TLP接合工艺期间的所施加的接合温度和压力廓形。
图6图示了Ag-In二元相图；以及
图7图示了根据本发明实施例的半导体器件和散热安装座之间的Ag-In TLP接合接头的横截面视图。
具体实施方式
现在将参考附图详细描述本发明，其中相同的标号将用于在若干视图中指示相同或相似的元件。应当注意的是，应当在标号朝向的方向中观察图。
在本申请中，说明了银-铟(Ag-In)瞬态液相(TLP)接合方法的实施例和在接合工艺之前具体设计的接合结构以及最终的富Ag接合接头的各种出众性质。考虑基本的热力学和动力学原理，更好地理解Ag-In系统中的扩散自然行为，并且在接合前和在TLP接合工艺期间用一系列精心设计的工艺精确地控制Ag-In系统中的扩散过程。因此，在本发明中已完善地研发出一种生产超薄(≤3μm)冶金富Ag接合接头的新型Ag-In TLP接合方法。本发明所述Ag-In TLP接合方法本质上是无焊剂、低温和低压接合方法。因此，本发明所述方法十分适用于半导体器件和基于金刚石的散热安装座之间的异质集成。
在以下说明性的实施例中，以功能性砷化镓(GaAs)半导体器件和金刚石散热安装座作为实例，以描述被接合在一起的两个接合部分。然而，本发明所述Ag-In TLP接合方法也可以应用于其它半导体器件和其它散热安装座。
如上文所述，众所周知金刚石是最硬的材料之一，并且可以在接合工艺期间被认为是的绝对刚性体。因此，如果在接合工艺期间所施加的接合力太大，那么功能性半导体器件可能容易被集中的应力所影响从而破裂。
另一方面，选择GaAs半导体器件是因为其众所周知的脆性和易碎性，使得在各种半导体中它是实现与金刚石的接合的最难情况之一。GaAs半导体器件也常用于制造高功率半导体器件。
图1图示了半导体晶圆/器件或单个半导体芯片1，例如，在说明性的实施例中是GaAs晶圆/器件，该半导体晶圆/器件或单个半导体芯片1是由半导体前道制造工艺中所得良品，其底侧为镜面状的加工表面。在实施例中，在半导体晶片/器件1的底侧的金属化层包括粘附层/扩散阻挡层2、粘附/CTE(热膨胀系数)失配诱发应力补偿层3，以及高熔点(Tm)TLP接合层4。
粘附层/扩散阻挡层2用作半导体和后面的接合层之间的冶金互连，并且也避免在后续工艺期间在半导体和接合层之间发生相互扩散。在实施例中，粘附层/扩散阻挡层2可以选自可以与要互连的具体半导体和后面的接合层形成共价键，但是具有非常有限的互扩散速率的材料。并且，优先选择具备与要接合的具体半导体相似的CTE值的金属化材料。在说明性的实施例中，铬(Cr)或钛(Ti)可以优选地被用在用于GaAs半导体晶圆/器件的粘附层/扩散阻挡层2的制造中。
此外，在说明性的实施例中，粘附/CTE失配诱发应力补偿层3被包括在接合层结构中，以便确保粘附层/扩散阻挡层2和高熔点(Tm)TLP接合层4之间的良好的长期界面强度。原则上，在粘附/CTE失配诱发应力补偿层3中使用的材料的CTE值是适中的，该粘附/CTE失配诱发应力补偿层3中使用的材料的CTE值应当在粘附层/扩散阻挡层2的CTE值和高熔点(Tm)TLP接合层4的CTE值之间。在实施例中，金(Au)、铂(Pt)和镍(Ni)是可以用作这种中间CTE诱发应力补偿层3的适合的候选。层2和层3的优选组合可以选自Cr-Au、Cr-Pt、Ti-Au、Ti-Pt、Ti-Ni等。在接合金属化层的实施例中，粘附层/扩散阻挡层2具有30nm的厚度，并且粘附/CTE失配诱发应力补偿层3具有50nm的厚度。然而，应当注意的是，接合金属化层的厚度可以与这些值不同，只要它们满足相似的目的即可。
在说明性的实施例中，优选使用银(Ag)作为Ag-In TLP接合层4中的高Tm材料。在接合金属化层的优选实施例中，高Tm TLP接合层4的银具有1000nm的厚度。已知初始接合表面的光滑度对接合接头的最终质量是关键的。所以，优选地使用例如电子束蒸发、等离子体溅射、磁控溅射等物理气相沉积(PVD)方法来制造接合结构，以确保良好的表面光滑度。在实施例中，如图1中所示，在一个不间断的真空循环下通过PVD方法制造GaAs侧上的接合结构。如通过原子力显微镜(AFM)测量所证实的，如果高Tm TLP接合层4的沉积态表面粗糙度具有50nm或更小的均方根(RMS)值，那么它对于后面的接合目的将是非常有利的。
值得注意的是，如果使用如上面所提到的PVD方法，那么1000nm厚的银层将被认为是相对比较厚的。因此，需要特别地设计PVD沉积速率和廓形，以便避免与银的热迁移现象相关联的银沉积层起泡问题。在垂直方向上银沉积层起泡可以生长到数百纳米，以及在横向方向上银沉积层起泡可以生长到几微米，并且之后那些银沉积层起泡将导致不利的接合结果。增强每个沉积层之间的界面强度并降低热迁移流动性是解决银沉积层起泡问题的关键因素。更具体地，在实施例中，在膜生长开始阶段的较慢的沉积速率(<0.05nm/s)和在沉积工艺期间降低衬底温度将有助于完全地抑制银起泡问题。具体地来讲，应将银层PVD沉积工艺划分成若干分立的工艺步骤，并将允许PVD沉积工艺的衬底在每一个PVD工艺步骤之间的间歇时，自然冷却至少10mins。这将有助于缓和衬底温度并且降低银PVD膜中所保持的累积的热应力和能量，从而完全地消除银沉积层起泡问题。
在上述PVD工艺之后，可以将GaAs晶圆/器件或其它类型的半导体晶圆进一步分片切割成单独的有TLP接合结构11的GaAs半导体芯片，如图1中所示。
图2图示了在散热安装座5的顶侧上的TLP接合层和金属化层的设计。在说明性的实施例中，该散热安装座5是CVD生长的金刚石。散热安装座5上的金属化层12包括粘附层/扩散阻挡层2'、粘附/CTE失配诱发应力补偿层3'、高熔点TLP接合层6、低熔点TLP接合层7以及抗氧化覆盖层8。
在金属化前，应对CVD生长的金刚石5的表面进行精细抛光准备工艺。CVD生长的金刚石5或其它类型的散热安装座的初始表面光滑度和清洁度对于金属化层的最终质量和后面的接合结果是十分重要的。更具体地，有50nm RMS值或更小的表面粗糙度的镜面状加工的CVD生长的金刚石5应当满足此要求，该金刚石5可在市场中从不同的CVD生长的金刚石的制造商处购得。同时，可以应用常见的有机溶剂以清洁并去除，从制造商处所购CVD生长的金刚石上的诸如油脂、灰尘颗粒等的微小污染物。在装载入PVD沉积腔之前，可以应用氩气(Ar)等离子体溅射清洁作为最后的清洁步骤，以便去除残留在CVD生长的金刚石表面上的任何可能的有机分子单层，从而确保金刚石与粘附层之间良好的界面强度。在CVD生长的金刚石5上或在一般的其它类型的散热安装座上的粘附层/扩散阻挡层2'和粘附/CTE失配诱发应力补偿层3'的制造中，也可以使用相似的金属化层设计和沉积方法。
在Ag-In TLP接合层设计的优选实施例中，高Tm TLP接合层6由银(Ag)制成，以及低Tm TLP接合层7由铟(In)制成。在实施例中，高Tm TLP接合层6具有1000nm的厚度，以及低Tm TLP接合层7的厚度优选地在从750nm至1400nm的范围，对应于最终接头的期望形成的相和组成成分。
在暴露于外界环境之后，铟会被很容易地氧化。因此，这样会在顶部表面上形成连续的氧化铟层。氧化铟是具有高度热稳定性和化学稳定性的化合物，并且氧化铟的存在不利于最终接合接头的整体质量。因此，根据实施例，在低Tm TLP接合层7的顶部上的抗氧化覆盖层8被包括在Ag-In TLP接合层设计中。任何贵金属都可以用作这种覆盖层以避免铟的氧化。但是，在说明性的实施例中，银是用于Ag-In TLP接合层中覆盖层设计的最有利的选择，从而避免在接合接头界面处的所有可能的不利三元相或其它类型的析出相的形成。
如果覆盖层太薄，那么它不能完全避免并解决氧化问题。如果覆盖层太厚，那么它将不利于TLP接合工艺，导致潜在的不完全接合的结果。在说明性的实施例中，可以优选地使用约20nm的厚度的银层作为抗氧化覆盖层8。通过避免氧化的发生，便不需要使用焊剂来去除氧化物，使得可以避免与所有焊剂残留相关的可靠性问题。因此，当前的Ag-In TLP接合方法在本质上是无焊剂接合方法。
可以用上面所提到的PVD方法在一个不间断的真空循环下制造CVD生长的金刚石上或散热安装座5上的金属化层和TLP接合层结构。然而，在另一实施例中，也可以选择首先在一个真空循环下制造层2'、层3'和层6，并且然后在制造层7和层8之前对散热安装座5及其上沉积层进行退火工艺处理。此退火工艺过程可以增强金属化层与CVD生长的金刚石或散热安装座5之间的界面强度。在此退火工艺过程期间，高Tm TLP接合层6的微结构演化和晶粒尺寸增大将有益于后续的TLP接合工艺。相似的退火工艺过程也可以应用于具有TLP接合结构11的GaAs芯片。在实施例中，在250℃至400℃的温度范围内，可以选取适当温度进行退火工艺处理几个小时，以满足上述目的。
低Tm TLP接合层7(即说明性的实施例中的铟层)的PVD工艺对于Ag-In TLP接合工艺的最终成功是非常关键的，将在下文进行阐述。
具体地来讲，在较高的温度环境中，两种金属之间发生相互扩散和固态反应的现象是比较常见的。在该环境下，物质之间的互扩散速率是足够大的，并且环境可以提供足够的热能以克服固态反应的能量势垒。通常，金属间化合物(IMC)为互扩散和固态反应所形成的产物。Ag-In系统在互扩散和固态反应方面展现出非常特殊的热力学和动力学性质。已知在较低的温度环境下，或甚至在室温环境下，银和铟之间便可以进行固态反应。在PVD工艺期间，金属蒸气原子或分子通常被赋能，例如，在热蒸发方法中含热能或在溅射方法中含动能。对于大多数金属系统，较慢的沉积速率的PVD工艺，将制备出具有较强的粘附性、较光滑的表面、较致密的微结构，从而具有较好的整体质量的金属薄膜。然而，这种一般规律不适用于Ag-In系统。在PVD工艺期间，原位互扩散和随后的固态反应将发生在先前制备的高TmTLP接合层6和正在进行沉积的低Tm TLP接合层7之间。在低Tm TLP接合层7的PVD工艺的早期阶段，高Tm TLP接合层6也可能可以直接与刚刚被吸附的铟蒸气原子或分子反应。如图3中所示，在原金属PVD膜界面(即，高Tm TLP接合层6和低Tm TLP接合层7的界面)处初始的低TmTLP接合层7和初始的高Tm TLP接合层6的一部分将转化成附加的IMC层。可以通过X射线衍射(XRD)方法识别到这个附加层的相为AgIn2 IMC(相)，并且该附加层被指定称为中间瞬态AgIn2 IMC层9。因此，有必要控制这个中间瞬态AgIn2 IMC层9的生长动力学，以便获得有利的TLP接合结果。
在AgIn2 IMC的形成的早期阶段，银原子以相对快的速率经由间隙扩散机制扩散到铟膜中，而铟原子以相对慢的速率经由置换扩散机制扩散到银膜中。因此，在原始界面处的AgIn2的初始形核和生成是在动力学上有利的，并朝向铟层一侧进行生长。在低Tm TLP接合层7的PVD工艺期间，发现如果使用相对慢的沉积速率(<0.1nm/s)，那么将导致在接合层的顶部表面上形成小丘形貌微观结构。表面具有小丘形貌微观结构的表面粗糙度的RMS值可以高达几微米。这种小丘微结构对于Ag-In TLP接合工艺的最终成功是非常不利的，会导致不完全接合或未接合的实验结果。促成小丘形貌微观结构的形成的主要因素可以是在PVD工艺期间持续暴露于赋能的铟蒸气原子或分子，以及之后快速的Ag-In相互扩散、从而伴随的固态反应以及晶粒迁移和团聚。通过XRD实验测量证实，如果以相对慢的沉积速率(<0.1nm/s)沉积，那么由于在PVD工艺期间的过量的原位相互扩散和固态反应，大部分铟将已经被转化成AgIn2 IMC。
因此，在PVD工艺的优选的实施例中，应使用相对高的沉积速率来制造低Tm TLP接合层7。在实施例中，沉积速率曲线被设计为类似正弦函数的形状，该沉积速率以20s作为的正弦函数的周期，在4nm/s至5nm/s的速率范围内往复波动。可以通过石英晶体微量天平(QCM)和以负反馈系统提供精确控制的比例-积分-微分(PID)控制器来监控沉积速率。通过使用有较高沉积速率的这种正弦速率曲线，可以在很大程度上从动力学上抑制小丘形貌微观的形成，并且可以显著地改善接合层的表面光滑度，该表面光滑度具有小于50nm的RMS值。因此，较高的铟沉积速率(在实施例中从4nm/s至5nm/s的范围)的使用效用将有益于所制备的PVD接合层的质量结果。
在抗氧化覆盖层8的PVD制备之后，由于上述Ag-In系统中的相互扩散和固态反应，预期银覆盖薄层将与下面的铟层完全反应，从而转化成抗氧化AgIn2 IMC覆盖层10。在说明性的实施例中，抗氧化AgIn2 IMC覆盖层10应当约为原始抗氧化覆盖层8的三倍厚。在XRD实验测量中证实，抗氧化AgIn2 IMC覆盖层10将不会在外界环境下被氧化，并且可以防止铟层被进一步氧化。因此，如图3中所示，已完全地披露了在PVD沉积之后散热安装座5上的金属化层和TLP接合层12'的实际物理微观结构。
在实施例中，在接合工艺前，应将具有TLP接合层12'制成的接合结构的散热安装座5放置在相对低的温度(<-20℃)下存储，以便长期保持最佳的TLP接合层性质。
如下将描述详细的TLP接合工艺，以便在具有TLP接合层11的例如GaAs芯片的半导体芯片1和具有TLP接合层12'的例如CVD生长的金刚石的散热安装座5之间，制作具有可靠的冶金接头的互连。
具体地来讲，在Ag-In TLP接合前配置的优选实施例中，如图4中所示，具有TLP接合层12'的CVD生长的金刚石5首先置于有合理的表面平整度的接合台处。之后，将具有TLP接合层11的GaAs芯片1放置在CVD生长的金刚石5的中心位置上，其中TLP接合层11面朝下。因此，在GaAs芯片1和CVD生长的金刚石散热安装座5之间建立对称的夹心Ag-In TLP接合层配置。
在接合工艺前或是在接合工艺期间，用接合工具在GaAs芯片1和CVD生长的金刚石5之间施加静态接合压力，以便确保在接合界面处的原子级的紧密接触。应当优化所施加的接合压力的大小，以便实现有利的接合结果。如果所施加的接合压力太高，那么将在GaAs芯片1内引起裂纹的生成。如果所施加的接合压力太低，那么将导致位于原始接合界面处的有一些间隙或空隙的不完全接合结果。在说明性的实施例中，在从100psi(0.69MPa)至300psi(2.07MPa)范围内的接合压力将会产生优选的接合效果，而对于GaAs到金刚石的Ag-In TLP接合工艺，约200psi(1.38MPa)的接合压力将会产生最好的接合效果。使用这种水平的接合压力大小，此Ag-In TLP接合工艺应当被认为是低压接合工艺。
此外，需要重点确保在GaAs芯片1上所施加的接合压力的均匀分布。接合压力分布中的不均匀性是不利的接合结果的产生原因。不均匀的接合压力分布会引发诸如半接合、仅边缘接合或仅角落接合等不利的接合结果。经过特殊设计，具有自校准摆动机制的接合工具可以提供一定的工程公差允许范围，以克服这种接合压力分布不均匀的问题。通常，接合压力分布不均匀的问题，主要是由接合台或接合工具的表面处的非理想的平坦度条件所引起的。
对接合结构的温度梯度和导热路径的认知理解是与整个TLP接合过程高度相关的。如下详细阐述关于接合配置的热结构的详细考虑。
具体地来讲，在TLP接合工艺期间，分别从GaAs芯片侧和CVD生长的金刚石侧到低Tm TLP接合层7的中心的结构中，希望具有对称的温度廓形和梯度。由于局部温度与诸如互扩散、熔化和相变的物理行为是高度相关的，因此具有从两侧同步的加热廓形是有利于接合工艺的。因此，经由对称的夹心Ag-In TLP接合层结构，如图4中所描绘的箭头，从接合结构的两侧施加热是高度优选的，以便实现对称的温度廓形和梯度。如果仅从一侧施加热，那么另一侧将充当热沉，并且不可避免地产生高度不对称的温度廓形和梯度，该高度不对称的温度廓形和梯度将导致不利的接合结果。
对于非对称的夹心Ag-In TLP接合层结构，也有可能利用精心计算所得的加热曲线来实现几乎对称的温度廓形。然而，通过从接合结构的两侧施加一致的加热曲线，用对称的夹心Ag-In TLP接合层结构实现这种几乎对称的温度廓形是简单得多的。
图5图示了在Ag-In TLP接合工艺期间所施加的接合温度廓形和压力廓形的优选实施例，该实施例工艺效果良好。如图5中所描绘的，整个Ag-In TLP接合工艺可以被划分成四个不同的阶段，并且如下将详细阐述每个阶段中的实际物理TLP接合机制。
首先，阶段I是加热升温阶段，并且加热升温速率是温度廓形中最重要的参数之一。在说明性实施例中的Ag-In TLP接合不要求非常快的升温斜率(～100K/s)，而传统的Au-Sn共晶接合则通常需要。已证明在说明性的实施例中，以中等的加热升温斜率(从1K/s到20K/s的范围)便可以实现有利的接合结果。
更具体地，在阶段I的最开始，低Tm TLP接合层7中的铟将首先经历与GaAs芯片侧上的高Tm TLP接合层4和CVD生长的金刚石侧上的高Tm TLP接合层6的固态相互扩散和反应。固态相互扩散和反应的早期阶段必须通过中间瞬态IMC层9和抗氧化IMC覆盖层10进行，导致中间瞬态IMC层9和抗氧化IMC覆盖层10的进一步生长。因此，原始的和进一步生长的中间瞬态IMC层9和抗氧化IMC覆盖层10将充当自限制互扩散阻挡层，以避免低Tm TLP接合层7消耗太快或扩散太快，从而在后续的TLP接合阶段中保持足够的铟以生成足够的液相。
根据如图6中所示的Ag-In二元相图，纯铟在156.6℃熔化。因此，当接合温度上升到160℃时，将生成大量的液相。已通过实验证实液态铟在AgIn2 IMC的表面上的润湿性是足够好的。Ag-In TLP接合工艺的液-固互扩散和反应便从此时开始。在此时生成足够的液相对于TLP接合工艺的成功是非常关键的。经由所施加的接合压力，液相的流动为接合材料提供了流动性，以克服接合层表面的原始粗糙度，从而完全消除原始接合界面处的不利的空隙和间隙。空隙和间隙将导致热结构中增加额外的热阻，而这部分额外增加的热阻对于高功率电子器件和高功率光电子器件的整体性能是高度不利的。已通过实验证实可以实现在整个Ag-In接头上的100％的真正接合区域，并证实该实验是具有高度可重复性的。
如图6中所示，经由包晶分解反应，中间瞬态IMC层9和抗氧化AgIn2 IMC覆盖层10中的AgIn2 IMC将在166℃转化成液相铟和固态Ag2In IMC(γ相)。与通过熔化的铟层生成的液相不同，经由包晶分解反应生成的液相在量上将少得多。此外，它将与包晶微结构中的固态Ag2In IMC混合在一起。因此，仅通过包晶分解反应生成的液相不能在整个接头区域上形成连续的浸润层，也不能提供足够的材料流动性。换句话说，如果低Tm TLP接合层7的铟在熔化之前已经被大量地消耗，那么将导致不利的接合结果。然而，有一定原始厚度的中间瞬态IMC层9中的AgIn2 IMC的存在可以提供互扩散自限制机制，从而避免过量互扩散现象发生。已知铟优先通过沿银晶界扩散机制进行扩散，其扩散速率比通过沿晶格互扩散路径要快得多。在没有具有足够厚度的自限制互扩散阻挡层的情况下，液态铟与银的直接接触，由于沿银晶界扩散机制的互扩散过快，将导致过量互扩散现象发生。过量互扩散现象的发生将导致接合接头的微观结构多孔化，该多孔化微观结构通常不利于热阻的最小化和所接合的半导体器件在较高温度下的长期可靠性。因此，在确定的接合接头的名义厚度后，中间瞬态IMC层9中的接合前AgIn2 IMC和低Tm TLP接合层7中的剩余铟之间的体积比是需要被优化的重要参数之一，以便获得最有利的Ag-In TLP接合结果。
在实施例中，中间瞬态AgIn2 IMC层9中的接合前AgIn2 IMC与低Tm TLP接合层中的剩余铟的体积比，即，(AgIn2:In)vol，被设计在1:3至1:1的范围中，以便实现有利的Ag-InTLP接合结果。在将样品存储在较低温度(<-20℃)的环境中之前，可以简单地通过时效工艺来控制这个体积比值。因此，可以形成所需的一定厚度的AgIn2 IMC，同时在Ag-In TLP接合层结构中保留足够的铟层。上面所提到的体积比和在TLP接合阶段I处的加热升温速率的优化组合，将非常有助于获得具有优质接头质量的接合结果。
阶段II是Ag-In TLP接合工艺的固-液互扩散阶段。在阶段II，接合温度达到180℃，该接合温度是Ag-In TLP接合工艺的峰值温度。Ag-In TLP接合工艺的峰值温度远低于传统的Au-Sn共晶接合方法的峰值温度(320℃)。因此，称Ag-In TLP接合为低温接合方法。并且，与使用传统的Au-Sn共晶接合方法中的情况相比，所有的热诱发问题应当会从根本上得到充分地缓解。
在阶段II，低Tm TLP接合层7中的液相铟，经由瞬态包晶层分别向上和向下与高TmTLP接合层4和高Tm TLP接合层6继续相互扩散和反应。随着相互扩散和反应的进行，银在瞬态中间层，即低Tm TLP接合层7和瞬态包晶层，中的原子浓度将持续提高。因此，瞬态中间层的熔点将不断提高。在保持恒定温度的状态下(在实施例中该恒定温度在180℃至205℃温度范围之间)，瞬态中间层便可以开始发生固化。同时，在阶段II期间，中间瞬态AgIn2 IMC层9和抗氧化AgIn2 IMC覆盖层10中的AgIn2 IMC已完全转化成铟的液相和固态Ag2In IMC的γ相。从中间瞬态AgIn2 IMC层9和抗氧化AgIn2 IMC覆盖层10中的包晶分解反应所生成的液相铟，也将参与到与高Tm TLP接合层4和高Tm TLP接合层6的相互扩散和反应中。最终，瞬态中间层中的所有液相将在保持恒定的温度的状态下被完全固化。这样，GaAs芯片1和CVD生长的金刚石5之间的初始接合接头便在此时形成。选取适当的恒定温度保持时间(在实施例中约为10分钟)将足以促进固-液相互扩散和反应充分进行，直到完全完成固化工艺过程，即，直到没有包晶分解反应可以在保持恒定温度的状态下进行。
阶段III是Ag-In TLP接合工艺的均质化阶段。在阶段II结束时，中间层应当会被完全固化，但是尚未完全均质化。在Ag-In TLP接合工艺的阶段III期间，接合工艺温度以冷却降温速率逐渐降低，在实施例中该降温速率在0.02K/s至1K/s范围之间，但是仍然保持在相对较高的接合接头的同源温度(Th)(Th>0.4)。因此，在阶段III可以提供的足够的热能，使得固态互扩散和反应依然可以继续进行，直到彻底完成均质化过程。在阶段III，材料会发生再结晶过程，使得来自TLP接合层两侧的增大的晶粒可以完全融合在一起。在此时初始的接合界面将消失，而这正是可靠的冶金接头形成的重要标志。
如图7的实施例中所示，用特定的Ag-In TLP接合层设计，可以在阶段III结束时，实现以Ag2In IMC作为最终组成成分的Ag-In TLP接合接头。在完全均质化之后，预期最终的Ag-In TLP接合接头为夹心接合结构，其中包括均质的Ag2In IMC层13、在散热安装座侧的中间Ag-In固溶体层14以及在半导体器件侧的中间Ag-In固溶体层15。最终的Ag-In接头的主要部分可以被设计为由均质的Ag2In IMC层13组成。具体地来讲，Ag2In IMC层13的厚度大于Ag-In固溶体层14的厚度，并且同时大于第二Ag-In固溶体层15的厚度。已知Ag2In IMC到金属化层2或层3的界面强度不高，但是可以牢固地粘附至中间Ag-In固溶体层。同时，已知中间Ag-In固溶体层可以良好地粘附到金属化层2或层3。由此考虑，在接合工艺之前，Ag-In的接合层结构可以经过设计，以达到在完全均质化之后在每个界面处分别保留中间Ag-In固溶体层14、15的效果。这样的效果只能在使用夹心Ag-In TLP接合层结构时才得以实现。
如图7中所示，Ag2In IMC层13通过Ag-In固溶体层15与第一金属化层2和3完全分离，并且通过Ag-In固溶体层14与金属化层2'和3'完全分离。
此外，散热安装座5的尺寸通常大于半导体芯片1的尺寸，并且散热安装座侧上的非接合区域16在接合工艺期间已经历了回流过程。因此，非接合区域16已转化成Ag2In IMC和AgIn2 IMC的复合材料。如图7中所示，非接合区域16与Ag2In IMC层13的横向侧壁和Ag-In固溶体层14的顶部表面接触。
阶段IV是Ag-In TLP接合工艺的热应力弛豫阶段。由于GaAs芯片1和CVD生长的金刚石5之间的CTE失配，在接合工艺的冷却阶段期间将诱发热应力。为了释放热应力的目的，在这个阶段中希望可以利用较慢冷却速率(在实施例中<0.01K/s)进行冷却。在接合工艺完成之后，利用约100℃的低温退火工艺也可以帮助进一步释放残余热应力。已利用实验方法证明，在Ag-In TLP接合工艺的阶段IV之后，或者在接合后低温退火工艺之后，可以获得无热诱发残余应力的半导体器件。
已利用实验方法证明Ag-In TLP接合工艺可以在普通大气环境下成功进行。然而，在中低水平真空环境(～50mTorr)下进行Ag-In TLP接合工艺，以抑制在Ag-In TLP接合工艺期间潜在的铟氧化问题,可得到更好的工艺效果。利用诸如氢气或甲酸气体等常见的保护性气体，以在Ag-In TLP接合工艺期间提供还原环境,亦可达到实现良好的接合接头质量的工艺效果。
综上所述，利用上述工艺方法可以在GaAs芯片和CVD生长的金刚石散热安装座之间形成均匀、均质、无孔且无残余应力的Ag-In超薄(≤3μm)冶金接头，而不引发GaAs芯片中产生任何破裂。针对高功率电子器件和光电子器件，其接合接头的厚度被认为是优化其散热性能的关键技术参数。与通过传统方法制成的接头(>30μm)相比，用超薄接合接头可以最小化热阻，以实现高导热性能。因此，使用超薄接合接头可以充分展现CVD生长的金刚石的散热能力，使得高功率电子和光电子器件的性能得到进一步的优化。
基于Ag-In接合接头所拥有的众多优异材料性质，下面内容将详细阐述本发明所述Ag-In TLP接合方法的优点。
如图7中所示，在优选实施例中，Ag-In TLP接合接头主要包括Ag2In IMC(γ相)13。具体地来讲，Ag2In IMC层13的厚度大于Ag-In固溶体层14的厚度，并且同时大于第二Ag-In固溶体层15的厚度。因此，最终接头的机械、热学和化学性质类似于γ相Ag2In IMC的材料性质。根据图6中所示的Ag-In二元相图，γ相Ag2In IMC将通过固态相变过程在300℃转化成ζ相Ag2In IMC。随着温度的升高，ζ相Ag2In IMC在高达600℃仍将完全保持在固态形式中。虽然Ag-In TLP接合接头是在相对较低的接合温度形成的，例如在实施例中180℃，但是Ag2In IMC形式的接合接头的标准工作温度应当至少高于300℃，该标准工作温度满足高功率和高温电子器件和光电子器件的最基本的要求。通过比较高功率器件的实际运转工作性能，具有Ag2In IMC的接合接头的导热率比用传统的Au-Sn共晶方法的接合接头的导热率效果更好。因此，预计Ag2In IMC形式的接合接头具有相对较高的热导率，对于高功率器件的应用领域是高度有利的。
Ag2In IMC接合接头的高温稳定性也是十分优异的。Ag2In IMC接合接头可以承受高温存储测试和热循环测试，而不会产生明显的热退化现象。因此，在高温工作环境下，Ag2In IMC接合接头及其制造方法被认为是确保高功率器件正常运转工作的优异的候选技术。
Ag2In IMC接合接头还具有出众的化学稳定性。在升高的温度下，Ag2In IMC接合接头可以承受在空气中的长时间退火过程，而不产生出任何氧化问题或退化现象。在化学蚀刻实验中，层13-16中的材料可以在高氧化性的化学溶液(例如，HNO3、H2O2)下承受长时间的蚀刻工艺。这展现出Ag2In IMC接合接头良好的抗氧化性质。已知纯银可以容易地被诸如硫蒸气、硫化氢(H2S)、二氧化硫(SO2)和硫化羰等含硫腐蚀气体所腐蚀。腐蚀产物硫化银(Ag2S)不利于含银电子设备的长期可靠性和使用寿命。这样的现象被称作银的锈蚀问题。最近的研究工作发现，当银与铟合金化时，由于其合金金属价带的结构改变，从而使Ag2InIMC展现出完全的抗锈蚀性质。
当使用银基材料作为高电压使用环境下的互连材料时，电化学迁移(ECM)是另一被高度关注的可靠性问题。在高电场的驱动作用下，纯银倾向于形成树枝状晶或晶须，从而引起在长期使用中的潜在的短路失效故障。最近的研究工作已发现Ag2In IMC亦展现出完全的抗电化学迁移性质，在标准水滴测试(WDT)中展现了零泄漏电流的实验效果。因此，Ag2In IMC接合接头完全避免了锈蚀和电化学迁移的主要潜在问题，从而以其出众的化学稳定性确保了器件的长期可靠性。
接合接头材料的机械强度决定所接合的半导体器件的机械稳定性。通常，金属间化合物在拉应力作用下通常自然表征为脆性，所以在压应力下的机械韧性会被用于评估其机械强度。在标准微压痕测试中，在压应力状态下，Ag2In IMC展现出的一定程度的延展性，并且在最大力载荷(1000gf)下都不会产生任何裂纹。而大多数常见的IMC(例如，Cu6Sn5)将在轻得多的测试压力条件下破裂。因此，Ag2In IMC展现出高机械韧性，对于接合接头的机械稳定性是高度有利的。另一方面，Ag2In IMC拥有类似于通常的硬焊料的机械性质，这意味着在长期使用中它不会存在蠕变或疲劳失效问题。
鉴于以上观点，本发明完全公开了所阐述的Ag-In TLP接合方法，以用来生产超薄冶金接头的技术细节。与传统的富金接合方法相比，所阐述的Ag-In TLP接合方法将大大降低的原材料成本，预计为高功率半导体器件提供经济实用的芯片贴装方法与散热解决方案。这种方法允许在相对低的温度下实现连接而不使用任何助焊剂。因此，除了用作传统的芯片到芯片接合方法之外，它也可以用作晶圆级(芯片到晶圆或晶圆到晶圆)接合方法，以增加在大规模生产中的良品量和生产效率。对于产业应用，本发明所阐述的Ag-In TLP接合方法可以被用于制造各种高功率电子器件和高功率光电子器件，诸如高功率激光二极管(LD)、高功率发光二极管(LED)、垂直扩展腔面表面发射激光器(VECSEL)、高功率金属氧化物半导体场效应晶体管(MOSFET)等，其中器件接头所决定的散热能力在很大程度上决定了上述器件的整体性能。
如此描述了本发明内容，显然可以以许多方式对本发明内容进行变体。不应将这些变化视为脱离本发明的精神和范围，并且旨在将对于本领域技术人员而明显的所有这类修改包括在后面的权利要求的范围内。

Claims (38)

1.一种接合半导体器件和散热安装座的Ag-In瞬态液相方法，包括：
在半导体器件的底侧形成第一接合结构，包括：
在半导体器件的底部上形成第一Ag瞬态液相接合层；
在散热安装座的顶侧形成第二接合结构，包括：
在散热安装座的顶部上形成具有第二Ag瞬态液相接合层的多层结构，所述多层结构包括在第二Ag瞬态液相接合层的顶部上的中间瞬态AgIn2金属间化合物层、在中间瞬态AgIn2金属间化合物层的顶部上的In瞬态液相接合层、以及在In瞬态液相接合层的顶部上的抗氧化AgIn2金属间化合物覆盖层；
在第一接合结构和第二接合结构上执行Ag-In接合工艺，从而将第一接合结构和第二接合结构转化成接合接头，所述接合接头包括具有与所述半导体器件接触的第一Ag-In固溶体层、与所述散热安装座接触的第二Ag-In固溶体层以及被所述第一Ag-In固溶体层和所述第二Ag-In固溶体层夹在中间的Ag2In金属间化合物层的夹心接合结构，使得所述接合接头连接所述半导体器件和所述散热安装座，并且Ag2In金属间化合物层的厚度大于所述第一Ag-In固溶体层的厚度，以及Ag2In金属间化合物层的厚度大于所述第二Ag-In固溶体层的厚度。
2.如权利要求1所述的方法，其中在所述半导体器件的所述底侧形成所述第一接合结构的整个步骤在仅单一的不间断的真空循环下通过物理气相沉积被执行。
3.如权利要求1所述的方法，其中在所述半导体器件的所述底侧形成所述第一接合结构的步骤还包括：
在所述半导体器件的所述底部上形成所述第一Ag瞬态液相接合层的步骤之后，对所述第一接合结构和所述半导体器件执行退火工艺过程。
4.如权利要求1所述的方法，其中在所述散热安装座的所述顶侧形成所述第二接合结构的整个步骤在仅单一的不间断的真空循环下通过物理气相沉积被执行。
5.如权利要求1所述的方法，还包括：
在所述散热安装座的所述顶侧形成所述第二接合结构之后和在对所述第一接合结构和所述第二接合结构执行Ag-In接合工艺之前，在低于-20℃的温度下存储具有第二接合结构的所述散热安装座。
6.如权利要求1所述的方法，其中形成所述多层结构的步骤包括：
在所述散热安装座的顶部上形成初始Ag瞬态液相接合层；
在形成所述初始Ag瞬态液相接合层之后，在所述初始Ag瞬态液相接合层的顶部上形成初始In瞬态液相接合层，使得所述初始Ag瞬态液相接合层的一部分与所述初始In瞬态液相接合层的一部分反应，从而在所述第二Ag瞬态液相接合层和所述In瞬态液相接合层的界面处形成中间瞬态AgIn2金属间化合物层；以及
在所述初始In瞬态液相接合层的顶部上形成Ag抗氧化覆盖层，使得所述初始In瞬态液相接合层的另一部分与所述Ag抗氧化覆盖层反应，从而形成所述抗氧化AgIn2金属间化合物覆盖层。
7.如权利要求6所述的方法，其中在所述初始Ag瞬态液相接合层的所述顶部上形成所述初始In瞬态液相接合层的步骤以从4nm/s至5nm/s范围的速率通过物理气相沉积被执行。
8.如权利要求6所述的方法，其中形成所述抗氧化AgIn2金属间化合物覆盖层的步骤包括形成具有Ag抗氧化覆盖层的三倍厚的厚度的所述抗氧化AgIn2金属间化合物覆盖层。
9.如权利要求6所述的方法，其中在所述散热安装座的顶部上形成所述初始Ag瞬态液相接合层的步骤在仅单一的不间断的真空循环下通过物理气相沉积被执行。
10.如权利要求9所述的方法，其中在所述散热安装座的所述顶侧形成所述第二接合结构的步骤还包括：
在所述散热安装座的所述顶部上形成所述初始Ag瞬态液相接合层之后但是在所述初始Ag瞬态液相接合层的所述顶部上形成所述初始In瞬态液相接合层的步骤之前，对所述散热安装座和所述散热安装座的所述顶部上的所述初始Ag瞬态液相接合层执行退火工艺过程。
11.如权利要求10所述的方法，其中在所述初始Ag瞬态液相接合层的所述顶部上形成所述初始In瞬态液相接合层的步骤和在所述初始In瞬态液相接合层的顶部上形成所述Ag抗氧化覆盖层的步骤是在所述退火工艺过程之后形成的，并且在不同于所述单一的不间断的真空循环的另一不间断的真空循环下通过物理气相沉积被执行。
12.如权利要求6所述的方法，其中将所述第一接合结构和所述第二接合结构转化成所述接合接头的步骤包括：
以第一加热升温速率从第一预定温度范围的最低温度在第一预定温度范围中，通过所述抗氧化AgIn2金属间化合物覆盖层执行在所述第二接合结构的所述In瞬态液相接合层和所述第一接合结构的所述第一Ag瞬态液相接合层之间的固态相互扩散和反应，以及通过所述中间瞬态AgIn2金属间化合物层执行在所述第二接合结构的所述In瞬态液相接合层和所述第二接合结构的所述第二Ag瞬态液相接合层之间的固态相互扩散和反应，从而进一步生长所述第二接合结构的所述中间瞬态AgIn2金属间化合物层和所述抗氧化AgIn2金属间化合物覆盖层。
13.如权利要求12所述的方法，其中所述第一加热升温速率在从1K/s至20K/s的范围。
14.如权利要求12所述的方法，其中将所述第一接合结构和所述第二接合结构转化成所述接合接头的步骤还包括：
在执行固态相互扩散和反应之后，在高于所述第一预定温度范围的第二预定温度范围中，通过所述抗氧化AgIn2金属间化合物覆盖层执行在所述第二接合结构的所述In瞬态液相接合层和所述第一接合结构的所述第一Ag瞬态液相接合层之间的液-固相互扩散和反应，以及通过所述中间瞬态AgIn2金属间化合物层执行在所述第二接合结构的所述In瞬态液相接合层和所述第二接合结构的所述第二Ag瞬态液相接合层之间的液-固相互扩散和反应，而所述中间瞬态AgIn2金属间化合物层和所述抗氧化AgIn2金属间化合物覆盖层中的AgIn2金属间化合物经由包晶分解反应转化成液相In和γ相固态Ag2In金属间化合物，直到没有包晶分解反应可以在所述第二预定温度范围中被执行。
15.如权利要求14所述的方法，其中所述中间瞬态AgIn2金属间化合物层和所述抗氧化AgIn2金属间化合物覆盖层中的AgIn2金属间化合物在所述第二预定温度范围内被完全转化成所述液相In和所述γ相固态Ag2In金属间化合物。
16.如权利要求15所述的方法，其中所述第二预定温度范围在180℃和205℃之间。
17.如权利要求14所述的方法，其中将所述第一接合结构和所述第二接合结构转化成所述接合接头的步骤还包括：
在没有包晶分解反应可以在所述第二预定温度范围中被执行之后，以第一冷却降温速率从第三预定温度范围的最高温度在所述第三预定温度范围中同时保持在所述接合接头的预定同源温度Th内执行均质化工艺，从而形成具有所述Ag2In金属间化合物层作为均质Ag2In金属间化合物层的夹心Ag-In瞬态液相接合结构，
其中所述第三预定温度范围低于所述第二预定温度范围。
18.如权利要求17所述的方法，其中所述第一冷却降温速率低于所述第一加热升温速率。
19.如权利要求17所述的方法，其中所述第一冷却降温速率在从0.02K/s至1K/s的范围，以及所述接合接头的所述预定同源温度Th大于0.4。
20.如权利要求17所述的方法，还包括：
在所述Ag-In接合工艺期间，对所述第二Ag-In固溶体层的非接合区域执行回流，从而形成与所述Ag2In金属间化合物层的横向侧壁和所述第二Ag-In固溶体层的顶部表面接触的Ag2In金属间化合物和AgIn2金属间化合物的复合材料层。
21.如权利要求17所述的方法，其中将所述第一接合结构和所述第二接合结构转化成所述接合接头的步骤还包括：
在执行所述均质化工艺之后，以第二冷却降温速率从第四预定温度范围的最高温度在所述第四预定温度范围中对所述夹心接合结构执行热应力弛豫工艺。
22.如权利要求21所述的方法，其中所述第二冷却降温速率小于所述第一冷却降温速率。
23.如权利要求21所述的方法，其中所述第二冷却降温速率低于0.01K/s。
24.如权利要求21所述的方法，其中将所述第一接合结构和所述第二接合结构转化成所述接合接头的步骤还包括：
除了所述热应力弛豫工艺之外，还在100℃执行接合后退火工艺。
25.如权利要求1所述的方法，其中执行所述Ag-In接合工艺的步骤包括：
将具有所述第一接合结构的所述半导体器件放置在具有所述第二接合结构的所述散热安装座上方，其中所述第一接合结构面向所述第二接合结构并且所述第一接合结构被对称地放置在所述第二接合结构上。
26.如权利要求25所述的方法，其中执行所述Ag-In接合工艺的步骤还包括：
在所述Ag-In接合工艺期间在所述第一接合结构和所述第二接合结构之间施加静态接合压力。
27.如权利要求26所述的方法，其中所述静态接合压力在从100psi至300psi的范围。
28.如权利要求1所述的方法，还包括在所述Ag-In接合工艺期间分别从所述半导体器件的顶侧和所述散热安装座的底侧到所述In瞬态液相接合层的中心维持对称的温度廓形和梯度。
29.如权利要求1所述的方法，其中所述Ag-In接合工艺在具有高于50mTorr的真空度的真空环境下被执行，或者在惰性气体或还原性气体环境下被执行。
30.如权利要求1所述的方法，其中
所述半导体器件包括在其底部的第一金属化层，并且形成所述第一Ag瞬态液相接合层的步骤包括在第一金属化层的底部上形成所述第一Ag瞬态液相接合层，以及
所述散热安装座包括在其顶部的第二金属化层，并且形成所述多层结构的步骤包括在所述第二金属化层的顶部上形成所述第二Ag瞬态液相接合层。
31.如权利要求30所述的方法，其中
所述第一金属化层包括在所述半导体器件的所述底部的第一热膨胀系数失配诱发应力补偿层，以及在第一热膨胀系数失配诱发应力补偿层上方的第一扩散阻挡层，其中形成在第一金属化层的所述底部上的所述第一Ag瞬态液相接合层的步骤包括在所述第一热膨胀系数失配诱发应力补偿层的底部上形成所述第一Ag瞬态液相接合层，以及
第二金属化层包括在所述散热安装座的顶部的第二热膨胀系数失配诱发应力补偿层，以及在所述第一热膨胀系数失配诱发应力补偿层的下方的第二扩散阻挡层，其中形成所述第二Ag瞬态液相接合层的步骤包括在所述第二热膨胀系数失配诱发应力补偿层的顶部上形成所述第二Ag瞬态液相接合层。
32.一种半导体结构，包括：
半导体器件；
散热安装座；
接合接头，所述接合接头连接所述半导体器件和所述散热安装座，其中所述接合接头包括夹心接合结构，并且所述夹心接合结构包括：
与所述半导体器件接触的第一Ag-In固溶体层；
与所述散热安装座接触的第二Ag-In固溶体层；以及
被所述第一Ag-In固溶体层和所述第二Ag-In固溶体层夹在中间的Ag2In金属间化合物层，其中所述Ag2In金属间化合物层的厚度大于所述第一Ag-In固溶体层的厚度并且所述Ag2In金属间化合物层的厚度大于所述第二Ag-In固溶体层的厚度。
33.如权利要求32所述的半导体结构，还包括与所述Ag2In金属间化合物层的横向侧壁和所述第二Ag-In固溶体层的顶部表面接触的Ag2In金属间化合物和AgIn2金属间化合物的复合材料层。
34.如权利要求33所述的半导体结构，其中所述Ag2In金属间化合物和AgIn2金属间化合物的复合材料层围绕所述Ag2In金属间化合物层的所述横向侧壁。
35.如权利要求32所述的半导体结构，其中所述夹心接合结构具有等于或小于3μm的厚度。
36.如权利要求32所述的半导体结构，其中
所述半导体器件包括位于其底部并与所述第一Ag-In固溶体层接触的第一金属化层，以及
所述散热安装座包括位于其顶部并与所述第二Ag-In固溶体层接触的第二金属化层。
37.如权利要求36所述的半导体结构，其中所述Ag2In金属间化合物层通过所述第一Ag-In固溶体层与所述第一金属化层完全分离，并且所述Ag2In金属间化合物层通过所述第二Ag-In固溶体层与所述第二金属化层完全分离。
38.如权利要求36所述的半导体结构，其中：
所述第一金属化层包括：
在所述半导体器件的所述底部并与所述第一Ag-In固溶体层接触的第一热膨胀系数失配诱发应力补偿层；以及
在所述第一热膨胀系数失配诱发应力补偿层的上方并通过所述第一热膨胀系数失配诱发应力补偿层与所述第一Ag-In固溶体层完全分离的第一扩散阻挡层；以及
第二金属化层包括：
在所述散热安装座的所述顶部并与所述第二Ag-In固溶体层接触的第二热膨胀系数失配诱发应力补偿层；以及
在所述第一热膨胀系数失配诱发应力补偿层的下方并通过所述第二热膨胀系数失配诱发应力补偿层与所述第二Ag-In固溶体层完全分离的第二扩散阻挡层。
CN201980002092.8A 2019-05-07 2019-05-07 接合半导体器件和散热安装座的银铟瞬态液相方法及有银铟瞬态液相接合接头的半导体结构 Active CN112204731B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2019/031041 WO2020226626A1 (en) 2019-05-07 2019-05-07 Silver-indium transient liquid phase method of bonding semiconductor device and heat-spreading mount and semiconductor structure having silver-indium transient liquid phase bonding joint

Publications (2)

Publication Number Publication Date
CN112204731A CN112204731A (zh) 2021-01-08
CN112204731B true CN112204731B (zh) 2024-07-05

Family

ID=73051637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980002092.8A Active CN112204731B (zh) 2019-05-07 2019-05-07 接合半导体器件和散热安装座的银铟瞬态液相方法及有银铟瞬态液相接合接头的半导体结构

Country Status (8)

Country Link
US (2) US11373925B2 (zh)
EP (1) EP3753049B1 (zh)
JP (1) JP7021792B2 (zh)
KR (1) KR102315100B1 (zh)
CN (1) CN112204731B (zh)
ES (1) ES2928498T3 (zh)
TW (1) TWI713175B (zh)
WO (1) WO2020226626A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2606993A (en) * 2021-04-01 2022-11-30 Element Six Tech Ltd Laser diode assembly and a method of assembling such a laser diode assembly
CN115483120B (zh) * 2022-08-04 2024-04-09 北京理工大学 基于激光超声耦合的微连接工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010516478A (ja) * 2007-01-22 2010-05-20 ユニヴァーシティー オブ メリーランド 高温はんだ材料
JP2016515763A (ja) * 2013-03-26 2016-05-30 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ Ｉｎ−ｂｉ−ａｇ接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US7023089B1 (en) * 2004-03-31 2006-04-04 Intel Corporation Low temperature packaging apparatus and method
US7457120B2 (en) * 2004-04-29 2008-11-25 Samsung Sdi Co., Ltd. Plasma display apparatus
US7319048B2 (en) * 2004-09-03 2008-01-15 Intel Corporation Electronic assemblies having a low processing temperature
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US7628309B1 (en) * 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
TWI288979B (en) * 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
US8968830B2 (en) * 2007-12-06 2015-03-03 Oerlikon Trading Ag, Trubbach PVD—vacuum coating unit
US8513806B2 (en) * 2011-06-30 2013-08-20 Rohm Co., Ltd. Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9673163B2 (en) * 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
TWI446982B (zh) * 2011-12-20 2014-08-01 Ind Tech Res Inst 熱電模組之固液擴散接合結構及其製造方法
US10058951B2 (en) * 2012-04-17 2018-08-28 Toyota Motor Engineering & Manufacturing North America, Inc. Alloy formation control of transient liquid phase bonding
US9533889B2 (en) * 2012-11-26 2017-01-03 Nanotek Instruments, Inc. Unitary graphene layer or graphene single crystal
NO20141357A1 (no) * 2014-11-12 2016-05-13 Tegma As Fremgangsmåte for forhåndsprosessering av halvledende, termoelektriske materialer for metallisering, sammenkobling og binding
JP6613929B2 (ja) * 2016-02-01 2019-12-04 三菱マテリアル株式会社 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
TWI622653B (zh) 2017-05-25 2018-05-01 綠點高新科技股份有限公司 焊料合金及焊料組成

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010516478A (ja) * 2007-01-22 2010-05-20 ユニヴァーシティー オブ メリーランド 高温はんだ材料
JP2016515763A (ja) * 2013-03-26 2016-05-30 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ Ｉｎ−ｂｉ−ａｇ接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成

Also Published As

Publication number Publication date
US11373925B2 (en) 2022-06-28
EP3753049A1 (en) 2020-12-23
EP3753049A4 (en) 2020-12-23
WO2020226626A1 (en) 2020-11-12
JP7021792B2 (ja) 2022-02-17
US11894284B2 (en) 2024-02-06
KR20200130229A (ko) 2020-11-18
ES2928498T3 (es) 2022-11-18
CN112204731A (zh) 2021-01-08
EP3753049B1 (en) 2022-09-21
TW202042356A (zh) 2020-11-16
US20220005744A1 (en) 2022-01-06
KR102315100B1 (ko) 2021-10-19
US20220084903A1 (en) 2022-03-17
TWI713175B (zh) 2020-12-11
JP2021526727A (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
TWI514522B (zh) 副載置片及其製造方法
CN101194359B (zh) 副安装座及其制造方法
US11894284B2 (en) Semiconductor structure having silver-indium transient liquid phase bonding joint
TWI703645B (zh) 焊接接頭、及焊接接頭的形成方法
TWI756106B (zh) 固晶接合結構及其形成方法
WO2012077228A1 (ja) 無鉛はんだ合金、半導体装置、および半導体装置の製造方法
Rantamäki et al. Low temperature gold-to-gold bonded semiconductor disk laser
JP5526336B2 (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
JP2005032834A (ja) 半導体チップと基板との接合方法
TWI810567B (zh) 接合結構及其形成方法
JP2006278463A (ja) サブマウント
JP2021150464A (ja) 電極構造および当該電極構造を備えた接合構造体
CN118099927B (zh) 一种金刚石芯片及其制备方法
CN102163564B (zh) 接合结构体及接合结构体的制造方法
Hsu et al. Fluxless tin bonding of silicon chips to aluminum substrates
WO2025047425A1 (ja) 半導体レーザ接合用薄膜及びその製造方法
Liu et al. Materials in high power semiconductor laser packaging
Hsu et al. Fluxless Tin Bonding Process With Suppressed Intermetallic Growth

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant