[go: up one dir, main page]

CN112185939A - 电容组件及其制作方法、存储器 - Google Patents

电容组件及其制作方法、存储器 Download PDF

Info

Publication number
CN112185939A
CN112185939A CN201910595971.8A CN201910595971A CN112185939A CN 112185939 A CN112185939 A CN 112185939A CN 201910595971 A CN201910595971 A CN 201910595971A CN 112185939 A CN112185939 A CN 112185939A
Authority
CN
China
Prior art keywords
layer
electrode
forming
capacitor
thickening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910595971.8A
Other languages
English (en)
Other versions
CN112185939B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910595971.8A priority Critical patent/CN112185939B/zh
Publication of CN112185939A publication Critical patent/CN112185939A/zh
Application granted granted Critical
Publication of CN112185939B publication Critical patent/CN112185939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体领域,公开了一种电容组件及其制作方法、存储器。本发明中,电容组件制作方法,包括:提供基底;在所述基底表面形成第一电极;在所述第一电极表面形成电容介质层;在所述电容介质层表面形成第二电极;其中,所述第二电极包括形成在所述电容介质层表面的阻隔层和形成在所述阻隔层表面的增厚层,所述阻隔层用于阻隔形成所述增厚层的原材料与所述电容介质层接触。本发明实施方式所提供的电容组件及其制作方法、存储器具有减小电容组件漏电流的优点。

Description

电容组件及其制作方法、存储器
技术领域
本发明涉及半导体领域,特别涉及一种电容组件及其制作方法、存储器。
背景技术
随着半导体技术的不断发展,对半导体集成电路中电容组件的性能要求也越来越高,例如,希望电容组件的电量存储的稳定性越来越高。一种解决办法为减小电容组件的漏电流。
然而,本发明的发明人发现,随着电子器件越来越小型化,对半导体集成电路中的电容组件的尺寸要求也是越来越小,导致电容介质层的厚度减小,电容组件的漏电流增加。因此,如何有效的减小电容组件的漏电流成为了一个亟待解决的问题。
发明内容
本发明实施方式的目的在于提供一种电容组件及其制作方法、存储器,使得电容组件的漏电流减小。
为解决上述技术问题,本发明的实施方式提供了一种电容组件制作方法,包括:提供基底;在所述基底表面形成第一电极;在所述第一电极表面形成电容介质层;在所述电容介质层表面形成第二电极;其中,所述第二电极包括形成在所述电容介质层表面的阻隔层和形成在所述阻隔层表面的增厚层,所述阻隔层用于阻隔形成所述增厚层的原材料与所述电容介质层接触。
本发明的实施方式还提供了一种电容组件,由前述的电容组件制作方法制作形成。
本发明的实施方式还提供了一种存储器,包括如前述的电容组件。
本发明实施方式相对于现有技术而言,第二电极包括形成在电容介质层表面的阻隔层,阻隔层可以用于阻隔形成增厚层的原材料与电容介质层接触,从而防止后续制备增厚层时、由于形成增厚层的原材料与电容介质层接触而对电容介质层产生损坏,从而对电容介质层起到有效的保护作用,防止电容介质层的介电常数减小,从而有效的减小电容组件的漏电流。
另外,所述在所述电容介质层表面形成第二电极,具体包括:以氮等离子体和金属有机化合物为原材料,通过化学气相沉积法在所述电容介质层表面沉积形成金属氮化物作为所述阻隔层;在所述阻隔层表面形成增厚层。以氮等离子体和金属有机化合物为原材料,在电容介质层表面沉积形成金属氮化物作为阻隔层,由于氮的化学性质较为稳定,从而可以防止形成阻隔层的材料对电容介质层产生损坏;此外,由于氮等离子体和金属有机化合物形成的金属氮化物薄膜致密,可以有效的防止形成增厚层的原材料与电容介质层接触,防止电容介质层的介电常数减小,进一步的减小电容组件的漏电流。
另外,所述在所述阻隔层表面形成增厚层,具体包括:以金属无机化合物和氨气为原材料,通过化学气相沉积法在所述阻隔层表面沉积形成金属氮化物作为所述加厚层。由于金属无机化合物和氨气的成本较低,反应形成金属氮化物的条件较为简单,从而可以有效的降低制备电容组件的成本。
另外,所述阻隔层和所述增厚层的材质相同。阻隔层和增厚层的材质相同,可以保证第二电极中各层的导电率相同,从而提升电容组件的电学性能。
另外,还包括,在所述第二电极表面形成填充层,所述填充层用于填充所述第二电极不同部位之间形成的缝隙。
另外,所述填充层为硅锗材质。
另外,所述电容介质层材质为介电常数大于预设阈值的氧化物。
另外,所述阻隔层的厚度为1纳米至3纳米;所述增厚层的厚度为2纳米至4纳米。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。此外,这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围,而是通过参考特定实施例为本领域技术人员说明本发明的概念。
图1是本发明第一实施方式所提供的电容组件制备方法的程序流程图;
图2是本发明第一实施方式所提供的电容组件制备方法中形成第一电极后的电容组件结构示意图;
图3是本发明第一实施方式所提供的电容组件制备方法中形成第一电极的程序流程图;
图4是本发明第一实施方式所提供的电容组件制备方法中形成第二电极后的电容组件结构示意图;
图5是本发明第一实施方式所提供的电容组件制备方法中形成第二电极的程序流程图;
图6至图7为本发明第一实施方式所提供的电容组件制备方法中形成第二电极的各步骤对应的结构示意图;
图8是本发明第二实施方式所提供的电容组件制备方法的程序流程图;
图9是本发明第二实施方式所提供的电容组件制备方法中形成填充层后的电容组件结构示意图;
图10是本发明第三实施方式所提供的电容组件的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的各实施方式进行详细的阐述。然而,本领域的普通技术人员可以理解,在本发明各实施方式中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请所要求保护的技术方案。
现有技术中的电容组件存在漏电流过大的问题,经发明人研究后发现,除了电容介质层厚度减小会导致电容组件漏电流增大外,在电容组件的制备时,电容介质层制备完成后,继续制备电容组件的其他部分的过程中,部分原材料和副产物会与电容介质层接触并发生化学反应,对电容介质层造成损害,导致电容组件的漏电流增大。
本发明的第一实施方式涉及一种电容组件制备方法。具体流程如图1所示,包含以下步骤:
步骤S101:提供基底。
具体的,在本步骤中,基底的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等,或者本领域技术人员已知的其他材料,在基底中还形成有多个节点接触,节点接触与后续形成在基底表面的第一电极电性连接。需要说明的是,基底中还可以形成隔离结构等其他的器件结构,在此不进行一一列举,具体可以根据实际需要进行灵活的设置。
步骤S102:在基底表面形成第一电极。
具体的,在本实施方式中,第一电极的材质为金属型氮化物。可以理解的是,第一电极的材质为金属型氮化物仅为本实施方式中的一种具体的举例说明,并不构成限定,其他任何可以作为电容电极的材质均可作为本发明中的第一电极,如银、铜等金属,在此不进行一一列举。
优选的,在本实施方式中,第一电极的材质为氮化钛。由于氮化钛具有良好的导电性和化学稳定性,因此,使用氮化钛作第一电极既可以保证电容组件具有良好的电学性能,又可以保证电容组件的稳定性。可以理解的是,第一电极的材质为氮化钛仅为本实施方式中对第一电极的材质的举例说明,并不构成限定,在本发明的其他实施方式中,第一电极也可以是氮化锆等其他材质,在此不进行一一列举,具体可以根据实际需要进行灵活的使用。
进一步的,在本步骤中,第一电极使用四氯化钛和氨气作为原材料、通过化学气相沉积法制备在基底表面,具体形状如图2所示,其中,10为基底、20为第一电极。具体制备过程如图3所示,包括以下步骤:
步骤S201:在基底表面形成一牺牲层。
步骤S202:在牺牲层形成多个贯穿牺牲层以暴露出基底的通孔。
步骤S203:在牺牲层表面形成第一电极,第一电极覆盖通孔的侧壁和底部,以形成多个筒状结构;
步骤S204:去除牺牲层。
需要说明的是,使用四氯化钛和氨气作为原材料制备氮化钛材质的第一电极仅为本实施方式中的一种具体的举例说明,并不构成限定,在本发明的其他实施方式中,制备第一电极的原材料也可以是其他材料,如氢化钛和氮气等,在此不进行一一列举。
步骤S103:在第一电极表面形成电容介质层。
具体的,如图4所示,在本步骤中,电容介质层30形成在第一电极20的表面。
进一步的,在实施方式中,电容介质层的材质为氧化物。需要说明的是,电容介质层的材质为氧化物仅为本实施方式中电容介电层材质的举例说明,并不构成限定,在本发明的其它实施方式中,电容介质层也可以是其它材质或多种材质的组合,如氮化硅、氮化硼等,在此不进行一一列举。
优选的,在本实施方式中,电容介质层的材质为二氧化锆。由于二氧化锆的介电常数较高、绝缘性良好,使用二氧化锆作为电容介质层可以使得电容值较大。此外,二氧化锆的化学性质稳定,从而可以有效的提升电容组件的稳定性。
步骤S104:在电容介质层表面形成第二电极。
具体的,在本步骤中,第二电极包括形成在电容介质层表面的阻隔层和形成在阻隔层表面的增厚层,阻隔层用于阻隔形成增厚层的原材料与电容介质层接触。具体制备步骤如图5所示,包括:
步骤S301:在电容介质层表面形成阻隔层。
具体的,如图6所示,阻隔层41形成在电容介质层30表面。
进一步的,在本实施方式中,阻隔层为以氮等离子体和金属有机化合物为原材料、通过化学气相沉积法形成的金属氮化物。由于氮的化学性质较为稳定,从而可以防止形成阻隔层的材料对电容介质层产生损坏;此外,由于氮等离子体和金属有机化合物形成的金属氮化物薄膜致密,可以有效的防止形成增厚层的原材料与电容介质层接触,防止电容介质层的介电常数减小,进一步的减小电容组件的漏电流。可以理解的是,阻隔层的材质为金属氮化物仅为本实施方式中的一种具体的举例说明,并不构成限定,在本发明的其它实施方式中,阻隔层也可以是其它材质,如多晶硅等,在此不进行一一列举。
优选的,在本实施方式中,阻隔层的材质为氮化钛、形成阻隔层的原材料为氮等离子体和四(二甲氨基)钛TDMAT。具体的,在本实施方式中,为氮等离子体和四(二甲氨基)钛的反应温度为360~500℃,压力为133~266Pa。设置反应温度为360~500℃,压力为133~266Pa,可以有效的提升阻隔层中氮化钛的沉积速率的同时,提升氮化钛的显微硬度。此外,在360~500℃的反应温度下,四(二甲氨基)钛还会发生热解,在氮化钛薄膜中产生游离的二甲氨基,从而可以有效的降低阻隔层的电阻率。可以理解的是,阻隔层的材质为氮化钛、形成阻隔层的原材料为氮等离子体和TDMAT仅为本实施方式中的一种具体的举例说明,并不构成限定,在本发明的其它实施方式中,阻隔层也可以是其它材质和原材料,如以氮等离子体和锆有机化合物制备的氮化锆等,在此不进行一一列举。
步骤S302:在阻隔层表面形成增厚层。
具体的,如图7所示,增厚层42形成在阻隔层41表面,阻隔层41和增厚层42共同构成第二电极40。
进一步的,在本实施方式中,增厚层为以金属无机化合物和氨气为原材料,通过化学气相沉积法在阻隔层表面沉积形成的金属氮化物。由于金属无机化合物和氨气的成本较低,反应形成金属氮化物的条件较为简单,从而可以有效的降低制备电容组件的成本。可以理解的是,增厚层的材质为金属氮化物仅为本实施方式中的一种具体的举例说明,并不构成限定,在本发明的其它实施方式中,增厚层也可以是其它材质,如多晶硅等,在此不进行一一列举。
优选的,在本实施方式中,增厚层与阻隔层的材质相同,增厚层的材质为氮化钛、形成增厚层的原材料为氨气和四氯化钛。增厚层与阻隔层的材质相同,可以保证第二电极中各层的导电率相同,从而提升电容组件的电学性能。可以理解的是,增厚层的材质为氮化钛、形成增厚层的原材料为氨气和四氯化钛仅为本实施方式中的一种具体的举例说明,并不构成限定,在本发明的其它实施方式中,阻隔层也可以是其它材质和原材料,如以氮等离子体和锆的有机化合物制备的氮化锆等,在此不进行一一列举。
优选的,在本实施方式中,阻隔层的厚度为1纳米至3纳米;增厚层的厚度为2纳米至4纳米。
与现有技术相比,本发明第一实施方式所提供的电容组件制备方法,将第二电极的制备过程分为阻隔层的制备和加厚层的制备两个步骤,先形成在电容介质层表面的阻隔层可以用于阻隔形成增厚层的原材料与电容介质层接触,从而防止后续制备增厚层时、由于形成增厚层的原材料与电容介质层接触而对电容介质层产生损坏,从而对电容介质层起到有效的保护作用,防止电容介质层的介电常数减小,从而有效的减小电容组件的漏电流。
本发明的第二实施方式涉及一种电容组件的制备方法。第二实施方式与第一实施方式大致相同,具体步骤如图8所示,包括:
包含以下步骤:
步骤S401:提供基底。
步骤S402:在基底表面形成第一电极。
步骤S403:在第一电极表面形成电容介质层。
步骤S404:在电容介质层表面形成第二电极。
可以理解的是,由于步骤S401至步骤S404与第一实施方式中的步骤S101至步骤S104大致形同,具体细节可以参照第一实施方式中的说明,在此不再进行赘述。
步骤S405:在第二电极表面形成填充层。
具体的,如图9所示,填充层60设置在第二电极50不同部位之间形成的缝隙中、并完全填充这些缝隙。
在本实施方式中,填充层为硅锗材质。可以理解的是,填充层为硅锗材质仅为本实施方式中的一种具体的举例说明,并不构成限定,在本发明的其它实施方式中,填充层也可以是其它材质,如多晶硅、单晶硅等,在此不进行一一列举,具体可以根据实际需要进行灵活的设定。
与现有技术相比,本发明第二实施方式在保留第一实施方式中的全部技术效果的同时,由于在第二电极表面设置填充层对第二电极不同部件之间的缝隙进行填充,从而可以有效的提升电容组件机械强度。
上面各种方法的步骤划分,只是为了描述清楚,实现时可以合并为一个步骤或者对某些步骤进行拆分,分解为多个步骤,只要包含相同的逻辑关系,都在本专利的保护范围内。
本发明第三实施方式涉及一种电容组件,由本发明任一电容组件制作方法的实施方式制作形成,如图10所示,包括基底101、设置在基底101表面的第一电极102、设置在第一电极102表面的电容介质层103、设置在电容介质层103表面的第二电极104,其中,第二电极104包括阻隔层1041和增厚层1042。
与现有技术相比,本发明第三实施方式所提供的电容组件由于设置阻隔层1041对电容介质层103进行保护,电容介质层103受到的损害较少,电容组件的漏电流也相应的减小。
本发明第四实施方式涉及一种存储器。包括如本发明任一实施方式所提供的电容组件。
与现有技术相比,由于本发明第四实施方式所提供的存储器包括如本发明任一实施方式所提供的电容组件,其电容组件的漏电流较小,存储器中存储数据的可靠性较高。
本领域的普通技术人员可以理解,上述各实施方式是实现本发明的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。

Claims (10)

1.一种电容组件制作方法,其特征在于,包括:
提供基底;
在所述基底表面形成第一电极;
在所述第一电极表面形成电容介质层;
在所述电容介质层表面形成第二电极;
其中,所述第二电极包括形成在所述电容介质层表面的阻隔层和形成在所述阻隔层表面的增厚层,所述阻隔层用于阻隔形成所述增厚层的原材料与所述电容介质层接触。
2.根据权利要求1所述的电容组件制作方法,其特征在于,所述在所述电容介质层表面形成第二电极,具体包括:
以氮等离子体和金属有机化合物为原材料,通过化学气相沉积法在所述电容介质层表面沉积形成金属氮化物作为所述阻隔层;
在所述阻隔层表面形成增厚层。
3.根据权利要求2所述的电容组件制作方法,其特征在于,所述在所述阻隔层表面形成增厚层,具体包括:
以金属无机化合物和氨气为原材料,通过化学气相沉积法在所述阻隔层表面沉积形成金属氮化物作为所述加厚层。
4.根据权利要求1所述的电容组件制作方法,其特征在于,所述阻隔层和所述增厚层的材质相同。
5.根据权利要求1所述的电容组件制作方法,其特征在于,还包括,在所述第二电极表面形成填充层,所述填充层用于填充所述第二电极不同部位之间形成的缝隙。
6.根据权利要求5所述的电容组件制作方法,其特征在于,所述填充层为硅锗材质。
7.根据权利要求1所述的电容组件制作方法,其特征在于,所述电容介质层材质为氧化物。
8.根据权利要求1所述的电容组件制作方法,其特征在于,所述阻隔层的厚度为1纳米至3纳米;
所述增厚层的厚度为2纳米至4纳米。
9.一种电容组件,其特征在于,由如权利要求1至8中任一项所述的电容组件制作方法制作形成。
10.一种存储器,其特征在于,包括如权利要求9所述的电容组件。
CN201910595971.8A 2019-07-03 2019-07-03 电容组件及其制作方法、存储器 Active CN112185939B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910595971.8A CN112185939B (zh) 2019-07-03 2019-07-03 电容组件及其制作方法、存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910595971.8A CN112185939B (zh) 2019-07-03 2019-07-03 电容组件及其制作方法、存储器

Publications (2)

Publication Number Publication Date
CN112185939A true CN112185939A (zh) 2021-01-05
CN112185939B CN112185939B (zh) 2022-03-22

Family

ID=73914467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910595971.8A Active CN112185939B (zh) 2019-07-03 2019-07-03 电容组件及其制作方法、存储器

Country Status (1)

Country Link
CN (1) CN112185939B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW402809B (en) * 1997-10-18 2000-08-21 United Microelectronics Corp The manufacture method of electrical charge storage structure
KR20010107274A (ko) * 2000-05-26 2001-12-07 윤종용 반도체 메모리 소자 및 그 제조방법
JP2003174096A (ja) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP1605497A2 (en) * 2004-06-10 2005-12-14 Matsushita Electric Industrial Co., Ltd. Capacitor and method for manufacturing the same
US20110062505A1 (en) * 2003-10-24 2011-03-17 Yamaha Corporation Semiconductor device with capacitor and fuse and its manufacture
CN102751264A (zh) * 2011-04-20 2012-10-24 南亚科技股份有限公司 具有金属双层的电容结构及其使用方法
CN103151244A (zh) * 2011-12-07 2013-06-12 华邦电子股份有限公司 堆叠式电容器及其制造方法
US20130307118A1 (en) * 2012-05-15 2013-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices, Methods of Manufacture Thereof, and Methods of Manufacturing Capacitors
CN104465608A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
CN105226046A (zh) * 2015-10-13 2016-01-06 格科微电子(上海)有限公司 金属层-绝缘层-金属层电容器及其制作方法
US20160204190A1 (en) * 2015-01-08 2016-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing copper contamination in metal-insulator-metal (mim) capacitors
CN107086214A (zh) * 2017-03-06 2017-08-22 电子科技大学 电容及制备方法
CN107204324A (zh) * 2016-03-17 2017-09-26 台湾积体电路制造股份有限公司 半导体器件、mim电容器及其制造方法
CN107910327A (zh) * 2017-11-07 2018-04-13 睿力集成电路有限公司 电容器阵列结构及其制造方法
CN109698274A (zh) * 2017-10-23 2019-04-30 联华电子股份有限公司 电容的制作方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW402809B (en) * 1997-10-18 2000-08-21 United Microelectronics Corp The manufacture method of electrical charge storage structure
KR20010107274A (ko) * 2000-05-26 2001-12-07 윤종용 반도체 메모리 소자 및 그 제조방법
JP2003174096A (ja) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20110062505A1 (en) * 2003-10-24 2011-03-17 Yamaha Corporation Semiconductor device with capacitor and fuse and its manufacture
EP1605497A2 (en) * 2004-06-10 2005-12-14 Matsushita Electric Industrial Co., Ltd. Capacitor and method for manufacturing the same
CN102751264A (zh) * 2011-04-20 2012-10-24 南亚科技股份有限公司 具有金属双层的电容结构及其使用方法
US20120267757A1 (en) * 2011-04-20 2012-10-25 Vassil Antonov Capacitor structure with metal bilayer and method for using the same
CN103151244A (zh) * 2011-12-07 2013-06-12 华邦电子股份有限公司 堆叠式电容器及其制造方法
US20130307118A1 (en) * 2012-05-15 2013-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices, Methods of Manufacture Thereof, and Methods of Manufacturing Capacitors
CN104465608A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
US20160204190A1 (en) * 2015-01-08 2016-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing copper contamination in metal-insulator-metal (mim) capacitors
CN105226046A (zh) * 2015-10-13 2016-01-06 格科微电子(上海)有限公司 金属层-绝缘层-金属层电容器及其制作方法
CN107204324A (zh) * 2016-03-17 2017-09-26 台湾积体电路制造股份有限公司 半导体器件、mim电容器及其制造方法
CN107086214A (zh) * 2017-03-06 2017-08-22 电子科技大学 电容及制备方法
CN109698274A (zh) * 2017-10-23 2019-04-30 联华电子股份有限公司 电容的制作方法
CN107910327A (zh) * 2017-11-07 2018-04-13 睿力集成电路有限公司 电容器阵列结构及其制造方法

Also Published As

Publication number Publication date
CN112185939B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
CN111480234B (zh) 将漏斗装置并入到电容器配置中以减少单元干扰的方法及并入有漏斗装置的电容器配置
KR102151177B1 (ko) Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
CN111816560B (zh) 三维存储器结构及其制造方法
KR20140101797A (ko) 복수의 금속 산화물층들을 구비한 절연체 스택을 갖는 금속―절연체―금속(mim)커패시터
TW201721741A (zh) 用於無遮罩氣隙及替代層間介電質(ild)層製程的極薄帽介電層
TW201240104A (en) Semiconductor structure having a capacitor and metal wiring integrated in a same dielectric layer
CN115996570B (zh) 存储器、存储器的制作方法及电子设备
CN114256240A (zh) 电容器及其制备方法
US20160087030A1 (en) Capacitor cell and method for manufacturing same
CN116782644B (zh) 半导体器件及其制造方法、电子设备
CN210668371U (zh) 一种半导体结构
CN114420641A (zh) 半导体结构的形成方法以及半导体结构
KR100634509B1 (ko) 3차원 반도체 캐패시터 및 그 제조 방법
CN112185939B (zh) 电容组件及其制作方法、存储器
CN113345909A (zh) 三维存储器、三维存储器的制备方法及存储系统
CN112652624B (zh) 一种半导体结构及其制造方法
US8450168B2 (en) Ferro-electric capacitor modules, methods of manufacture and design structures
CN114823697A (zh) 三维存储器及其制备方法、存储系统、电子设备
CN118250997B (zh) 半导体器件及其制备方法和电子设备
CN105374820A (zh) 半导体结构
CN113161295B (zh) 半导体器件及其制备方法
CN116322043B (zh) 半导体结构及其制备方法
CN115172277B (zh) 存储器的制作方法及存储器
US20220328513A1 (en) Memory device and method of fabricating the same
JP2002203812A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant