CN112185445A - 利用隧道场效应管抑制漏电的混合非易失性随机存储器 - Google Patents

Abstract

本发明公开了利用隧道场效应管抑制漏电的混合非易失性随机存储器，该随机存储器SRAM包括上电后存储数据的SRAM存储模块、断电前保存数据的磁隧道结(MTJ)写入路径、电源恢复后SRAM数据恢复路径、磁隧道结(MTJ)数据恢复路径，SRAM存储模块包含六个隧穿场效晶体应管(TFET)晶体管，即两个上拉集体管、两个下拉晶体管、两个数据传输晶体管；本发明利用了TFET的超低漏电和在超低电压下工作的的特性，能够实现非易失存储功能，达到整体电路漏电和SRAM唤醒功耗降低的目的。该结构利用了TFET的超低漏电和在超低电压下工作的的特性，使得整体电路漏电和SRAM唤醒功耗降低。此外，在MTJ写入速度以及电路唤醒功耗上也有一定的改善。

Description

利用隧道场效应管抑制漏电的混合非易失性随机存储器

技术领域

本发明设计为集成电路设计领域，尤其是一种可以降低nvSRAM(非易失性随机存储器)漏电流，唤醒功耗以及加快写入MTJ(磁隧道结)速度的基于隧穿晶体管的读写分离的混合电路结构。

背景技术

当今，随着移动互联网的快速发展，以及物联网、云端等的出现，不断改变了人们的生活方式。存储器作为重要的数据存取设备而广泛应用于消费电子设备中，是PC机、移动通信设备、多媒体等高速数据存取系统的重要组件之一。随着技术的不断发展，消费市场对于片上系统(SOC)高速低功耗同时保证高性能的需求日益增加满足更强大的功能需求。存储器占芯片面积高达80％上，是整块芯片功耗最大部分，因此要获得高速低功耗高性能SOC高速低功耗存储器必不可少。存储器主要分两大类，一类为挥发性存储器，另一类为非易失存储器。对于动态随机存储器DRAM不易集成到片上系统中，这是由于其需要非常特殊的工艺支持及需要多个电源电压，从而制约了其应用领域。DRAM可应用于SOC 片外，追求大容量高速存取数据的数据存储。其他类型的存储器常用于芯片的外部数据存储，虽然有着更高的密度但在制造时需要特殊的工艺支持，无法与处理器集成，并且在速度与性能上与SRAM相差很大。由于SRAM与传统CMOS工艺高度兼容，随着工艺不断发展，SRAM的尺寸也会等比例缩小，从而不断满足高性能的要求。

目前比较常见的几种非易失性存储器与易失性SRAM或DRAM不同，无需刷新且掉电后能保存信息，突破了SRAM与DRAM的局限性同时具备了其优点。目前常见的新型非挥发性存储器包括铁电随机存取存储器(FRAM)、磁阻式随机存取存储器(MRAM)、相变随机存取存储器(PRAM)、阻变随机存取存储以及非易失性静态随机存储器(nvSRAM)。nvSRAM中包含两个部分，即NVM 部分和SRAM部分。通常SRAM部分是由6T-CMOS-SRAM组成，而NVM部分是有数个Nmosfet晶体管和非易失器件，如MTJ，RRAM组成。

传统NVSRAM可以用ReRAM或MTJ实现。图1为几种典型的NV-SRAMs 结构示意图。传统NVSRAM的操作如下：

SRAM读写操作：其过程和普通SRAM操作过程一样。

MTJ写入：字线关闭，禁止SRAM读写。利用存储节点对MTJ进行写入。

关电源：由于NVSRAM中的NVM部分可以存储数据在断电后数据不会丢失。因此在长时间待机情况下可以关断电源。

恢复：电源恢复后，利用MTJ的阻值大小来恢复SRAM中的数据。

MTJ重置：此操作仅适用于一部分NVSRAM电路。用来恢复MTJ中的初值。

尽管nvSRAM拥有SRAM高速低功耗的有点，克服了掉电信息小时的缺陷，保证了数据的安全。但是nvSRAM一般存在四个工作过程，即SRAM读写，MTJ 写入，断电和SRAM数据恢复。由于非易失存储器的写入功耗较大，时间长，需要尽量减少非易失存储器的读写次数。此外，SRAM操作阶段中，SRAM仍存在较大漏电和功耗。其能效相对较低。由此需要对其进行改善。由此需要新的结构或者方法来改善这些问题。

隧道场效应晶体管(TFET)是一种在低电源电压下具有陡峭的亚阈值斜率的很有前景的超低功耗器件。基于带带隧穿隧穿结构(BTBT)，TFET亚阈值斜率突破60mV/dec(晶体管开启和关闭状态之间的转换速率)，使超低泄漏 (ULL)和超宽范围工作电压得以实现(VDD)。与传统CMOS电路相比，TFET 电路具有更大的能效。

到目前为止，虽然TFET相关的工作绝大多数集中在器件级，但在TFET数字逻辑电路，存储器，计算和模拟电路设计上做出了贡献。另一方面，非易失(NV) SRAM是零待机漏电流的另一种解决方案。目前，一些论文已用RRAM和MTJ 实现相关功能。但是TFET晶体管具有“单向导通性”，该特性使一些常规的数字电路的性能受到影响，如6T-SRAM和传输门电路等。而TFET电路的主要挑战在于其单向导通性对电路的影响。

一般情况下，TFET利用电场来调整p-n结上的带带隧穿，从而提高了低Vdd 操作时的性能。与CMOS相比，TFET集成可以用于低速、低功耗的存储器设计，特别是物联网应用。

但是TFET由于其结构的不对成性，使得在SRAM电路和传输门电路在性能等方面有一定的限制。部分传统CMOS电路，如NAND，NOR，INV，XOR等逻辑电路依然适用于TFET器件。而在数字电路中噪声被定义为电容耦合之间电荷转移的电压。在TFET逻辑电路中，当噪声电压正向偏置其P-I-N结构(例如， N-TFET的VDS为负)时，TFET的导通能力较低，不能快速地消散电荷。噪声的来源是耦合电容，它可以存在于相邻的布线路线之间，也可以存在于晶体管器件结构本身内。然而，来自晶体管结构的串扰(例如，栅漏接触米勒电容)更难避免。这对TFET基本逻辑电路提出了挑战。

而将TFET和传统nvSRAM进行结合，一方面可以减小其漏电，另一方面改善了SRAM操作阶段的能效。然而TFET和nvSRAM结合具有一定挑战性，其原因在于TFET的单向导通性。如图2所示，对于传统的NVSRAM电路一般可以分为两个部分：易失性部分(SRAM部分)和非易失性部分(NVM)。其中易失性部分一般是6T-SRAM晶体管，非易失性部分为非易失性单元和NMOS 相连接。对于SRAM部分可以用TFET替换MOSFET晶体管。对于NVM部分，由于TFET的单向导通性，以及VDS为负，TFET在高电压下不受控制的特点使得NVM无法使用TFET来替换NMOS晶体管。一方面导致了电路的漏电因为 NMOS和MTJ相连接受到限制，另一方面由于MTJ由于存储节点来进行读写使得写入速度在一定程度上受到限制。由此需要新的结构来改善这些问题。

发明内容

技术问题：针对现有技术中的上述不足之处，本发明提供了一种利用隧道场效应管抑制漏电的混合非易失性随机存储器。与传统nvSRAM相比，该电路在漏电方面减小了一个数量级，将MTJ写入速度提高了30％以上，将SRAM唤醒功耗降低了一个数量级。

技术方案：本发明的一种利用隧道场效应管抑制漏电的混合非易失性随机存储器通过以下技术方案实现：

该随机存储器SRAM包括上电后存储数据的SRAM存储模块、断电前保存数据的磁隧道结写入路径、电源恢复后SRAM数据恢复路径、磁隧道结数据恢复路径，SRAM存储模块包含六个TFET晶体管，即两个上拉集体管、两个下拉晶体管、两个数据传输晶体管；其中：

SRAM两个上拉晶体管包括第一上拉晶体管和第二上拉晶体管；其中第一上拉晶体管为Ptfet类型，其源极接第一电源，漏极接第一存储节点，栅极接第二存储节点；第二上拉晶体管为Ptfet类型，其源极接第二电源，漏极接第二存储节点，栅极接第一存储节点；

SRAM两个下拉晶体管包括第一下拉晶体管和第二下拉晶体管，其中第一下拉晶体管为Ntfet类型，其漏极接第一存储节点，源极接地，栅极接第二存储节点；第二下拉晶体管为Ntfet类型，其漏极接第二存储节点，源极接地，栅极接第一存储节点；

SRAM两个数据传输晶体管为第一数据传输晶体管，第二数据传输晶体管；其中第一数据传输晶体管的漏极接第一存储节点，栅极接字线，源极接第一位线；第二数据传输晶体管的漏极接第二存储节点，栅极接字线，源极接第二位线。

断电前保存数据的磁隧道结写入路径包含第一控制管和磁隧道结；第一控制管漏极接第一外接使能控制信号，第一控制管源极接第三存储节点，栅极接第二存储节点；磁隧道结自由层连接第三存储节点，固定层连接外接复位控制信号。

所述磁隧道结的状态为高阻态，在磁隧道结写入操作中，外接复位控制信号固定为高电平，第一外接使能控制信号固定为低电平。

所述电源恢复后随机存储器SRAM数据恢复路径，即读路径包含第二控制管和磁隧道结；读路径的第二控制管漏极连接SRAM的第一存储节点，源极连接第三存储节点端，栅极连接第二外接使能控制信号端，磁隧道结的自由层连接第三存储节点，固定层连接外接复位控制信号端。

所述磁隧道结数据恢复路径与写路径一样，在磁隧道结数据恢复操作中，第二外接使能控制信号端固定为低电平，第一外接使能控制信号固定为高电平。

有益效果：在非易失性设计的基础上，结合隧穿场效应晶体管管，本发明提出了一种混合非易失性存储单元。这一混合集成单元中的隧穿场效应晶体管扮演多重角色，以实现超低工作电压和超低漏电的特性。除此之外，该单元设计方案保障了数据恢复的稳定性。基于SMIC-28nm工艺对设计的电路进行仿真，仿真结果表明，专利声明的8T-1M设计结构在数据恢复阶段下相较于传统非易失存储单元能耗降低50％～90％，在静态数据保持模式下下相较于非易失存储单元结构漏电流降低了40％～90％。

由上述本发明所声明的数据方案可看出，本发明所提出的基于隧道场效应管和磁隧道结构成的新型非易失存储器具备断电数据不丢失以及超低电压工作的特点，并能够显著降低存储阵列的包括但是不限于静态漏电流，数据唤醒复写速度以及存储阵列唤醒能耗。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单介绍，显而易见地，下面描述的中附图仅仅是本发明的一些实例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为背景技术提供的现有技术中几种传统nvSRAM电路结构示意图；

图2为背景技术提供的现有技术中nvSRAM总体结构示意图；

图3为本发明实施例提供的利用隧道场效应管抑制漏电的新型混合非易失性SRAM电路的结构示意图；

图4为本发明实施例提供的隧道场效应管抑制漏电的新型混合非易失性 SRAM电路的工作波形示意图；

图5为本发明实施例提供的隧道场效应管(TFET)亚阈摆幅曲线图；

图6为本发明实施例提供的隧道场效应管(TFET)输出特性曲线图；

图7为本发明实施例提供的利用隧道场效应管抑制漏电的新型混合非易失性SRAM电路与传统nvSRAM结构的漏电流对比图；

图8为本发明实施例提供的利用隧道场效应管抑制漏电的新型混合非易失性SRAM电路与传统nvSRAM结构的MTJ写入速度对比图；

图9为本发明实施例提供的利用隧道场效应管抑制漏电的新型混合非易失性SRAM电路与传统nvSRAM结构的SRAM唤醒功耗对比图。

图中有：第一上拉晶体管PT1，第二上拉晶体管PT2；第一电源VDD，第一存储节点Q，第二存储节点QB，第三存储节点T1，第二电源Vpulse，

第一下拉晶体管NT1，第二下拉晶体管NT2，第一数据传输晶体管NT3，第二数据传输晶体管NT4；栅极接字线WL，第一位线BL；第二位线BLB，

磁隧道结MTJ，第一控制管NM1，第二控制管NT5，

第一外接控制信号CTRL1，第二外接控制信号CTRL2端，外接复位控制信号RSL。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

实施例1

利用隧道场效应管抑制漏电的新型混合非易失性SRAM(混合8T1M)，包括上电后存储数据的SRAM存储模块，断电前保存数据的磁隧道结MTJ写入模块，电源恢复后SRAM数据恢复模块，磁隧道结MTJ数据恢复模块。

所述的SRAM存储模块包括：六个TFET晶体管，即两个上拉晶体管、两个下拉晶体管、两个数据传输晶体管。其中SRAM两个上拉晶体管包括PT1和PT2。其中第一上拉晶体管PT1为Ptfet类型，其源极接第一电源VDD，漏极接存储节点Q，栅极接存储节点QB。第二上拉晶体管PT2为Ptfet类型，其源极接第二电源Vpulse，漏极接存储节点QB，栅极接存储节点Q。SRAM两个下拉晶体管 NT1，NT2，其中第一下拉晶体管NT1为Ntfet类型，其漏极接存储节点Q，源极接地，栅极接存储节点QB。第二下拉晶体管PT2为Ntfet类型，其漏极接存储节点QB，源极接地，栅极接存储节点Q。SRAM两个数据传输晶体管为NT3， NT4。其中第一数据传输晶体管NT3，其漏极接存储节点Q，栅极接字线WL，源极接位线BL。其中第二数据传输晶体管NT4，其漏极接存储节点QB，栅极接字线WL，源极接位线BLB。

所述的MTJ写入模块包含第一控制管NM1和磁隧道结MTJ。此处NMOS 管第一控制管NM1漏极接CTRL1，源极接磁隧道结MTJ的T1端，栅极接该电路6T-SRAM部分的中的存储节点QB。非易失性存储器件磁隧道结MTJ自由层连接第三存储节点T1端，固定层连接RSL端。磁隧道结MTJ的状态为高阻态。在磁隧道结MTJ写入操作中，RSL固定为高电平，CTRL1固定为低电平。

所述的SRAM数据恢复模块包含第二控制管NT5，SRAM模块和一个磁隧道结MTJ。SRAM模块即SRAM数据存储模块，SRAM数据恢复路径的NMOS 管为NT5，其漏极连接SRAM的Q点，源极连接第三存储节点T1端，栅极连接CTRL2端。磁隧道结MTJ的自由层连接第三存储节点T1端，固定层连接RSL 端。

所述的磁隧道结MTJ数据恢复模块，包含第一控制管NM1和磁隧道结MTJ。在磁隧道结MTJ数据恢复操作中，外接复位控制信号RSL固定为低电平， CTRL1固定为高电平。

8T1M的结构如图3所示，工作原理如图4所示。

正常操作(SRAM写入操作)：其操作过程和普通6T-SRAM相同。CTRL1、 CTRL2、RSL保持在低电平。WL打开，SRAM单元准备写/读。

磁隧道结MTJ写入：8T1M的磁隧道结MTJ的初始值是AP(逻辑高)。操作开始，VDD、Vpulse和VRSL上的电压被拉到Vset。WL、CTRL1和CTRL2 停留在GND。此时如果QB＝0，NM1关闭。磁隧道结MTJ由于没有电流通过而保持先前的状态(AP)。如果Q＝0，QB＝1，第一控制管NM1打开。磁隧道结 MTJ的状态由AP变为P(逻辑低)。此时，外接复位控制信号RSL为Vset，CTRL1为低电平，对磁隧道结MTJ写0。

恢复：恢复操作有两个阶段：差分提供初始化(DSI)和脉冲覆盖(POW)。 CTRL1＝0，RSL＝0。首先VDD变为高，Vpulse为低电平，一段时间后Q＝1，QB＝0。此后再将Vpulse＝1，打开NT5。CTRL2接一个高电平短脉冲。如果磁隧道结 MTJ＝0时，Q点会在较短时间内放电为0。磁隧道结MTJ为1时，则Q不会放电为0。需要注意的是该过程中NT5打开的时间较短，比较难把握。

复位(磁隧道结MTJ写1)：在磁隧道结MTJ写入阶段前磁隧道结MTJ的初始状态必须为AP(逻辑高)。如果磁隧道结MTJ再写入以后变为P状态，那么为了确保下一次的电路正常工作需要恢复为AP。反之如果磁隧道结MTJ在复位阶段没有恢复为AP状态而是P状态。那么在下一次磁隧道结MTJ写入时，写入的是AP，则会出现无法写入的状况。因此恢复操作后，需要复位磁隧道结 MTJ的值，确保下一个操作正确执行。此时，外接复位控制信号RSL为低电平， CTRL1为高电平。若恢复阶段结束后，Q＝1，QB＝0，第一控制管NM1处于关闭状态，磁隧道结MTJ状态位AP(逻辑高)，无需恢复磁隧道结MTJ。若恢复阶段结束后，Q＝0，QB＝1，NM1晶体管处于开启状态，磁隧道结MTJ状态位 PAP(逻辑低)，将磁隧道结MTJ的值恢复为AP(逻辑高)。

本发明所使用的放着环境如下：SRAM工作阶段的电压传统nvSRAM采用 0.9V，而本发明(混合8T1M)所使用的工作电压为0.3V。由于TFET可以在超低电压下工作，使得其在0.3V可以正产工作。磁隧道结MTJ写入阶段的电压 Vset均为1.2V。恢复阶段传统nvSRAM的恢复阶段的工作电压为0.9V。本发明的恢复阶段的工作电压为0.5V。本发明(混合8T1M)比传统的nvSRAM多出一个阶段，即复位阶段。在复位阶段，电压Vreset采用1.2V。

图5为本发明所使用的TFET输出特性曲线。图6为本发明所使用的TFET 亚阈摆幅曲线图。所使用的TFET为AlGaSb/InAs异质结TFET，具有超低漏电的特性。图7为本发明和传统nvSRAM漏电对比图。由于结合了TFET超低漏电的特性，本发明的漏电比传统的nvSRAM降低两个数量级以上，大大改善了静态功耗。图8为本发明(混合81TM)和传统nvSRAM的写MTJ速度对比。传统nvSRAM写0速度最快的是7T1M-B，而本发明(混合8T1M)比7T1M-B写入速度快25％。此外，传统nvSRAM写1速度最快的是7T2M，而本发明(混合 8T1M)比7T2M写入速度快10％。因此，本发明在写入速度上相对比传统nvSRAM有较大提升。图9对比了传统nvSRAM恢复阶段能耗和本发明能耗。从图9中可以看出本发明的能耗比传统nvSRAM的能耗低一个数量级。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (5)

1.一种利用隧道场效应管抑制漏电的混合非易失性随机存储器，其特征在于该随机存储器SRAM包括上电后存储数据的SRAM存储模块、断电前保存数据的磁隧道结(MTJ)写入路径、电源恢复后SRAM数据恢复路径、磁隧道结(MTJ)数据恢复路径，SRAM存储模块包含六个TFET晶体管，即两个上拉集体管、两个下拉晶体管、两个数据传输晶体管；其中：

SRAM两个上拉晶体管包括第一上拉晶体管(PT1)和第二上拉晶体管(PT2)；其中第一上拉晶体管(PT1)为Ptfet类型，其源极接第一电源(VDD)，漏极接第一存储节点(Q)，栅极接第二存储节点(QB)；第二上拉晶体管(PT2)为Ptfet类型，其源极接第二电源(Vpulse)，漏极接第二存储节点(QB)，栅极接第一存储节点(Q)；

SRAM两个下拉晶体管包括第一下拉晶体管(NT1)和第二下拉晶体管(NT2)，其中第一下拉晶体管(NT1)为Ntfet类型，其漏极接第一存储节点(Q)，源极接地，栅极接第二存储节点(QB)；第二下拉晶体管(NT2)为Ntfet类型，其漏极接第二存储节点(QB)，源极接地，栅极接第一存储节点(Q)；

SRAM两个数据传输晶体管为第一数据传输晶体管(NT3)，第二数据传输晶体管(NT4)；其中第一数据传输晶体管(NT3)的漏极接第一存储节点(Q)，栅极接字线(WL)，源极接第一位线(BL)；第二数据传输晶体管(NT4)的漏极接第二存储节点(QB)，栅极接字线(WL)，源极接第二位线(BLB)。

2.根据权利要求1所述的利用隧道场效应管抑制漏电的混合非易失性随机存储器，其特征在于断电前保存数据的磁隧道结(MTJ)写入路径包含第一控制管(NM1)和磁隧道结(MTJ)；第一控制管(NM1)漏极接第一外接使能控制信号(CTRL1)，第一控制管(NM1)源极接第三存储节点(T1)，栅极接第二存储节点(QB)；磁隧道结(MTJ)自由层连接第三存储节点(T1)，固定层连接外接复位控制信号(RSL)。

3.根据权利要求2所述的利用隧道场效应管抑制漏电的混合非易失性随机存储器，其特征在于所述磁隧道结(MTJ)的状态为高阻态，在磁隧道结(MTJ)写入操作中，外接复位控制信号(RSL)固定为高电平，第一外接使能控制信号(CTRL1)固定为低电平。

4.根据权利1所述的利用隧道场效应管抑制漏电的混合非易失性随机存储器，其特征在于所述电源恢复后随机存储器SRAM数据恢复路径，即读路径包含第二控制管(NT5)和磁隧道结(MTJ)；读路径的第二控制管(NT5)漏极连接SRAM的第一存储节点(Q)，源极连接第三存储节点(T1)端，栅极连接第二外接使能控制信号(CTRL2)端，磁隧道结(MTJ)的自由层连接第三存储节点(T1)，固定层连接外接复位控制信号(RSL)端。

5.根据权利要求1所述的利用隧道场效应管抑制漏电的混合非易失性随机存储器，其特征在于所述磁隧道结(MTJ)数据恢复路径与写路径一样，在磁隧道结(MTJ)数据恢复操作中，第二外接使能控制信号(CTRL2)端固定为低电平，第一外接使能控制信号(CTRL1)固定为高电平。

Images