[go: up one dir, main page]

CN112151105B - 使用测试垫实时监测的存储器系统测试仪 - Google Patents

使用测试垫实时监测的存储器系统测试仪 Download PDF

Info

Publication number
CN112151105B
CN112151105B CN202010472233.7A CN202010472233A CN112151105B CN 112151105 B CN112151105 B CN 112151105B CN 202010472233 A CN202010472233 A CN 202010472233A CN 112151105 B CN112151105 B CN 112151105B
Authority
CN
China
Prior art keywords
nand
memory system
memory
test
analyzer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010472233.7A
Other languages
English (en)
Other versions
CN112151105A (zh
Inventor
A·维吉兰特
G·斯卡利西
A·波扎托
A·萨尔维奥尼
M·L·萨利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112151105A publication Critical patent/CN112151105A/zh
Application granted granted Critical
Publication of CN112151105B publication Critical patent/CN112151105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请案涉及使用测试垫实时监测的存储器系统测试仪。多种应用可包含系统及方法，其包含具有耦合到测试流控制器的分析器的存储器系统测试仪。所述测试流控制器可经布置以产生到存储器系统的测试信号，其中所述分析器经布置以耦合到所述存储器系统的封装平台的测试垫。所述分析器可将数据提供到所述测试流控制器以进行所述存储器系统的测试及/或调试，其中所述数据基于对所述封装平台的所述测试垫的实时监测。在各种实施例中，所述分析器可实时地将数据反馈提供到所述测试流控制器使得所述测试流控制器可实时地控制到所述存储器系统的测试信号流。揭示额外设备、系统及方法。

Description

使用测试垫实时监测的存储器系统测试仪
技术领域
本申请案涉及存储器系统测试仪，特定来说，涉及使用测试垫实时监测的存储器系统测试仪。
背景技术
存储器装置通常是提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器需要电力来维持其数据，且易失性存储器的实例包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等。非易失性存储器可在未供电时保留所存储数据，且非易失性存储器的实例包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻性随机存取存储器(RRAM)及三维(3D)XPointTM存储器等。
快闪存储器是作为非易失性存储器用于广泛范围的电子应用。快闪存储器装置通常包含允许高存储器密度、高可靠性及低电力消耗的单晶体管、浮动栅极或电荷俘获存储器单元的一或多个群组。两种常见类型的快闪存储器阵列架构包含NAND及NOR架构，其以每一者的基本存储器单元配置布置成的逻辑形式命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的存储器单元在源极线与位线之间源极到漏极串联耦合在一起。
NOR及NAND架构半导体存储器阵列两者通过解码器存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线而激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦经激活，所选择的存储器单元便可将其数据值放置于位线上，从而取决于特定单元被编程的状态而引起不同电流流动。在NAND架构半导体存储器阵列中，高偏置电压经施加到漏极侧选择栅极(SGD)线。耦合到每一群组的未经选择的存储器单元的栅极的字线以指定通过电压(例如，Vpass)驱动，以将每一群组的所述未经选择的存储器单元作为传递晶体管进行操作(例如，以不受其存储的数据值限制的方式传递电流)。接着，电流通过仅由每一群组的所选择的存储器单元限制的每一串联耦合群组而从源极线流动到位线，以将所选择的存储器单元的经电流编码数据值放置于位线上。
NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可经个别或共同地编程到一个或数个编程状态。例如，单电平单元(SLC)可表示两个编程状态(例如，1或0)中的一者，从而表示一个数据位。然而，快闪存储器单元还可表示两个以上编程状态中的一者，从而允许在不增加存储器单元的数目的情况下制造较高密度存储器，因为每一单元可表示一个以上二进制数字(例如，一个以上位)。此类单元可被称为多状态存储器单元、多数字单元或多电平单元(MLC)。在某些实例中，MLC可指代每单元可存储两个数据位(例如，四个经编程状态中的一者)的存储器单元，三电平单元(TLC)可指代每单元可存储三个数据位(例如，八个经编程状态中的一者)的存储器单元，且四电平单元(QLC)可每单元存储四个数据位。除非通过express语言或上下文另外明确指示，否则MLC在本文中在其更广泛背景中使用以指代每单元可存储一个以上数据位(即，可表示两个以上编程状态)的任何存储器单元。
传统存储器阵列是布置于半导体衬底的表面上的二维(2D)结构。为增加给定区域的存储器容量并降低成本，个别存储器单元的大小已减小。然而，对于减小个别存储器单元的大小及因此对于2D存储器阵列的存储器密度存在技术限制。作为响应，正开发三维(3D)存储器结构(例如3D NAND架构半导体存储器装置)以进一步增加存储器密度及降低存储器成本。
此类3D NAND装置通常包含串联(例如，漏极到源极)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间的存储单元串。在实例中，所述SGS或SGD可包含一或多个场效晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，所述串将垂直延伸通过含有相应字线的多个垂直间隔层。半导体结构(例如，多晶硅结构)可邻近一串存储单元延伸以形成用于所述串的所述存储单元的通道。在垂直串的实例中，所述多晶硅结构可呈垂直延伸柱的形式。在一些实例中，所述串可经“折叠”，且因此相对于U形柱布置。在其它实例中，多个垂直结构可彼此上下堆叠以形成存储单元串的堆叠阵列。
存储器阵列或装置可组合在一起以形成存储器系统的存储体，例如固态驱动(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD尤其可用作在例如性能、大小、重量、耐久性、操作温度范围及电力消耗方面相比于具有移动零件的传统硬驱动具有优势的计算机的主存储装置。例如，SSD可减少与磁盘驱动(例如，机电等)相关联的搜索时间、延时或其它延迟。SSD使用非易失性存储器单元(例如快闪存储器单元)消除内部电池供应要求，从而允许驱动更通用及紧致。
SSD可包含数个存储器装置(包含数个裸片或逻辑部件(例如，逻辑部件号或LUN))，且可包含执行操作所述存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。此类SSD可包含一或多个快闪存储器裸片，所述存储器裸片在其上包含数个存储器阵列及外围电路系统。所述快闪存储器阵列可包含组织成数个物理页的数个存储器单元块。在许多实例中，SSD还可包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可从主机接收与存储器操作相关联的命令，所述存储器操作例如在存储器装置与主机之间传送数据(例如，用户数据及相关联完整性数据，例如错误数据及地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。
一般来说，被管理NAND系统(也称为被管理NAND)经实现为与硬件控制器组合的一或多个个别NAND快闪存储器装置的组合，所述硬件控制器执行所述快闪存储器的管理特征。SSD、UFS及eMMC装置可为包含处理电路系统的被管理NAND存储器系统，所述处理电路系统例如存储器控制器、直接存储器存取(DMA)控制器及管理对物理存储器的存取的快闪存储器接口电路系统。在从存储器系统设计开始的这些存储器系统的寿命内的各个时间，进行相应被管理NAND存储器系统的测试及/或调试。关于测试及/或调试仪器及与此类仪器相关联的操作程序的增强可提供经改进的测试及/或调试效率。
发明内容
本申请案的一个方面涉及一种存储器系统测试仪，其包括：测试流控制器，其经布置以产生使用到存储器系统的存储器系统接口到所述存储器系统的测试信号以耦合到所述存储器系统的控制器，所述存储器系统具有通过所述存储器系统的总线耦合到所述存储器系统的所述控制器的一或多个存储器装置；及分析器，其耦合到所述测试流控制器，其中所述分析器经布置以使用到所述存储器系统的封装平台的测试垫的接口耦合到所述测试垫，其中所述测试垫耦合到所述存储器系统的所述总线，使得所述分析器可操作以将数据提供到所述测试流控制器以同时使用所述存储器系统接口及到所述测试垫的所述接口进行所述存储器系统的测试及/或调试，所述数据基于对所述封装平台的所述测试垫的实时监测。
本申请案的另一方面涉及一种处理器实施的方法，其包括：产生使用耦合到存储器系统的控制器的存储器系统接口从测试流控制器到所述存储器系统的测试信号流，所述存储器系统具有通过所述存储器系统的总线耦合到所述存储器系统的所述控制器的一或多个存储器装置；使用经由到所述测试垫的接口耦合到所述封装平台的所述测试垫的分析器监测所述存储器系统的封装平台的测试垫，其中所述测试垫耦合到所述存储器系统的所述总线且其中所述分析器耦合到作为存储器系统测试仪的部分的所述测试流控制器；将数据从所述分析器提供到所述测试流控制器，所述数据基于对所述封装平台的所述测试垫的实时监测；及由所述测试流控制器使用所述数据以同时使用所述存储器系统接口及到所述测试垫的所述接口进行所述存储器系统的测试及/或调试，包含基于所述数据控制所述测试信号的所述流。
本申请案的又另一方面涉及一种存储指令的机器可读存储装置，所述指令在由一或多个处理器执行时致使机器执行操作以：由所述机器的测试流控制器产生使用耦合到存储器系统的控制器的存储器系统接口到所述存储器系统的测试信号流，所述存储器系统具有通过所述存储器系统的总线耦合到所述存储器系统的所述控制器的一或多个存储器装置；当所述分析器经由到封装平台的测试垫的接口耦合到所述测试垫时，由所述机器的分析器监测所述存储器系统的所述封装平台的所述测试垫，其中所述测试垫耦合到所述存储器系统的所述总线，其中所述分析器耦合到作为存储器系统测试仪的部分的所述测试流控制器；将数据从所述分析器提供到所述测试流控制器，所述数据基于对所述封装平台的所述测试垫的实时监测；及由所述测试流控制器使用所述数据同时使用所述存储器系统接口及到所述测试垫的所述接口进行所述存储器系统的测试及/或调试，包含基于所述数据控制所述测试信号的所述流。
附图说明
不一定按比例绘制的图式通常通过实例而非通过限制说明本文档中所论述的各个实施例。
图1说明根据各种实施例的包含存储器装置的环境的实例。
图2及3说明根据各种实施例的三维NAND架构半导体存储器阵列的实例的示意图。
图4说明根据各种实施例的存储器模块的实例框图。
图5是说明根据各种实施例的其上可实施一或多个实施例的机器的实例的框图。
图6展示根据各种实施例的可附接到封装平台的呈封装形式的存储器系统的实例。
图7是根据各种实施例的具有可操作以测试及/或调试存储器系统的存储器系统测试仪的实例系统的框图。
图8是根据各种实施例的具有可操作以测试及/或调试存储器系统的存储器系统测试仪的实例系统的框图，其中存储器系统构造为被管理NAND存储器系统。
图9是根据各种实施例的进行存储器系统的测试及/或调试的实例方法的特征的流程图。
图10是根据各种实施例的具有可操作以测试及/或调试存储器系统的存储器系统测试仪的实例系统的框图。
具体实施方式
以下详细描述参考通过说明(且非限制)展示可在其中实践发明的各种实施例的附图。充分详细地描述这些实施例以使所属领域的技术人员能够实践这些及其它实施例。可利用其它实施例，且可对这些实施例作出结构、逻辑、机械及电改变。各种实施例不一定是互相排斥的，因为一些实施例可与一或多个其它实施例组合以形成新的实施例。以下详细描述因此不应以限制意义理解。
通常，在用于故障分析的NAND测试模式的常规布置中，耦合到NAND接口的NAND测试仪用于耦合到被管理NAND系统的NAND总线以测试被管理NAND系统的NAND装置。任选地，耦合到被管理NAND接口的常规被管理NAND测试仪用于通过被管理NAND系统的控制器(其中所述控制器被迫使处于高阻抗状态)耦合到被管理NAND系统的NAND总线以测试被管理NAND系统的NAND装置。通常，在用于调试的NAND验证模式的常规布置中，耦合到被管理NAND接口的常规被管理NAND测试仪用于通过被管理NAND系统的控制器耦合到被管理NAND系统的NAND总线，以通过经由NAND接口耦合到NAND总线的单独常规逻辑分析器调试被管理NAND系统的NAND装置。
在各种实施例中，存储器测试仪可用与分析器集成的测试流控制器来实施。分析器可经布置为实时分析器。存储器测试仪可经构造为被管理NAND存储器测试仪。从存储器测试仪的分析器实时地产生的信号及信息可由存储器测试仪的测试流控制器使用以驱动测试流以提供被管理NAND系统的测试及调试。被管理NAND接口及NAND接口两者可同时用于提供高级被管理NAND测试，其中被管理NAND测试流取决于NAND装置内部电压及/或通过实时监测测试垫确定的被管理NAND内部电压的状态。
分析器可经构造为被管理NAND实时分析器以在实时模式中处理被管理NAND存储器系统中的NAND活动。实时模式可提供计数(例如)写入放大因子(WAF)的NAND操作的产生。实时模式可提供NAND操作分布的产生，例如损耗平衡。实时模式可提供NAND操作日志记录器的产生，例如固件扭转。实时模式可提供NAND操作状态信号的产生，例如被管理NAND电流峰值分析。
分析器可与逻辑分析器功能一起操作，所述逻辑分析器功能可将NAND操作的命令及地址的完整描述的日志提供到被管理NAND系统的NAND装置。可在无测试时间约束的情况下进行记录的实时处理，这可实现(例如)NAND覆盖及损耗平衡。来自存储器测试仪的分析器的数据可由存储器测试仪使用以提供可起始与存储器测试仪耦合的存储器系统的特定测试的产生的触发器。
具有集成测试流控制器及分析器的此存储器测试仪可在与被管理NAND系统一起操作时提供数个功能。存储器测试仪可使用被管理NAND系统安置于其上的封装平台的测试垫监测被管理NAND系统的内部电压。存储器测试仪可完全与电力管理器工具一起工作。例如，存储器测试仪连同电力管理器工具一起可执行峰值电流分析。电力管理器工具可任选地与存储器测试仪集成。存储器测试仪可经构造以与被管理NAND系统的开发步骤的执行兼容，例如，在固件(FW)开销的分析及电力损耗有效性方面。此存储器测试仪的分析器可完全嵌入测试流控制器，其中测试流控制器实施于现场可编程门阵列(FPGA)中。可完全嵌入基于FPGA的系统中的测试流控制器的分析器，例如实时分析器，可提供用来测试及/或调试的低成本方法。
电子装置(例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用中的电子装置(例如，汽车传感器、控制部件、驾驶员辅助系统、乘客安全或舒适系统等)，及因特网连接设备或装置(例如，物联网(IoT)装置等))尤其取决于电子装置的类型、使用环境、性能预期等而具有变化存储需求。
电子装置可分成若干主要组件：处理器(例如，中央处理部件(CPU)或其它主处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双倍数据速率同步DRAM(DDR SDRAM)等)；及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC或其它存储器卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理部件(GPU)、电力管理电路、基带处理器或一或多个收发器电路等。
图1说明包含经配置以经由通信接口通信的主机装置105及存储器装置110的环境100的实例。主机装置105或存储器装置110可包含于各种产品150(例如物联网(IoT)装置(例如，冰箱或其它设备、传感器、电动机或致动器、移动通信装置、汽车、无人机等))中以支持产品150的处理、通信或控制。
存储器装置110包含存储器处理装置115及包含(例如)数个个别存储器裸片(例如，三维(3D)NAND裸片的堆叠)的存储器阵列120。在3D架构半导体存储器技术中，垂直结构经堆叠，从而增加层、物理页的数目且相应地增加存储器装置(例如，存储装置)的密度。在实例中，存储器装置110可为离散存储器或主机装置105的存储装置组件。在其它实例中，存储器装置110可为与主机装置105的一或多个其它组件堆叠或以其它方式一起包含的集成电路(例如，芯片上系统(SOC)等)的一部分。
一或多个通信接口可用于在存储器装置110与主机装置105的一或多个其它组件之间传送数据，所述其它组件例如串行高级附接技术(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口，或一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、存储器卡读取器，或在存储器装置110外部的一或多个其它电子装置。在一些实例中，主机装置105可为具有参考图5的机器500所论述的组件的某部分或全部的机器。
存储器处理装置115可从主机装置105接收指令，且可与存储器阵列120通信(例如)以将数据传送(例如，写入或擦除)到存储器阵列120的存储器单元、平面、子块、块或页中的一或多者或从存储器阵列的存储器单元、平面、子块、块或页中的一或多者传送(例如，读取)数据。存储器处理装置115可尤其包含电路系统或固件(包含一或多个组件或集成电路)。例如，存储器处理装置115可包含经配置以控制跨存储器阵列120的存取及提供主机装置105与存储器装置110之间的转译层的一或多个存储器控制部件、电路或组件。存储器处理装置115可包含一或多个输入/输出(I/O)电路、线或接口以将数据传送到存储器阵列120或从存储器阵列120传送数据。存储器处理装置115可包含存储器管理器125及阵列控制器135。
存储器管理器125可尤其包含电路系统或固件，例如与各种存储器管理功能相关联的数个组件或集成电路。出于本描述的目的，实例存储器操作及管理功能将在NAND存储器的上下文中描述。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似存储器操作或管理功能。此类NAND管理功能包含损耗平衡(例如，废弃项目收集或回收)、错误检测或校正、块引退(retirement)，或一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如，从主机接收的命令)剖析或格式化成装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如，以完成各种存储器管理功能)。
存储器管理器125可包含经配置以维持与存储器装置110的一或多个组件相关联的各种信息(例如，与耦合到存储器处理装置115的存储器阵列或一或多个存储器单元相关联的各种信息)的一组管理表130。例如，管理表130可包含关于耦合到存储器处理装置115的存储器单元的一或多个块的块年限、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果错误计数中的一或多者的经检测错误的数目高于阈值，那么位错误可被称为不可校正位错误。管理表130尤其可维持可校正或不可校正位错误的计数。
阵列控制器135可尤其包含经配置以控制与将数据写入到耦合到存储器处理装置115的存储器装置110的一或多个存储器单元、从所述一或多个存储器单元读取数据或擦除所述一或多个存储器单元相关联的存储器操作的电路系统或组件。所述存储器操作可基于(例如)从主机装置105接收或在内部由存储器管理器125产生(例如，与损耗平衡、错误检测或校正等相关联)的主机命令。
阵列控制器135可包含错误校正码(ECC)组件140，ECC组件140可尤其包含经配置以检测或校正与将数据写入到耦合到存储器处理装置115的存储器装置110的一或多个存储器单元或从所述一或多个存储器单元读取数据相关联的错误的ECC引擎或其它电路系统。存储器处理装置115可经配置以主动地检测与数据的各种操作或存储相关联的错误发生(例如，位错误、操作错误等)及从所述错误发生恢复，同时维持在主机装置105与存储器装置110之间传送的数据的完整性，或维持经存储数据的完整性(例如，使用冗余RAID存储等)，且可移除(例如，引退)有故障的存储器资源(例如，存储器单元、存储器阵列、页、块等)以防止未来错误。
存储器阵列120可包含布置成(例如)数个装置、平面、子块、块或页的若干存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592个数据字节(B)(16,384+2208个字节)、每块1536页、每平面548个块及每装置4个或4个以上平面。作为另一实例，32GB MLC存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592个数据字节(B)(16,384+2208个字节)、每块1024页、每平面548个块及每装置4个平面，但具有对应TLC存储器装置的一半所需写入时间及两倍编程/擦除(P/E)循环。其它实例可包含其它数目或布置。在一些实例中，存储器装置或其一部分可选择性地在SLC模式或在所要MLC模式(例如TLC、QLC等)中操作。
在操作中，数据通常以页写入到NAND存储器装置110或从NAND存储器装置110读取，且以块擦除。然而，一或多个存储器操作(例如，读取、写入、擦除等)可视需要对较大或较小存储器单元群组执行。NAND存储器装置110的数据传送大小通常被称为页，而主机的数据传送大小通常被称为区段。
尽管数据页可包含用户数据(例如，包含数个数据区段的数据有效负载)及其对应元数据的数个字节，但所述页的大小通常仅指代用于存储所述用户数据的字节的数目。作为实例，具有4KB的页大小的数据页可包含4KB的用户数据(例如，呈现512B的区段大小的8个区段)以及对应于所述用户数据的数个字节(例如，32B、54B、224B等)的元数据，例如完整性数据(例如，错误检测或校正码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可提供不同页大小，或可能需要与其相关联的不同量的元数据。例如，不同存储器装置类型可具有不同位错误率，此可导致确保所述页数据的完整性所需的不同量的元数据(例如，具有较高位错误率的存储器装置与具有较低位错误率的存储器装置相比可能需要更多字节的错误校正码数据)。作为实例，多电平单元(MLC)NAND快闪装置可能具有高于对应单电平单元(SLC)NAND快闪装置的位错误率。因而，与对应SLC装置相比，MLC装置可能需要更多用于错误数据的元数据字节。
图2说明包含组织成块(例如，块A 201A、块B 201B等)及子块(例如，子块A0 201A0、子块An 201An、子块B0 201B0、子块Bn 201Bn等)的数串存储器单元(例如，第一到第三A0存储器串205A0到207A0、第一到第三An存储器串205An到207An、第一到第三B0存储器串205B0到207B0、第一到第三Bn存储器串205Bn到207Bn等)的3D NAND架构半导体存储器阵列200的实例示意图。存储器阵列200表示比通常将在存储器装置的块、装置或其它部件中找到的类似结构数目更大的类似结构的一部分。
每一存储器单元串包含在源极线(SRC)235或源极侧选择栅极(SGS)(例如，第一到第三A0SGS 231A0到233A0、第一到第三An SGS 231An到233An、第一到第三B0SGS231B0到233B0、第一到第三Bn SGS 231Bn到233Bn等)与漏极侧选择栅极(SGD)(例如，第一到第三A0SGD 226A0到228A0、第一到第三An SGD 226An到228An、第一到第三B0SGD 226B0到228B0、第一到第三Bn SGD 226Bn到228Bn等)之间沿着Z方向源极到漏极堆叠的电荷存储晶体管(例如，浮动栅极晶体管、电荷俘获结构等)的数个层。3D存储器阵列200中的每一串存储器单元可沿着X方向布置为数据线(例如，位线(BL)BL0到BL2 220到222)，且沿着Y方向布置为物理页。
在物理页内，每一层表示存储器单元行，且每一存储器单元串表示列。子块可包含一或多个物理页。块可包含数个子块(或物理页)(例如，128个、256个、384个等)。尽管本文中说明为具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三串存储器单元，且每一串具有8层存储器单元，但在其它实例中，存储器阵列200可包含更多或更少块、子块、物理页、存储器单元串、存储器单元或层。例如，每一串存储器单元可视需要包含更多或更少层(例如，16个、32个、64个、128个等)，以及在电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的一或多个额外半导体材料层。作为实例，48GB TLC NAND存储器装置可包含每页18,592个数据字节(B)(16,384+2208个字节)、每块1536页、每平面548个块及每装置4个或4个以上平面。
存储器阵列200中的每一存储器单元包含耦合到(例如，电连接到或以其它方式可操作地连接到)存取线(例如，字线(WL)WL00 210A到WL70 217A、WL01 210B到WL71 217B等)的控制栅极(CG)，所述存取线视需要跨特定层或层的一部分共同耦合控制栅极(CG)。3D存储器阵列200中的特定层及相应地串中的特定存储器单元可使用相应存取线来存取或控制。选择栅极群组可使用各种选择线来存取。例如，第一A0SGD 226A0到第三A0SGD 228A0可使用A0SGD线SGDA0 225A0存取，第一An SGD 226An到第三An SGD228An可使用An SGD线SGDAn225An存取，第一B0SGD 226B0到第三B0SGD 228B0可使用B0SGD线SGDB0 225B0存取，且第一BnSGD 226Bn到第三Bn SGD 228Bn可使用Bn SGD线SGDBn 225Bn存取。第一A0SGS 231A0到第三A0SGS 233A0及第一An SGS231An到第三An SGS 233An可使用栅极选择线SGS0 230A存取，且第一B0SGS 231B0到第三B0SGS 233B0及第一Bn SGS 231Bn到第三Bn SGS 233Bn可使用栅极选择线SGS1230B存取。
在实例中，存储器阵列200可包含经配置以耦合所述阵列的相应层的每一存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)的数个半导体材料(例如，多晶硅等)层。存储器阵列200中的特定存储器单元串可使用位线(BL)及选择栅极等的组合存取、选择或控制，且在所述特定串中的一或多个层处的特定存储器单元可使用一或多个存取线(例如，字线)存取、选择或控制。
图3说明包含布置成串(例如，第一到第三串305到307)及层(例如，说明为相应字线(WL)WL0 310到WL7 317、漏极侧选择栅极(SGD)线325、源极侧选择栅极(SGS)线330等)的二维阵列的多个存储器单元302及感测放大器或装置360的NAND架构半导体存储器阵列300的一部分的实例示意图。例如，存储器阵列300可说明例如图2中所说明的3D NAND架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图。
每一存储器单元串使用相应源极侧选择栅极(SGS)(例如，第一SGS 331到第三SGS333)耦合到源极线(SRC)，且使用相应漏极侧选择栅极(SGD)(例如，第一SGD 326到第三SGD 328)耦合到相应数据线(例如，第一位线(BL)BL0 320到第三BL2 322)。尽管在图3的实例中经说明具有8个层(例如，使用字线(WL)WL0 310到WL7 317)及三个数据线(BL0 326到BL2 328)，但其它实例可视需要包含具有更多或更少层或数据线的存储器单元串。
在NAND架构半导体存储器阵列(例如实例存储器阵列300)中，所选择的存储器单元302的状态可通过感测与含有所述所选择的存储器单元的特定数据线相关联的电流或电压变化而存取。存储器阵列300可(例如，由控制电路、一或多个处理器、数字逻辑等)使用一或多个驱动器存取。在实例中，一或多个驱动器可通过取决于需要对特定存储器单元或存储器单元集合执行的操作的类型将特定电势驱动到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择栅极而激活所述特定存储器单元或存储器单元集合。
为将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到所选择的字线(例如，WL4)且因此施加到耦合到所述所选择的字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一控制栅极(CG)341到第三控制栅极(CG)343)。编程脉冲可(例如)以15V或接近15V开始，且在某些实例中可在每一编程脉冲施加期间增加量值。在将编程电压施加到所选择的字线时，可将电势(例如接地电势(例如，Vss))施加到作为编程目标的存储器单元的数据线(例如，位线)及衬底(及因此源极与漏极之间的沟道)，从而导致从所述沟道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或福勒-诺德汉(FN)穿隧等)。
相比来说，通过电压(Vpass)可施加到具有不作为编程目标的存储器单元的一或多个字线，或禁止电压(例如，Vcc)可施加到具有不作为编程目标的存储器单元的数据线(例如，位线)(例如)以禁止电荷从沟道转移到此类非目标存储器单元的浮动栅极。所述通过电压可(例如)取决于经施加通过电压与作为编程目标的字线的近接性而改变。所述禁止电压可包含相对于接地电势(例如，Vss)的供应电压(Vcc)，例如来自外部源或供应器(例如，电池、AC到DC转换器等)的电压。
作为实例，如果将编程电压(例如，15V或更大)施加到特定字线(例如WL4)，那么可将10V的通过电压施加到一或多个其它字线(例如WL3、WL5等)以禁止对非目标存储器单元进行编程，或保留存储于不作为编程目标的此类存储器单元上的值。在经施加编程电压与非目标存储器单元之间的距离增加时，抑制对非目标存储器单元进行所需的通过电压可减小。例如，在将15V的编程电压施加到WL4的情况下，可将10V的通过电压施加到WL3及WL5，可将8V的通过电压施加到WL2及WL6，可将7V的通过电压施加到WL1及WL7等。在其它实例中，通过电压或字线的数目等可更高或更低，或更多或更少。
耦合到数据线(例如，第一、第二或第三位线(BL0到BL2)320到322)中的一或多者的感测放大器360可通过感测特定数据线上的电压或电流而检测相应数据线中的每一存储器单元的状态。
在施加一或多个编程脉冲(例如，Vpgm)之间，可执行验证操作以确定所选择的存储器单元是否已达到其预期编程状态。如果所述所选择的存储器单元已达到其预期编程状态，那么可禁止对其进行进一步编程。如果所述所选择的存储器单元尚未达到其预期编程状态，那么可施加额外编程脉冲。如果所选择的存储器单元在特定数目个(例如，最大数目)编程脉冲之后未达到其预期编程状态，那么所选择的存储器单元或与此所选择的存储器单元相关联的串、块或页可经标记为有缺陷。
为擦除存储器单元或存储器单元群组(例如，通常以块或子块执行擦除)，可将擦除电压(Vers)(例如，通常为Vpgm)施加到作为擦除的目标的存储器单元的衬底(及因此源极与漏极之间的沟道)(例如，使用一或多个位线、选择栅极等)，而使目标存储器单元的字线保持于电势(例如接地电势(例如，Vss))，从而导致从目标存储器单元的浮动栅极到沟道的电荷转移(例如，直接注入或福勒-诺德汉(FN)穿隧等)。
图4说明存储器装置400的实例框图，存储器装置400包含：存储器阵列402，其具有多个存储器单元404；一或多个电路或组件，其用以提供与存储器阵列402的通信或对存储器阵列402执行一或多个存储器操作。存储器装置400可包含行解码器412、列解码器414、感测放大器420、页缓冲器422、选择器424、输入/输出(I/O)电路426及存储器控制部件430。
存储器阵列402的存储器单元404可布置成块(例如第一块402A及第二块402B)。每一块可包含子块。例如，第一块402A可包含第一子块402A0及第二子块402An，且第二块402B可包含第一子块402B0及第二子块402Bn。每一子块可包含数个物理页，每一页包含数个存储器单元404。尽管本文中说明为具有两个块，每一块具有两个子块，且每一子块具有数个存储器单元404，但在其它实例中，存储器阵列402可包含更多或更少块、子块、存储器单元等。在其它实例中，存储器单元404可布置成数个行、列、页、子块、块等，且使用(例如)存取线406、第一数据线410或一或多个选择栅极、源极线等存取。
存储器控制部件430可根据在控制线432上接收的一或多个信号或指令(例如，包含指示所要操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号)或在一或多个地址线416上接收的地址信号(A0到AX)来控制存储器装置400的存储器操作。在存储器装置400外部的一或多个装置可控制控制线432上的控制信号的值或地址线416上的地址信号的值。在存储器装置400外部的装置的实例可包含(但不限于)图4中未说明的主机、存储器控制器、处理器或一或多个电路或组件。
存储器装置400可使用存取线406及第一数据线410以将数据传送(例如，写入或擦除)到存储器单元404中的一或多者或从存储器单元404中的一或多者传送(例如，读取)数据。行解码器412及列解码器414可从地址线416接收及解码地址信号(A0到AX)，可确定应存取哪些存储器单元404，且可提供信号到例如上文所描述的存取线406(例如，多个字线(WL0到WLm)中的一或多者)或第一数据线410(例如，多个位线(BL0到BLn)中的一或多者)中的一或多者。
存储器装置400可包含经配置以使用第一数据线410确定存储器单元404上的数据的值(例如，读取)或待确定写入到存储器单元404的数据的值的感测电路系统(例如感测放大器420)。例如，在存储器单元404的所选择的串中，感测放大器420中的一或多者可响应于在存储器阵列402中流动通过所述所选择的串到数据线410的读取电流而读取所选择的存储器单元404中的逻辑电平。
在存储器装置400外部的一或多个装置可使用I/O线(DQ0到DQN)408、地址线416(A0到AX)或控制线432与存储器装置400通信。输入/输出(I/O)电路426可使用I/O线408根据(例如)控制线432及地址线416将数据值传送到存储器装置400中或从存储器装置400传送出数据值(例如传送到页缓冲器422或存储器阵列402中或从页缓冲器422或存储器阵列402传送出)。页缓冲器422可在将从存储器装置400外部的一或多个装置接收的数据编程到存储器阵列402的相关部分中之前存储所述数据，或可在将从存储器阵列402读取的数据传输到存储器装置400外部的一或多个装置之前存储所述数据。
列解码器414可接收地址信号(A0到AX)并将其解码成一或多个列选择信号(CSEL1到CSELn)。选择器424(例如，选择电路)可接收所述列选择信号(CSEL1到CSELn)且选择页缓冲器422中表示将从存储器单元404读取或编程到存储器单元404中的数据的值的数据。所选择的数据可使用第二数据线418在页缓冲器422与I/O电路426之间传送。
存储器控制部件430可从外部源或供应器(例如，内部或外部电池、AC到DC转换器等)接收正及负供应信号，例如供应电压(Vcc)434及负供应(Vss)436(例如，接地电势)。在某些实例中，存储器控制部件430可包含用以在内部提供正或负供应信号的调节器428。
图5说明可在其上执行本文中所论述的技术(例如，方法论)中的任一者或多者的实例机器500的框图。在替代性实施例中，机器500可作为独立装置操作或可连接(例如，联网)到其它机器。在联网部署中，机器500可在服务器-客户端网络环境中以服务器机器、客户端机器或两者的身份操作。在实例中，机器500可充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器500可为个人计算机(PC)、平板计算机PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络设备、IoT装置、汽车系统，或能够(循序或以其它方式)执行指定由所述机器所采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”还应被视为包含个别或联合执行一(或多个)指令集以执行本文中所论述的方法论中的任一者或多者(例如云计算、软件即服务(SaaS)、其它计算机集群配置)的机器的任何集合。
如本文中所描述，实例可包含逻辑、组件、装置、封装或机构，或可通过逻辑、组件、装置、封装或机构操作。电路系统是在包含硬件(例如，简单电路、门、逻辑等)的有形实体中实施的电路集合(例如，一组电路)。电路系统成员资格可随着时间及基础硬件可变性而为灵活的。电路系统包含在操作时可单独或组合地执行特定任务的成员。在实例中，电路系统的硬件可经恒定地设计以实施特定操作(例如，硬接线)。在实例中，电路系统的硬件可包含可变地连接的物理组件(例如，执行部件、晶体管、简单电路等)，包含物理上经修改(例如，不变质量粒子的磁性可移动、电可移动放置等)以编码所述特定操作的指令的计算机可读媒体。在连接物理组件时，硬件构成的基础电性质(例如)从绝缘体改变到导体或反之亦然。指令使参与硬件(例如，执行部件或负载机构)能够经由可变连接产生硬件中的电路系统的成员以在操作中实施特定任务的部分。因此，当装置操作时，计算机可读媒体通信地耦合到电路系统的其它组件。在实例中，物理组件中的任何者可用于一个以上电路系统的一个以上成员中。例如，在操作下，执行部件可在一时间点用于第一电路系统的第一电路中且在不同时间由第一电路系统中的第二电路或由第二电路系统中的第三电路重用。
机器(例如，计算机系统)500(例如，主机装置105、存储器装置110等)可包含硬件处理器502(例如，中央处理部件(CPU)、图形处理部件(GPU)、硬件处理器核心或其任何组合，例如存储器处理装置115等)、主存储器504及静态存储器506，其中一些或全部可经由互连(例如，总线)508彼此通信。机器500可进一步包含显示器装置510、字母数字输入装置512(例如，键盘)及用户接口(UI)导航装置514(例如，鼠标)。在实例中，显示器装置510、输入装置512及UI导航装置514可为触摸屏显示器。机器500可另外包含存储装置(例如，驱动部件)521、信号产生装置518(例如，扬声器)、网络接口装置520及一或多个传感器516(例如全球定位系统(GPS)传感器、指南针、加速度计或其它传感器)。机器500可包含输出控制器528，例如用以与一或多个外围装置(例如，打印机、读卡器等)通信或控制一或多个外围装置的串行(例如，通用串行总线(USB))、并行、或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接。
存储装置521可包含其上存储体现本文中所描述的技术或功能中的任一者或多者或由本文中所描述的技术或功能中的任一者或多者利用的一或多组数据结构或指令524(例如，软件)的机器可读媒体522。指令524还可完全或至少部分驻留于主存储器504内、静态存储器506内或在所述指令由机器500执行期间驻留于硬件处理器502内。在实例中，硬件处理器502、主存储器504、静态存储器506或存储装置521中的一者或任何组合可构成机器可读媒体522。
虽然机器可读媒体522说明为单个媒体，但术语“机器可读媒体”可包含经配置以存储一或多个指令524的单个媒体或多个媒体(例如，集中式或分布式数据库或相关联高速缓存及服务器)。
术语“机器可读媒体”可包含能够存储、编码或载送由机器500执行的指令且致使机器500执行本发明的技术中的任一者或多者，或能够存储、编码或载送由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器以及光学及磁性媒体。在实例中，集结型(massed)机器可读媒体包括具有多个不变(例如，静止)质量的粒子的机器可读媒体。因此，集结型机器可读媒体并非是暂时性传播信号。集结型机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))及快闪存储器装置；磁盘，例如内部硬盘及可抽换式磁盘；磁光盘；及CD-ROM及DVD-ROM磁盘。
经存储于存储装置521上的指令524(例如，软件、程序、操作系统(OS)等)或其它数据可由存储器504存取以供处理器502使用。存储器504(例如，DRAM)通常是快速但易失性的，且因此是不同于存储装置521(例如，SSD)的存储类型，存储装置521适于长期存储(包含在“关闭”状态时)。由用户或机器500使用的指令524或数据通常加载于存储器504中以供处理器502使用。当存储器504已满时，可分配来自存储装置521的虚拟空间以补充存储器504；然而，因为存储装置521通常比存储器504慢，且写入速度通常是读取速度的至少1/2，所以使用虚拟存储器会归因于存储装置延时而大幅降低用户体验(相比于存储器504，例如，DRAM)。此外，将存储装置521用于虚拟存储器可大幅地缩减存储装置521的可用使用期限。
相比于虚拟存储器，虚拟存储器压缩(例如，核心特征“ZRAM”)使用存储器的部分作为经压缩块存储装置以避免分页到存储装置521。分页在经压缩块中发生直到必须将此数据写入到存储装置521。虚拟存储器压缩增加存储器504的可用大小，同时减少存储装置521上的损耗。
经优化用于移动电子装置或移动存储装置的存储装置通常包含MMC固态存储装置(例如，微型安全数字(microSDTM)卡等)。MMC装置包含与主机装置的数个并行接口(例如，8位并行接口)，且通常为可从所述主机装置卸除及分离的组件。相比来说，eMMCTM装置经附接到电路板且被视为主机装置的组件，所述组件具有匹敌基于串行ATATM(串行AT(高级技术)附接，或SATA)的SSD装置的读取速度。然而，对于移动装置性能的需求持续增加，例如完全启用虚拟或增强现实装置，利用增加的网络速度等。响应于此需求，存储装置已从并列通信接口转换到串行通信接口。通用快闪存储(UFS)装置(包含控制器及固件)使用与专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，从而进一步提高更大读取/写入速度。
指令524可进一步经过通信网络526使用传输媒体经由利用数个传送协议中的任一者(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)的网络接口装置520进行发射或接收。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络及无线数据网络(例如，电气及电子工程师协会(IEEE)802.11系列标准(称为)、IEEE 802.16系列标准(称为/>)、IEEE 802.15.4系列标准、对等(P2P)网络，等等)。在实例中，网络接口装置520可包含一或多个物理插孔(例如，以太网、同轴或电话插孔)或一或多个天线以连接到通信网络526。在实例中，网络接口装置520可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一者进行无线通信。术语“传输媒体”应被视为包含能够存储、编码或载送由机器500执行的指令的任何信号，且包含促进此软件的通信的数字或模拟通信信号或其它信号。
图6展示可附接到封装平台669的呈封装形式的存储器系统660的实例的实施例。定位于封装平台669的中心区域中的连接节点671可经实施为用于在耦合到封装平台669时将信号及电力传递到存储器系统660的垫。连接节点671可经实施为由联合电子设备工程会议(JEDEC)的标准定义的球阵列。连接节点671可用于提供输入信号、传回输出信号及电力电平到存储器系统660的组件。用于耦合到存储器系统660的连接节点671的此应用可结合安置在存储器系统660在产品中的最后应用中的封装平台669使用。
存储器系统660可以数种不同格式实现。存储器系统660可包含存储器装置、多个存储器装置或一或多个存储器装置连同处理电路系统。处理电路系统可包含(但不限于)用以管理对一或多个存储器装置的物理存储器的存取的电路系统，例如存储器控制器、直接存储器存取(DMA)控制器及存储器接口电路系统。存储器系统660可包含SSD、UFS及eMMC装置或一或多个其它存储器装置。存储器系统660可包含被管理NAND系统。存储器系统660可包含执行逻辑功能以操作存储器装置或与外部系统介接的一或多个处理器或其它存储器控制器。
存储器系统660可从主机接收与存储器操作相关联的命令，例如在存储器系统660的存储器装置与主机之间传送数据(例如，用户数据及相关联完整性数据，例如错误数据及地址数据等)的读取或写入操作、从存储器装置擦除数据的擦除操作或执行一或多个其它存储器操作。可在存储器系统660附接到封装平台669的情况下提供这些命令及与主机的交换，其中封装平台669与所述主机或与多个主机通信。
定位于外围区域中的连接节点672是其用途被提供为可由存储器供应商定义的接触机构的连接。连接节点672可经构造为不具有球的测试垫。连接节点672可用于测试。在测试之后，可使耦合到封装平台669的存储器系统660可用于插入在存储器系统660在产品中的最后应用中。在存储器系统660在产品应用中耦合到封装平台669的情况下，可向主机存取屏蔽连接节点672。在其它应用中，在存储器系统660在其它应用的产品中耦合到封装平台669的情况下，可向主机存取提供连接节点672以用于在产品应用环境中进行测试。替代地，在测试之后，可使存储器系统660可从封装平台669解耦且可使其可用于在存储器系统660在产品中的最后应用中耦合到另一封装平台。在另一封装平台上，连接节点672可被屏蔽或可用于在产品应用环境中进行测试。
图7是具有可操作以测试及/或调试存储器系统760的存储器系统测试仪755的实例系统700的实施例的框图。存储器系统760可类似于图1的存储器装置110那样在产品应用中操作。存储器系统760可耦合到具有测试垫772及774的封装平台769。存储器系统760及封装平台769可类似于图6的存储器系统660及封装平台669那样构造。存储器系统测试仪755可包含测试流控制器757及分析器758，其中分析器758耦合到测试流控制器757。测试流控制器757可经布置以产生到存储器系统760的测试信号。分析器758可经布置以耦合到存储器系统760的封装平台769的测试垫772及774，其中分析器758可操作以将数据提供到测试流控制器757以进行存储器系统760的测试及/或调试。所述数据可基于封装平台769的测试垫772及/或774的实时监测。
分析器758可经实施为实时分析器758以实时监测及接收来自存储器系统760的数据并将分析实时提供到测试流控制器757。在各种实施例中，分析器758可将数据反馈实时提供到测试流控制器757使得测试流控制器757可实时控制到存储器系统760的测试信号流。测试流控制器757及分析器758可一起集成于现场可编程门阵列系统中。
测试流控制器757可产生经由耦合到存储器系统760的处理装置765的接口(I/F)770到存储器系统760的测试信号流。I/F 770可经实现为总线。I/F 770可耦合到封装平台769的连接节点(未展示)。这些连接节点可类似于图6的封装平台669的连接节点671，耦合到存储器系统760的所述连接节点定位于封装平台769的中心区域中。在由存储器系统测试仪755对存储器系统760的测试及/或调试完成之后，与I/F 770耦合的封装平台769的这些连接节点可用于耦合到主机。从测试流控制器757产生的测试信号可由处理装置765接收以用于通过存储器总线767路由到存储器装置762。存储器装置762可经实施为多个存储器装置，在所述案例中，处理装置765提供适当信号以从一组多个存储器装置选择存储器装置。处理装置765可经实施为一或多个处理器。一或多个处理器可经实施为一或多个存储器控制器。
分析器758可通过I/F 773耦合到测试垫774。测试垫774可作为封装平台769的数个测试垫经布置为封装平台769的部分，相应测试垫774在封装平台769处反映存储器系统760的内部电压。所述内部电压可包含(但不限于)各种供应电压、参考电压、接地参考及用于存储器系统760的操作的其它电压。测试垫774可类似于图6的封装平台669的连接节点672那样定位于封装平台769的外围区域上。测试垫774允许确定由分析器758监测的存储器系统760的内部电压的状态。由分析器758监测的内部电压的状态可经提供到测试流控制器757。测试流控制器757可基于所提供的状态控制存储器系统760的测试流。
分析器758可通过I/F 776耦合到测试垫772。测试垫772可类似于图6的封装平台669的连接节点672那样定位于封装平台769的外围区域上。测试垫772提供到存储器系统760的存储器总线767的耦合。测试垫772允许监测处理装置765与存储器装置762之间的信号。受监测的信号可包含命令、控制信号及数据。受监测的信号由I/F 776经由测试垫772从存储器总线767提供到分析器758。
测试流控制器757可经布置以耦合到I/F 770以产生到存储器系统760的处理装置765的命令及控制由存储器系统760处理存储器命令的执行。例如，针对经产生用于测试的程序命令，测试流控制器757可响应于来自分析器758的数据停止对存储器系统760进行编程，所述数据包含编程错误的数目已达到或超过所允许的错误数目的阈值的确定。编程错误的数目可基于将处理装置765耦合到存储器系统760的存储器装置762的总线767的实时监测，其中所述监测是由分析器758使用数个测试垫772执行。
测试流控制器757可经实施为处理装置及存储器存储装置与其它电路系统的组合以控制测试流。处理装置可经实施为一或多个处理器、一或多个控制器、逻辑电路系统或其组合。存储器存储装置可经实施以包含一或多个存储器装置、一组寄存器或其组合。存储器存储装置可包含由处理装置执行以控制存储器装置762及/或存储器系统760的测试及/或调试的指令。所述测试及所述调试可包含产生各种存储器命令。
分析器758可经实施为处理装置及存储器存储装置与其它电路系统的组合以监测信号、分析受监测的信号及将数据提供到测试流控制器757。处理装置可经实施为一或多个处理器、一或多个控制器、逻辑电路系统或其组合。存储器存储装置可经实施以包含一或多个存储器装置、一组寄存器或其组合。存储器存储装置可包含由分析器758的处理装置执行以控制处理装置765与存储器装置762之间的存储器总线767的监测及分析来自所述监测的数据。所述监测及分析可包含记录与受监测的信号相关的数据及测量与由测试流控制器757产生的命令相关联的时间。在各种实施例中，分析器758可实时地将关于存储器系统760的各种功能的数据反馈提供到测试流控制器757，使得测试流控制器757可实时地控制到存储器系统760的测试信号流，以同时使用I/F 770以及I/F 776、IF 773或I/F 776及I/F 773两者的组合进行存储器系统760的测试及/或调试。
在各种实施例中，分析器758可经构造为被管理NAND分析器。被管理NAND分析器可经实施为实时被管理NAND分析器。具有存储器装置762及存储器总线767的存储器系统760可由分别具有一或多个NAND存储器装置及NAND总线的被管理NAND系统实现。I/F 770可经实施为提供被管理NAND接口的被管理NAND总线。I/F 776可由NAND I/F实施。
对于被管理NAND系统，存储器系统测试仪755在被管理NAND测试期间实现被管理NAND状态监测、NAND测量及调试功能。关于被管理NAND状态监测，当NAND页编程或块擦除大于给定数量时可执行检查。分析器758连同测试流控制器757可操作以实时地确定NAND页编程或块擦除的数目何时大于页编程或块擦除的阈值。分析器758可监测NAND存储器总线767，其中NAND存储器总线767将被管理NAND系统760的处理装置765耦合到被管理NAND系统760的一或多个NAND装置，其中所述监测可通过使用耦合到NAND存储器总线767的封装平台769的一组测试垫中的测试垫772执行。
关于被管理NAND状态监测，可在NAND修改操作正在进行时执行检查以执行电力耗损测试。分析器758可经构造以将NAND操作正在进行中传达到测试流控制器757。响应于接收NAND操作正在进行中的传达，测试流控制器757可在正在进行的NAND操作期间进行电力耗损测试。
关于被管理NAND状态监测，可监测用于NAND及控制器电力管理器测试的内部电压。分析器758可经布置以产生NAND操作正在进行中的传达到测试流控制器757。响应于接收NAND操作正在进行中的传达，测试流控制器757可在正在进行的NAND操作期间进行NAND管理及控制器电力管理的测试，其中分析器758经布置以监测被管理NAND系统的内部电压以连同测试流控制器757一起进行所述测试。
关于与NAND相关的测量，可测量NAND被占时间以评估固件开销。例如，时间测量可包含确定被管理NAND系统性能与NAND性能之间的差异。存储器系统测试仪755可经实施以通过根据由测试流控制器757产生用以执行NAND操作的命令测量与NAND操作的执行相关联的时间及由分析器758测量与对应于命令的执行的信号相关联的时间来评估被管理NAND存储器系统760的固件。在NAND存储器总线767将被管理NAND存储器系统760的处理装置765耦合到被管理NAND存储器系统760的一或多个NAND装置的情况下，分析器758可使用耦合到NAND存储器总线767的数个测试垫772监测被管理NAND系统760的NAND总线767，其中被管理NAND系统760耦合到封装平台769。可记录命令经由I/F 770从测试流控制器757发送到被管理NAND系统760的时间。可从由分析器758经由测试垫772及I/F 776监测存储器总线767确定命令从处理装置765发送到存储器装置762的时间。可由分析器758经由测试垫772及I/F776监测及记录关于从存储器装置762到处理装置765的命令的通知及通知的时间。可由分析器758经由测试垫772及I/F 776记录监测存储器装置762与处理装置765之间的关于命令的其它活动以及活动的相关联时间。可记录经由I/F 770从被管理NAND系统760到测试流控制器757的对命令的响应以及其相关联时间。根据实时收集的与时间相关的数据，存储器系统测试仪755可评估被管理NAND存储器系统760的固件。
关于与NAND相关的测量，可在无测试时间约束的情况下产生NAND测试覆盖及NAND损耗平衡。存储器系统测试仪755可提供对被管理NAND存储器系统760的NAND装置的操作的测试覆盖及/或根据被管理NAND系统760的NAND存储器总线767的监测测量NAND装置的损耗平衡以直接检查被管理NAND系统760的NAND装置的状态。
关于与NAND相关的测量，存储器系统测试仪755可实现NAND操作与峰值电流之间的相关。分析器758连同测试流控制器757可操作以确定被管理NAND存储器系统760的NAND装置中的NAND操作与峰值电流之间的相关。测试流控制器757可产生在被管理NAND存储器系统760的所选择的NAND中执行操作的命令。关于操作的执行，使用封装平台769的一组测试垫中的测试垫772，分析器758可操作以测量被管理NAND存储器系统760中的电流、使电流与所选择的NAND存储器装置中正在进行的操作相关及产生关于所选择的NAND存储器装置的峰值电流及状态的统计。
关于调试，NAND操作的完整描述的记录(包含命令及地址)可由例如作为逻辑分析器的分析器758执行。分析器758可包含根据对耦合到NAND存储器总线767的数个测试垫772的监测保持与NAND操作的命令相关联的命令及地址的日志，其中被管理NAND存储器系统760耦合到封装平台769。NAND存储器总线767将被管理NAND存储器系统760的处理装置765耦合到被管理NAND存储器系统760的一或多个NAND装置。分析器758连同测试流控制器757可使用所述日志进行调试。
在各种实施例中，系统700可包含具有其测试垫772及774的封装平台769。在此布置中，存储器系统760是系统700的存储器系统测试仪755的工件。在此布置中，I/F770、I/F773及I/F 776也可为系统700的部分。
图8是具有可操作以测试及/或调试存储器系统860的存储器系统测试仪855的实例系统800的实施例的框图，其中存储器系统860构造为被管理NAND存储器系统。被管理NAND系统可为eMMC系统或UFS系统。存储器系统860可类似于图1的存储器装置110那样在产品应用中操作。存储器系统860可耦合到具有测试垫872及874的封装平台869。存储器系统860及封装平台869可类似于图6的存储器系统660及封装平台669那样构造。存储器系统测试仪855可包含测试流控制器857及分析器858，其中分析器858耦合到测试流控制器857。测试流控制器857可经布置以产生经由被管理NAND接口总线870到存储器系统860的测试信号。分析器858可经布置以分别经由NAND I/F876及873耦合到存储器系统860的封装平台869的测试垫872及874。分析器858可操作以将数据提供到测试流控制器857以进行存储器系统860的测试及/或调试。所述数据可基于对封装平台869的测试垫872及/或874的实时监测。在各种实施例中，分析器858可实时地将关于存储器系统860的各种功能的数据反馈提供到测试流控制器857，使得测试流控制器857可实时地控制到存储器系统860的测试信号流以同时使用I/F 870以及I/F 876、IF 873或I/F 876及I/F 873两者的组合进行存储器系统860的测试及/或调试。
存储器系统测试仪855可经构造以依类似于上文关于图7所论述的存储器系统测试仪755关于存储器系统760的操作的方式执行关于被管理NAND存储器系统860的功能。例如，测试流控制器857可经布置以基于被管理NAND存储器系统860的NAND装置及/或被管理NAND存储器系统860的内部电压的状态控制所述NAND装置及/或所述被管理NAND存储器系统860的测试或调试的流。所述状态可由分析器858在相应测试垫874在其处反映NAND装置及/或被管理NAND存储器系统860的内部电压的封装平台869的一组测试垫中的数个测试垫874处监测。
图8提供可在图7的存储器系统测试仪及存储器系统的架构中实现的特征的说明。分析器858可经构造为多个分析器。分析器858还可操作为实时分析器。待测试的存储器系统、被管理NAND系统860，可包含耦合到数组NAND裸片的控制器裸片865。在本文中提及的NAND裸片是NAND存储器裸片。数组NAND裸片可包含NAND集862-1…NAND集862-N。每一NAND集中的裸片的数目可在数组NAND裸片之中不同，例如，NAND集862-1可包含NAND die0到NAND diei，且NAND集862-N可包含NANDdie0到NAND diej。每一NAND集862-1…862-N可通过NAND总线的个别通道、NAND通道867-0…NAND通道867-N耦合到控制器裸片865。
NAND通道867-0…NAND通道867-N中的每一者可单独耦合到测试垫872中的测试垫。分析器858可通过这些不同测试垫经由NAND I/F 876监测NAND通道867-0…NAND通道867-N中的每一者上的信号。受监测的信号可包含命令、控制信号及数据。在各种实施例中，分析器858可经构造为多个NAND分析器，其中每一NAND分析器经布置以存取被管理NAND系统860的NAND总线的多个NAND通道、NAND通道867-0…NAND通道867-N中的一个NAND通道，其中一个NAND通道不同于由多个NAND分析器中的其它NAND分析器存取的通道。可经由不同于由其它NAND分析器使用的测试垫的一组测试垫872中的测试垫进行由每一NAND分析器进行的存取，其中每一NAND通道、NAND通道867-0…NAND通道867-N将一或多个NAND裸片耦合到被管理NAND系统860的控制器裸片865。在分析器858经构造为多个分析器的情况下，多个分析器中的每一分析器可监测NAND通道867-0…NAND通道867-N中的所选择的一者。不同分析器可监测不同通道。多个分析器中的个别分析器可将数据提供到测试流控制器857以测试及/或调试NAND集862…862-N中的所选择的一者的NAND裸片中的所选择的一者。测试流控制器857也可经构造为多个测试流控制器。
在各种实施例中，系统800可包含具有其测试垫872及874的封装平台869。在此布置中，被管理NAND系统860是系统800的存储器系统测试仪855的工件。在此布置中，被管理NAND接口总线870、NAND 873及NAND I/F 876也是系统800的部分。
图9是进行存储器系统的测试及/或调试的实例方法900的实施例的特征的流程图。方法900可使用执行数据存储装置中存储的指令的处理装置来实施。方法900可如本文中教示那样应用于例如与图7、8及10的系统或类似系统相关联的存储器系统测试仪及存储器系统。处理装置可经实施为一或多个处理器。在910处，产生从测试流控制器到存储器系统的测试信号流。产生从测试流控制器到存储器系统的测试信号流可包含使用耦合到存储器系统的控制器的存储器系统接口，所述存储器系统具有通过存储器系统的总线耦合到存储器系统的控制器的一或多个存储器装置。控制器可经实现为一或多个处理装置。在920处，使用耦合到封装平台的测试垫的分析器监测存储器系统的封装平台的测试垫，其中分析器耦合到作为存储器系统测试仪的部分的测试流控制器。测试流控制器及分析器可一起集成于现场可编程门阵列系统中。分析器可经由到测试垫的接口耦合到封装平台的测试垫，其中测试垫耦合到存储器系统的总线。
在930处，将数据从分析器提供到测试流控制器，其中所述数据是基于对封装平台的测试垫的实时监测。在940处，数据由测试流控制器用于进行存储器系统的测试及/或调试，包含基于所述数据控制测试信号的流。可同时使用存储器系统接口及到测试垫的接口进行存储器系统的测试及/或调试。
方法900的变型或类似于方法900的方法可包含可取决于此类方法的应用及/或实施此类方法的系统架构组合的数个不同实施例。方法900或类似于方法900的方法的实施例可包含是具有通过NAND总线耦合到一或多个NAND装置的控制器的被管理NAND系统的存储器系统。在存储器系统是被管理NAND系统、一或多个存储器装置是一或多个NAND存储器装置且总线是NAND总线的情况下，存储器系统接口是被管理NAND接口且到测试垫的接口是NAND接口。关于被管理NAND系统，控制测试信号的流可包含基于由分析器在封装平台的测试垫中的数个测试垫处监测的一或多个NAND存储器装置及/或被管理NAND系统的内部电压的状态控制所述流，相应测试垫在封装平台处反映NAND存储器装置及/或被管理NAND系统的内部电压。
关于具有通过NAND总线耦合到一或多个NAND存储器装置的控制器的被管理NAND系统，方法900的变型或类似于方法900的方法可包含：产生从分析器到测试流控制器的NAND操作正在进行的传达；及在正在进行的NAND操作期间响应于测试流控制器接收NAND操作正在进行的传达从测试流控制器进行电力耗损测试。
关于具有通过NAND总线耦合到一或多个NAND存储器装置的控制器的被管理NAND系统，方法900的变型或类似于方法900的方法可包含执行数个功能。可根据由测试流控制器产生用以执行NAND操作的命令测量与NAND操作的执行相关联的时间。可使用监测耦合到NAND总线的封装平台的测试垫中的数个测试垫的分析器测量与在被管理NAND系统的NAND总线上的对应于命令的执行的信号相关联的时间，其中被管理NAND系统耦合到封装平台。可使用所测量的与由测试流控制器执行NAND操作相关联的时间及所测量的与由分析器监测的被管理NAND系统的NAND总线上的信号相关联的时间评估被管理NAND系统的固件。
存储器系统的测试及/或调试可包含由处理装置执行装置中存储的可导致执行数个操作的指令。处理装置可经实施为一组一或多个处理装置，且存储指令的装置可经实施于存储器系统测试仪中或耦合到存储器系统测试仪。通过由处理装置执行此类指令执行的操作可包含执行方法900、类似于方法900的方法的任务或与本文中所教示的存储器系统的测试及/或调试相关联的其它技术的操作。通过由处理装置执行此类指令执行的操作可包含执行本文中所教示的系统功能的操作。指令的变型可包含可取决于存储器系统的测试及/或调试的应用及/或实施存储器系统的此测试及/或调试的系统架构组合的数个不同实施例。
存储此类指令的装置可经实施为存储指令的机器可读存储装置，所述指令在由一或多个处理器执行时致使机器执行以下操作：由所述机器的测试流控制器产生使用耦合到存储器系统的控制器的存储器系统接口到所述存储器系统的测试信号流，所述存储器系统具有通过所述存储器系统的总线耦合到所述存储器系统的所述控制器的一或多个存储器装置；当所述分析器经由到封装平台的测试垫的接口耦合到所述测试垫时，由所述机器的分析器监测所述存储器系统的所述封装平台的所述测试垫，其中所述测试垫耦合到所述存储器系统的所述总线，其中所述分析器耦合到作为存储器系统测试仪的部分的所述测试流控制器；将数据从所述分析器提供到所述测试流控制器，所述数据基于对所述封装平台的所述测试垫的实时监测；及由所述测试流控制器使用所述数据同时使用所述存储器系统接口及到所述测试垫的所述接口进行所述存储器系统的测试及/或调试，包含基于所述数据控制所述测试信号的所述流。
根据所述机器可读存储装置的所述指令的执行作为所述测试及调试的对象的所述存储器系统可为具有通过NAND总线耦合到一或多个NAND存储器装置的控制器的被管理NAND系统。在存储器系统是被管理NAND系统、一或多个存储器装置是一或多个NAND存储器装置且总线是NAND总线的情况下，存储器系统接口是被管理NAND接口且到测试垫的接口是NAND接口。根据所述处理装置对所述指令的执行，所述操作可包含通过监测耦合到所述NAND总线的所述封装平台的所述测试垫中的测试垫连同由测试流控制器控制到被管理NAND系统的命令及控制信号的流实时地确定NAND页编程或块擦除的发生数目大于页编程或块擦除的阈值。在存储器系统是具有通过NAND总线耦合到一或多个NAND装置的控制器的被管理NAND系统的情况下，根据执行机器可读存储装置的指令执行的操作可包含：维护根据监测耦合到所述NAND总线的数个所述测试垫含有与NAND操作的所述命令相关联的命令及地址的日志，其中被管理NAND系统耦合到所述封装平台；及由所述分析器连同所述测试流控制器通过使用所述日志中的数据执行调试。
在各种实施例中，一种系统可包含：存储器系统测试仪，其可包括测试流控制器及分析器。所述测试流控制器可经布置以产生到存储器系统的测试信号。所述测试流控制器可经布置以产生使用到所述存储器系统的存储器系统接口到所述存储器系统的测试信号以耦合到所述存储器系统的控制器，所述存储器系统具有通过所述存储器系统的总线耦合到所述存储器系统的所述控制器的一或多个存储器装置。所述分析器可耦合到所述测试流控制器，其中所述分析器经布置以耦合到所述存储器系统的封装平台的测试垫，其中所述分析器可操作以将数据提供到所述测试流控制器以进行所述存储器系统的测试及/或调试，其中所述数据基于对所述封装平台的所述测试垫的实时监测。所述分析器可经布置以使用到所述存储器系统的封装平台的所述测试垫的接口耦合到所述测试垫，其中所述测试垫耦合到所述存储器系统的所述总线，使得所述分析器可操作以将数据提供到所述测试流控制器以同时使用所述存储器系统接口及到所述测试垫的所述接口进行所述存储器系统的所述测试及/或调试。所述测试流控制器及所述分析器可一起集成于现场可编程门阵列系统中。
本文中所教示的此系统及其特征的变型可包含可取决于此类系统的应用及/或实施系统的架构组合的数个不同实施例。本文中所教示的系统的变型可包含：所述测试流控制器经布置以产生经由所述存储器系统接口到所述存储器系统的所述控制器的存储器命令及控制由所述存储器系统处理存储器命令的执行。针对经产生用于测试的程序命令，所述测试流控制器可经布置以响应于来自所述分析器的所述数据停止对所述存储器系统进行编程，所述数据包含确定编程错误的数目已达到或超过所允许的错误数目的阈值，所述编程错误的数目基于由所述分析器使用耦合到所述总线的数个所述测试垫的实时监测，所述总线将所述控制器耦合到所述存储器系统的所述一或多个存储器装置。所述测试流控制器可经布置以基于由所述分析器在所述封装平台的数个测试垫处监测的所述存储器系统的所述内部电压的状态控制所述存储器系统的测试流，相应测试垫在所述封装平台的数个测试垫处反映所述存储器系统的内部电压。此系统可经构造以执行本文关于测试及/或调试所述系统耦合到其的存储器系统所教示的各种功能以进行所述相应测试及/或调试。所述系统的所述存储器系统测试仪可经由多个接口可移除地耦合到所述存储器系统。
在各种实施例中，一种系统可包含：存储器系统测试仪，其可包括测试流控制器及分析器。所述测试流控制器经布置以产生经由被管理NAND接口到被管理NAND系统的测试信号。所述测试流控制器可经布置以产生使用到所述被管理NAND系统的被管理NAND系统接口到所述被管理NAND系统的测试信号以耦合到所述被管理NAND系统的控制器，所述被管理NAND系统具有通过所述被管理NAND系统的NAND总线耦合到所述被管理NAND系统的所述控制器的一或多个NAND存储器装置。所述分析器可耦合到所述测试流控制器，其中所述分析器经布置以耦合到所述被管理NAND系统的封装平台的一组测试垫，其中所述分析器可操作以将数据提供到所述测试流控制器以进行所述被管理NAND系统的测试及/或调试，其中所述数据基于对所述封装平台的所述组测试垫中的测试垫的实时监测。所述分析器可经布置以使用到所述测试垫的NAND接口耦合到所述被管理NAND系统的封装平台的所述测试垫，其中所述测试垫耦合到所述被管理NAND系统的所述NAND总线，使得所述分析器可操作以将数据提供到所述测试流控制器以同时使用所述被管理NAND接口及到所述测试垫的所述NAND接口进行所述存储器系统的所述测试及/或调试。所述测试流控制器及所述分析器可一起集成于现场可编程门阵列系统中。
本文中所教示的此系统及其特征的变型可包含可取决于此类系统的应用及/或实施系统的架构组合的数个不同实施例。本文中所教示的系统的变型可包含：存储器系统测试仪可操作以通过根据由所述测试流控制器产生用以执行所述NAND操作的命令测量与NAND操作的执行相关联的时间及使用耦合到所述NAND总线的所述组测试垫中的数个测试垫测量与在所述被管理NAND系统的所述NAND总线上的对应于所述命令所述执行的信号相关联的时间评估所述被管理NAND系统的固件，其中所述被管理NAND系统耦合到所述封装平台，其中所述NAND总线将所述被管理NAND系统的所述控制器耦合到所述被管理NAND系统的一或多个NAND存储器装置。所述存储器系统测试仪可操作以根据监测所述被管理NAND系统的NAND总线在所述被管理NAND系统的NAND存储器装置上提供操作的测试覆盖及/或测量所述NAND存储器装置的损耗平衡以直接检查所述NAND存储器装置的状态。
此系统的变型可包含：所述测试流控制器经布置以基于由所述分析器在所述组测试垫中的数个测试垫处监测的所述NAND存储器装置及/或所述被管理NAND系统的所述内部电压的状态控制所述NAND存储器装置中的NAND存储器装置及/或所述被管理NAND系统的测试或调试流，相应测试垫在所述组测试垫中的数个测试垫处反映所述NAND存储器装置及/或所述被管理NAND系统的内部电压。所述分析器可经构造以可操作以将NAND操作正在进行传达到所述测试流控制器且所述测试流控制器可经构造以可操作以响应于接收所述NAND操作正在进行的传达在正在进行的所述NAND操作期间进行电力耗损测试。
此系统的变型可包含：所述分析器经构造为多个NAND分析器，其中每一NAND分析器经布置以存取所述被管理NAND系统的所述NAND总线的多个NAND通道中的一个NAND通道，其中所述一个NAND通道不同于由所述多个NAND分析器中的其它NAND分析器存取的通道。由每一NAND分析器进行的所述存取可经由不同于由所述其它NAND分析器使用的测试垫的所述组测试垫中的测试垫布置，其中每一NAND通道将一或多个NAND裸片耦合到所述被管理NAND系统的控制器。
此系统的变型可包含：所述分析器经构造以包含根据监测耦合到所述NAND总线的数个所述测试垫保持与NAND操作的命令相关联的命令及地址的日志，其中所述被管理NAND系统耦合到所述封装平台，其中所述NAND总线将所述被管理NAND系统的所述控制器耦合到所述被管理NAND系统的一或多个NAND存储器装置。所述分析器连同所述测试流控制器可经布置以使用所述日志进行调试。
此系统的变型可包含：所述分析器使用所述组测试垫中的测试垫，连同所述测试流控制器可操作以产生在所述被管理NAND系统的NAND存储器装置中执行操作的命令、测量所述被管理NAND系统中的电流、使所述电流与在所述NAND存储器装置中正在进行的所述操作相关及产生关于所述NAND存储器装置的峰值电流及状态的统计。此系统的变型可包含：所述分析器连同所述测试流控制器可操作以实时确定NAND页编程或块擦除的数目何时大于页编程或块擦除的阈值，其中所述分析器监测耦合到所述NAND总线的所述组测试垫中的测试垫，其中所述NAND总线将所述被管理NAND系统的所述控制器耦合到所述被管理NAND系统的一或多个NAND存储器装置。
此系统的变型可包含：所述分析器可操作以产生到所述测试流控制器的NAND操作正在进行的传达，且可包含：所述测试流控制器可操作以响应于接收所述NAND操作正在进行的所述传达在正在进行的所述NAND操作期间进行NAND存储器装置电力管理及控制器电力管理的测试，其中所述分析器经布置以监测所述被管理NAND系统的内部电压以连同所述测试流控制器进行所述测试。
此系统可经构造以执行本文中所教示的关于被管理NAND系统的测试及/或调试的各种功能，所述系统耦合到所述被管理NAND系统以进行相应测试及/或调试。系统的存储器系统测试仪可经由多个接口可移除地耦合到被管理NAND系统。
图10是具有存储器系统测试仪1055的实例系统1000的实施例的特征的框图。存储器系统测试仪1055可包含测试及/或调试存储器系统的一或多个测试流控制器1057及一或多个分析器1058。经受测试及/或调试的存储器系统是存储器系统测试仪1055的工件且为了便于论述而未展示，但此存储器系统可为系统1000的部分。存储器系统可为(但不限于)被管理NAND系统。存储器系统测试仪1055可类似于图7的存储器系统测试仪755、图8的存储器系统测试仪855、本文中所教示的其它存储器系统测试仪或其组合那样构造且可具有类似于图7的存储器系统测试仪755、图8的存储器系统测试仪855、本文中所教示的其它存储器系统测试仪或其组合的功能性。存储器系统测试仪1055或其它类似存储器系统测试仪提供分析器与测试仪的集成，其可提供高级测试特征，例如新的测试条件、新的性能测量及有效的低成本调试能力。分析器可在基于FPGA的系统中完全嵌入于测试仪，这可提供低成本。
系统1000还可包含数个组件，例如一或多个处理装置1052、存储器模块1054、通信部件1090、数据处理部件1082、电子设备1053、外围装置1059、显示器部件1085、用户接口1089及选择装置1087。取决于系统1000的架构及经设计功能，一或多个处理装置1052可经实现为一或多个处理器，其中此类处理器可操作为单个处理器或处理器群组。处理器群组中的处理器可取决于经指派功能独立地操作。在控制系统1000的组件的操作执行与系统1000针对其设计的功能相关联的方案时，一或多个处理装置1052可引导将数据存取到数据库及从数据库存取数据。
系统1000可包含一或多个处理装置1052、存储器模块1054及通信部件1090，其经布置以操作为处理器部件以控制存储器系统测试仪1055的管理及对通过存储器系统测试仪1055进行测试及/或调试的结果执行操作。举例来说，一或多个处理装置1052、存储器模块1054及通信部件1090可经布置以将所述结果提供到显示器部件1085、存储器模块1054及/或经由通信部件1090将所述结果系统1000外部的系统。取决于应用，通信部件1090可使用有线通信技术与无线技术的组合。
存储器模块1054可包含具有信息及其它数据的数据库使得系统1000可对数据操作以执行系统1000的功能。处理处理部件1082可分布于包含存储器模块1054及/或电子设备1053的系统1000的组件之中。
系统1000还可包含总线1080，其中总线1080在系统1000的组件之中提供导电性。总线1080可包含地址总线、数据总线及控制总线，其中每一者可独立地进行配置。总线1080可使用允许系统1000的组件的分布的数个不同通信媒体来实现。总线1080的使用可由一或多个处理装置1052调节。总线1080可操作为通信网络的部分以传输及接收包含数据信号及命令及控制信号的信号。
在各种实施例中，外围装置1059可包含将电压及/或电流输入提供到存储器系统测试仪1055的驱动器、额外存储存储器及/或可连同一或多个处理装置1052及/或存储器模块1054操作的其它控制装置。显示器部件1085可经布置具有屏幕显示器，其可结合存储器模块1054中存储的指令用于实施用户接口1089以管理存储器系统测试仪1055及/或分布于系统1000内的组件的操作。此用户接口可连同通信部件1090及总线1080操作。显示器部件1085可包含视频屏幕或其它结构以在视觉上投影数据/信息及图像。系统1000可包含数个选择装置1087，其可与用户接口1089一起操作以提供用户输入以操作数据处理部件1082或其等效物。选择装置1087可包含触摸屏幕或选择装置，其可与用户接口1089一起操作以提供用户输入以操作信号处理部件1082或系统1000的其它组件。
下文是根据本文中的教示的系统及方法的实例实施例。
具有存储器系统测试仪1的实例系统1可包含：存储器系统测试仪，其包括：测试流控制器，其经布置以产生使用到存储器系统的存储器系统接口到所述存储器系统的测试信号以耦合到所述存储器系统的控制器，所述存储器系统具有通过所述存储器系统的总线耦合到所述存储器系统的所述控制器的一或多个存储器装置；及分析器，其耦合到所述测试流控制器，其中所述分析器经布置以使用到所述存储器系统的封装平台的测试垫的接口耦合到所述测试垫，其中所述测试垫耦合到所述存储器系统的所述总线，使得所述分析器可操作以将数据提供到所述测试流控制器以同时使用所述存储器系统接口及到所述测试垫的所述接口进行所述存储器系统的测试及/或调试，所述数据基于对所述封装平台的所述测试垫的实时监测。
具有存储器系统测试仪的实例系统2可包含具有存储器系统测试仪的实例系统1的特征且可包含：所述测试流控制器及所述分析器一起集成于现场可编程门阵列系统中。
具有存储器系统测试仪的实例系统3可包含具有存储器系统测试仪的前述实例系统中的任何者的特征且可包含：所述测试流控制器经布置以基于由所述分析器在所述封装平台的数个测试垫处监测的所述存储器系统的所述内部电压的状态控制所述存储器系统的测试流，相应测试垫在所述封装平台的数个测试垫处反映所述存储器系统的内部电压。
具有存储器系统测试仪的实例系统4可包含具有存储器系统测试仪的前述实例系统中的任何者的特征且可包含：所述测试流控制器经布置以产生经由所述存储器系统接口到所述存储器系统的所述控制器的存储器命令及控制由所述存储器系统处理存储器命令的执行。
具有存储器系统测试仪的实例系统5可包含具有存储器系统测试仪的前述实例系统中的任何者的特征且可包含：针对经产生用于测试的程序命令，所述测试流控制器经布置以响应于来自所述分析器的数据停止对所述存储器系统进行编程，所述数据包含确定编程错误的数目已达到或超过所允许的错误数目的阈值，所述编程错误的数目基于由所述分析器使用数个所述测试垫实时监测将所述控制器耦合到所述存储器系统的所述一或多个存储器装置的所述总线。
具有存储器系统测试仪的实例系统6可包含具有存储器系统测试仪的前述实例系统中的任何者的特征且可包含：所述存储器系统是被管理NAND系统，所述一或多个存储器装置是一或多个NAND存储器装置，所述总线是NAND总线，所述存储器系统接口是被管理NAND接口，且到所述测试垫的所述接口是NAND接口。
具有存储器系统测试仪的实例系统7可包含实例系统6的特征且可包含：所述测试流控制器及所述分析器一起集成于现场可编程门阵列系统中。
具有存储器系统测试仪的实例系统8可包含具有存储器系统测试仪的前述实例系统6及7中的任何者的特征且可包含：所述测试流控制器经布置以基于由所述分析器在所述组测试垫中的数个测试垫处监测的所述NAND存储器系统及/或所述被管理NAND系统的内部电压的状态控制所述被管理NAND系统的NAND存储器装置及/或所述被管理NAND系统的测试或调试流，所述相应测试垫在所述组测试垫中的数个测试垫处反映所述NAND存储器装置及/或所述被管理NAND系统的所述内部电压。
具有存储器系统测试仪的实例系统9可包含具有存储器系统测试仪的前述实例系统6到8中的任何者的特征且可包含：所述分析器可操作以将NAND操作正在进行传达到所述测试流控制器，且所述测试流控制器可操作以响应于接收所述NAND操作正在进行的传达在正在进行的所述NAND操作期间进行电力耗损测试。
具有存储器系统测试仪的实例系统10可包含具有存储器系统测试仪的前述实例系统6到9中的任何者的特征且可包含：所述存储器系统测试仪可操作以通过根据由流控制器产生用以执行所述NAND操作的命令测量与NAND操作的执行相关联的时间，及使用耦合到所述NAND总线的所述组测试垫中的数个测试垫测量与在所述被管理NAND系统的所述NAND总线上的对应于所述命令的执行的信号相关联的时间评估所述被管理NAND系统的固件，其中所述被管理NAND系统耦合到所述封装平台。
具有存储器系统测试仪的实例系统11可包含具有存储器系统测试仪的前述实例系统6到10中的任何者的特征且可包含：所述存储器系统测试仪可操作以根据监测所述被管理NAND系统的NAND总线在所述被管理NAND系统的NAND存储器装置上提供操作的测试覆盖及/或测量所述NAND存储器装置的损耗平衡以直接检查所述NAND存储器装置的状态。
具有存储器系统测试仪的实例系统12可包含具有存储器系统测试仪的前述实例系统6到11中的任何者的特征且可包含：所述分析器经构造为多个NAND分析器，其中每一NAND分析器经布置以存取所述被管理NAND系统的所述NAND总线的多个NAND通道中的一个NAND通道，所述一个NAND通道不同于由所述多个NAND分析器中的其它NAND分析器存取的通道，由每一NAND分析器进行的所述存取经由不同于由所述其它NAND分析器使用的测试垫的所述组测试垫中的测试垫布置，其中每一NAND通道将一或多个NAND裸片耦合到所述被管理NAND系统的所述控制器。
具有存储器系统测试仪的实例系统13可包含具有存储器系统测试仪的前述实例系统6到12中的任何者的特征且可包含：所述分析器包含根据监测耦合到NAND总线的数个所述测试垫保持与NAND操作的命令相关联的命令及地址的日志，其中所述被管理NAND系统耦合到所述封装平台。
具有存储器系统测试仪的实例系统14可包含具有存储器系统测试仪的前述实例系统6到13中的任何者的特征且可包含：所述分析器连同所述测试流控制器可操作以使用所述日志进行调试。
具有存储器系统测试仪的实例系统15可包含具有存储器系统测试仪的前述实例系统6到14中的任何者的特征且可包含：所述分析器使用所述组测试垫中的测试垫连同所述测试流控制器可操作以产生在所述被管理NAND系统的NAND存储器装置中执行操作的命令、测量所述被管理NAND系统中的电流、使所述电流与所述NAND存储器装置中正在进行的所述操作相关及产生关于所述NAND存储器装置的峰值电流及状态的统计。
具有存储器系统测试仪的实例系统16可包含具有存储器系统测试仪的前述实例系统6到15中的任何者的特征且可包含：所述分析器根据通过使用耦合到所述NAND总线的所述组测试垫中的测试垫的监测且连同所述测试流控制器可操作以实时确定NAND页编程或块擦除的数目何时大于页编程或块擦除的阈值。
具有存储器系统测试仪的实例系统17可包含具有存储器系统测试仪6到16的前述实例系统中的任何者的特征且可包含：所述分析器可操作以产生到所述测试流控制器的NAND操作正在进行的传达，且所述测试流控制器可操作以响应于接收所述NAND操作正在进行的所述传达在正在进行的所述NAND操作期间进行NAND及控制器电力管理的测试，其中所述分析器经布置以监测所述被管理NAND系统的内部电压以连同所述测试流控制器进行所述测试。
实例处理器实施的方法1可包括：产生使用耦合到存储器系统的控制器的存储器系统接口从测试流控制器到所述存储器系统的测试信号流，所述存储器系统具有通过所述存储器系统的总线耦合到所述存储器系统的所述控制器的一或多个存储器装置；使用经由到所述测试垫的接口耦合到所述封装平台的测试垫的分析器监测所述存储器系统的封装平台的测试垫，其中所述测试垫耦合到所述存储器系统的所述总线且其中所述分析器耦合到作为存储器系统测试仪的部分的所述测试流控制器；将数据从所述分析器提供到所述测试流控制器，所述数据基于对所述封装平台的所述测试垫的实时监测；及由所述测试流控制器使用所述数据同时使用所述存储器系统接口及到所述测试垫的所述接口进行所述存储器系统的测试及/或调试，所述数据包含基于所述数据控制所述测试信号的所述流。
实例处理器实施的方法2可包含实例方法1的特征且可包含：所述测试流控制器及所述分析器一起集成于现场可编程门阵列系统中。
实例处理器实施的方法3可包含前述实例方法中的任何者的特征且可包含：所述存储器系统是被管理NAND系统，所述一或多个存储器装置是一或多个NAND存储器装置，所述总线是NAND总线，所述存储器系统接口是被管理NAND接口，且到所述测试垫的所述接口是NAND接口。
实例处理器实施的方法4可包含前述实例方法中的任何者的特征且可包含：控制所述测试信号的所述流包含基于由所述分析器在所述封装平台的所述测试垫的数个测试垫处监测的所述一或多个NAND存储器装置及/或所述被管理NAND系统的内部电压的状态控制所述流，所述相应测试垫在所述封装平台的所述测试垫的数个测试垫处反映所述NAND存储器装置及/或所述被管理NAND系统的所述内部电压。
实例处理器实施的方法5可包含前述实例方法中的任何者的特征且可包含：产生从所述分析器到所述测试流控制器的NAND操作正在进行的传达；及响应于所述测试流控制器接收所述NAND操作正在进行的所述传达在正在进行的所述NAND操作期间从所述测试流控制器进行电力耗损测试。
实例处理器实施的方法6可包含前述实例方法中的任何者的特征且可包含：根据测量由所述测试流控制器产生用以执行所述NAND操作的命令测量与NAND操作的执行相关联的时间；使用所述分析器测量与在所述被管理NAND系统的所述NAND总线上的对应于所述命令的执行的信号相关联的时间，所述分析器监测耦合到所述NAND总线的所述封装平台的所述测试垫中的数个测试垫，其中所述被管理NAND系统耦合到所述封装平台；及使用与由所述测试流控制器执行所述NAND操作相关联的所述经测量的时间及与由所述分析器监测的所述被管理NAND系统的所述NAND总线上的信号相关联的所述经测量的时间评估所述被管理NAND系统的固件。
实例处理器实施的方法7可包含前述实例方法中的任何者的特征且可包含：执行与具有存储器系统测试仪的实例系统1-5及具有存储器系统测试仪的实例系统6到17的任何特征相关联的功能。
一种存储指令的实例机器可读存储装置1，所述指令在由一或多个处理器执行时致使机器执行以下操作：由所述机器的测试流控制器产生使用耦合到存储器系统的控制器的存储器系统接口到所述存储器系统的测试信号流，所述存储器系统具有通过所述存储器系统的总线耦合到所述存储器系统的所述控制器的一或多个存储器装置；当所述分析器经由到封装平台的测试垫的接口耦合到所述测试垫时，由所述机器的分析器监测所述存储器系统的所述封装平台的所述测试垫，其中所述测试垫耦合到所述存储器系统的所述总线，其中所述分析器耦合到作为存储器系统测试仪的部分的所述测试流控制器；将数据从所述分析器提供到所述测试流控制器，所述数据基于对所述封装平台的所述测试垫的实时监测；及由所述测试流控制器使用所述数据同时使用所述存储器系统接口及到所述测试垫的所述接口进行所述存储器系统的测试及/或调试，包含基于所述数据控制所述测试信号的所述流。
实例机器可读存储装置2可包含实例机器可读存储装置1的特征且可包含：所述存储器系统是被管理NAND系统，所述一或多个存储器装置是一或多个NAND存储器装置，所述总线是NAND总线，所述存储器系统接口是被管理NAND接口，且到所述测试垫的所述接口是NAND接口。
实例机器可读存储装置3可包含前述实例机器可读存储装置中的任何者的特征且可包含：通过监测耦合到所述NAND总线的所述封装平台的所述测试垫中的测试垫连同由所述测试流控制器控制到所述被管理NAND系统的命令的流实时确定NAND页编程或块擦除的发生数目大于页编程或块擦除的阈值。
实例机器可读存储装置4可包含前述实例机器可读存储装置中的任何者的特征且可包含：维护根据监测耦合到所述NAND总线的数个所述测试垫含有与NAND操作的所述命令相关联的命令及地址的日志，其中被管理NAND系统耦合到所述封装平台；及由所述分析器连同所述测试流控制器通过使用所述日志中的数据执行调试。
实例机器可读存储装置5可包含前述机器可读存储装置中的任何者的特征且可包含：执行实例处理器实施的方法1到7的任何特征的操作的指令、执行与具有存储器系统测试仪的实例系统1到5及具有存储器系统测试仪的实例系统6到17中的任何特征相关联的功能的指令。
尽管本文中已说明及描述特定实施例，但所属领域的一般技术人员应了解，经计算以实现相同目的的任何布置可替代展示的特定实施例。各种实施例使用本文中描述的实施例的排列及/或组合。应理解，上文描述希望是说明性的且非限制性的，且本文中使用的词句或术语是用于描述的目的。

Claims (27)

1.一种存储器系统测试仪，其包括：
连接，其耦合到存储器系统接口以测试存储器系统，其中所述存储器系统测试仪在物理上不同于待测试的存储器系统且所述存储器系统接口能够与所述存储器系统分离；
测试流控制器，其经布置以使用外部耦合到所述存储器系统的所述存储器系统接口产生到所述存储器系统的测试信号以耦合到所述存储器系统的控制器，所述存储器系统具有通过所述存储器系统的总线耦合到所述存储器系统的所述控制器的一或多个存储器装置；及
分析器，其耦合到所述测试流控制器，其中所述分析器经布置以使用到外部测试垫的接口而耦合到所述存储器系统的封装平台的所述外部测试垫，其中到所述外部测试垫的所述接口与所述存储器系统接口分离，且其中所述外部测试垫耦合到所述存储器系统的所述总线，使得所述分析器可操作以将数据提供到所述测试流控制器以同时使用所述存储器系统接口及到所述外部测试垫的所述接口进行所述存储器系统的测试，所述数据基于对所述封装平台的所述外部测试垫的实时监测。
2.根据权利要求1所述的存储器系统测试仪，其中所述测试流控制器及所述分析器一起集成于现场可编程门阵列系统中。
3.根据权利要求1所述的存储器系统测试仪，其中所述测试流控制器经布置以基于由所述分析器在所述封装平台的数个所述外部测试垫处监测的所述存储器系统的内部电压的状态控制所述存储器系统的测试流，相应外部测试垫在所述封装平台的数个所述外部测试垫处反映所述存储器系统的所述内部电压。
4.根据权利要求1所述的存储器系统测试仪，其中所述测试流控制器经布置以经由所述存储器系统接口产生到所述存储器系统的所述控制器的存储器命令及控制由所述存储器系统处理存储器命令的执行。
5.根据权利要求4所述的存储器系统测试仪，其中针对经产生用于测试的程序命令，所述测试流控制器经布置以响应于来自所述分析器的所述数据停止对所述存储器系统进行编程，所述数据包含确定编程错误的数目已达到或超过所允许的错误数目的阈值，所述编程错误的数目基于由所述分析器使用数个所述外部测试垫实时监测将所述控制器耦合到所述存储器系统的所述一或多个存储器装置的所述总线。
6.根据权利要求1所述的存储器系统测试仪，其中所述存储器系统是被管理NAND系统，所述一或多个存储器装置是一或多个NAND存储器装置，所述总线是NAND总线，所述存储器系统接口是被管理NAND接口，且到所述外部测试垫的所述接口是NAND接口。
7.根据权利要求6所述的存储器系统测试仪，其中所述测试流控制器及所述分析器一起集成于现场可编程门阵列系统中。
8.根据权利要求6所述的存储器系统测试仪，其中所述测试流控制器经布置以基于由所述分析器在数个所述外部测试垫处监测的所述NAND存储器系统及/或所述被管理NAND系统的内部电压的状态控制所述被管理NAND系统的NAND存储器装置及/或所述被管理NAND系统的测试流，相应外部测试垫在数个所述外部测试垫处反映所述NAND存储器装置及/或所述被管理NAND系统的所述内部电压。
9.根据权利要求6所述的存储器系统测试仪，其中所述分析器可操作以将NAND操作正在进行传达到所述测试流控制器，且所述测试流控制器可操作以响应于接收所述NAND操作正在进行的传达在正在进行的所述NAND操作期间进行电力耗损测试。
10.根据权利要求6所述的存储器系统测试仪，其中所述存储器系统测试仪可操作以通过根据由所述测试流控制器产生用以执行所述NAND操作的命令测量与NAND操作的执行相关联的时间及使用耦合到所述NAND总线的数个所述外部测试垫测量与在所述NAND总线上的与对应于所述命令的所述执行的信号相关联的时间评估所述被管理NAND系统的固件，其中所述被管理NAND系统耦合到所述封装平台。
11.根据权利要求6所述的存储器系统测试仪，其中所述存储器系统测试仪可操作以根据监测所述被管理NAND系统的所述NAND总线在所述被管理NAND系统的NAND存储器装置上提供操作的测试覆盖及/或测量所述NAND存储器装置的损耗平衡以直接检查所述NAND存储器装置的状态。
12.根据权利要求6所述的存储器系统测试仪，其中所述分析器经构造为多个NAND分析器，其中每一NAND分析器经布置以存取所述被管理NAND系统的所述NAND总线的多个NAND通道中的一个NAND通道，所述一个NAND通道不同于由所述多个NAND分析器中的其它NAND分析器存取的通道，由每一NAND分析器进行的所述存取经由不同于由所述其它NAND分析器使用的其它外部测试垫的所述外部测试垫中的测试垫布置，其中每一NAND通道将一或多个NAND裸片耦合到所述被管理NAND系统的所述控制器。
13.根据权利要求6所述的存储器系统测试仪，其中所述分析器包含根据监测耦合到NAND总线的数个所述外部测试垫保持与NAND操作的命令相关联的命令及地址的日志，其中所述被管理NAND系统耦合到所述封装平台。
14.根据权利要求13所述的存储器系统测试仪，其中所述分析器连同所述测试流控制器可操作以使用所述日志进行调试。
15.根据权利要求6所述的存储器系统测试仪，其中所述分析器使用所述外部测试垫中的所选择的外部测试垫连同所述测试流控制器可操作以产生在所述被管理NAND系统的NAND存储器装置中执行操作的命令、测量所述被管理NAND系统中的电流、使所述电流与在所述NAND存储器装置中正在进行的所述操作相关及产生关于所述NAND存储器装置的峰值电流及状态的统计。
16.根据权利要求6所述的存储器系统测试仪，其中所述分析器根据通过使用耦合到所述NAND总线的所述外部测试垫中的所选择的外部测试垫的监测且连同所述测试流控制器可操作以实时地确定NAND页编程或块擦除的数目何时大于页编程或块擦除的阈值。
17.根据权利要求6所述的存储器系统测试仪，其中所述分析器可操作以产生到所述测试流控制器的NAND操作正在进行的传达，且所述测试流控制器可操作以响应于接收所述NAND操作正在进行的所述传达在正在进行的所述NAND操作期间进行NAND及控制器电力管理的测试，其中所述分析器经布置以监测所述被管理NAND系统的内部电压以连同所述测试流控制器进行所述测试。
18.一种处理器实施的方法，其包括：
使用存储器系统测试仪测试存储器系统，其中所述存储器系统测试仪在物理上不同于待测试的存储器系统且具有耦合到存储器系统接口以测试所述存储器系统的连接，其中所述存储器系统接口能够与所述存储器系统分离，所述存储器系统测试仪具有测试流控制器及分析器，所述测试包含：
使用外部耦合到所述存储器系统的所述存储器系统接口产生从所述测试流控制器到所述存储器系统的测试信号流以耦合到所述存储器系统的控制器，所述存储器系统具有通过所述存储器系统的总线耦合到所述存储器系统的所述控制器的一或多个存储器装置；
使用经由到外部测试垫的接口而耦合到封装平台的所述外部测试垫的所述分析器监测所述存储器系统的所述封装平台的所述外部测试垫，其中所述外部测试垫耦合到所述存储器系统的所述总线且其中所述分析器耦合到作为存储器系统测试仪的部分的所述测试流控制器，其中到所述外部测试垫的所述接口与所述存储器系统接口分离；
将数据从所述分析器提供到所述测试流控制器，所述数据基于对所述封装平台的所述外部测试垫的实时监测；及
由所述测试流控制器使用所述数据以同时使用所述存储器系统接口及到所述外部测试垫的所述接口进行所述存储器系统的所述测试，包含基于所述数据控制所述测试信号的所述流。
19.根据权利要求18所述的处理器实施的方法，其中所述测试流控制器及所述分析器一起集成于现场可编程门阵列系统中。
20.根据权利要求18所述的处理器实施的方法，其中所述存储器系统是被管理NAND系统，所述一或多个存储器装置是一或多个NAND存储器装置，所述总线是NAND总线，所述存储器系统接口是被管理NAND接口，且到所述外部测试垫的所述接口是NAND接口。
21.根据权利要求20所述的处理器实施的方法，其中控制所述测试信号的所述流包含基于由所述分析器在所述封装平台的数个所述外部测试垫处监测的所述一或多个NAND存储器装置及/或所述被管理NAND系统的内部电压的状态控制所述流，相应外部测试垫在所述封装平台的数个所述外部测试垫处反映所述NAND存储器装置及/或所述被管理NAND系统的所述内部电压。
22.根据权利要求20所述的处理器实施的方法，其中所述处理器实施的方法包含：
产生从所述分析器到所述测试流控制器的NAND操作正在进行的传达；及
响应于所述测试流控制器接收所述NAND操作正在进行的所述传达在正在进行的所述NAND操作期间从所述测试流控制器进行电力耗损测试。
23.根据权利要求20所述的处理器实施的方法，其中所述处理器实施的方法包含：
根据由所述测试流控制器产生用以执行所述NAND操作的命令测量与NAND操作的执行相关联的时间；
使用所述分析器测量与在所述被管理NAND系统的所述NAND总线上的对应于所述命令的所述执行的信号相关联的时间，所述分析器监测耦合到所述NAND总线的所述封装平台的数个所述外部测试垫，其中所述被管理NAND系统耦合到所述封装平台；及
使用所述经测量的与由所述测试流控制器执行所述NAND操作相关联的时间及所述经测量的与由所述分析器监测的所述被管理NAND系统的所述NAND总线上的信号相关联的时间评估所述被管理NAND系统的固件。
24.一种存储指令的非暂时性机器可读存储装置，所述指令在由一或多个处理器执行时致使机器执行操作以：
使用存储器系统测试仪测试存储器系统，其中所述存储器系统测试仪在物理上不同于待测试的存储器系统且具有耦合到存储器系统接口以测试所述存储器系统的连接，其中所述存储器系统接口能够与所述存储器系统分离，所述存储器系统测试仪具有测试流控制器及分析器，所述测试包含执行以下各者的操作：
由所述机器的所述测试流控制器使用外部耦合到所述存储器系统的所述存储器系统接口产生到所述存储器系统的测试信号流以耦合到所述存储器系统的控制器，所述存储器系统具有通过所述存储器系统的总线耦合到所述存储器系统的所述控制器的一或多个存储器装置；
当所述分析器经由到外部测试垫的接口而耦合到封装平台的所述外部测试垫时，由所述机器的所述分析器监测所述存储器系统的所述封装平台的所述外部测试垫，其中所述外部测试垫耦合到所述存储器系统的所述总线，其中所述分析器耦合到作为存储器系统测试仪的部分的所述测试流控制器，其中到所述外部测试垫的所述接口与所述存储器系统接口分离；
将数据从所述分析器提供到所述测试流控制器，所述数据基于对所述封装平台的所述外部测试垫的实时监测；及
由所述测试流控制器使用所述数据同时使用所述存储器系统接口及到所述外部测试垫的所述接口进行所述存储器系统的测试，包含基于所述数据控制所述测试信号的所述流。
25.根据权利要求24所述的非暂时性机器可读存储装置，其中所述存储器系统是被管理NAND系统，所述一或多个存储器装置是一或多个NAND存储器装置，所述总线是NAND总线，所述存储器系统接口是被管理NAND接口，且到所述外部测试垫的所述接口是NAND接口。
26.根据权利要求25所述的非暂时性机器可读存储装置，其中所述操作包含通过监测耦合到所述NAND总线的所述封装平台的所述外部测试垫中的所选择的外部测试垫连同由所述测试流控制器控制到所述被管理NAND系统的命令的流实时地确定NAND页编程或块擦除的发生数目大于页编程或块擦除的阈值。
27.根据权利要求25所述的非暂时性机器可读存储装置，其中所述操作包含：
根据监测耦合到所述NAND总线的数个所述外部测试垫来维护含有与NAND操作的命令相关联的命令及地址的日志，其中被管理NAND系统耦合到所述封装平台；及
由所述分析器连同所述测试流控制器通过使用所述日志中的数据执行调试。
CN202010472233.7A 2019-06-26 2020-05-29 使用测试垫实时监测的存储器系统测试仪 Active CN112151105B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/453,745 US11211136B2 (en) 2019-06-26 2019-06-26 Memory system tester using test pad real time monitoring
US16/453,745 2019-06-26

Publications (2)

Publication Number Publication Date
CN112151105A CN112151105A (zh) 2020-12-29
CN112151105B true CN112151105B (zh) 2024-06-14

Family

ID=73891813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010472233.7A Active CN112151105B (zh) 2019-06-26 2020-05-29 使用测试垫实时监测的存储器系统测试仪

Country Status (4)

Country Link
US (2) US11211136B2 (zh)
KR (1) KR102341719B1 (zh)
CN (1) CN112151105B (zh)
TW (1) TWI749539B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495317B2 (en) 2019-06-26 2022-11-08 Micron Technology, Inc. Managed-NAND real time analyzer and method
US11211136B2 (en) * 2019-06-26 2021-12-28 Micron Technology, Inc. Memory system tester using test pad real time monitoring
KR20220039282A (ko) * 2020-09-22 2022-03-29 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 메모리 시스템
CN113271305B (zh) * 2021-05-17 2022-04-22 新华三信息安全技术有限公司 一种攻击检测方法、装置及网站应用级入侵防护系统waf
KR102563047B1 (ko) * 2021-09-14 2023-08-04 테크위드유 주식회사 효율적 채널 제어를 지원하는 프로브카드 용 pmic와 신호용 스위치 ｉｃ
CN114089164A (zh) * 2021-11-23 2022-02-25 东莞记忆存储科技有限公司 配重可调节的gpu卡测试治具及配重调节方法
US20230342274A1 (en) * 2022-04-26 2023-10-26 Dell Products L.P. Modular test system
JP2023167896A (ja) 2022-05-13 2023-11-24 キオクシア株式会社 メモリシステム
WO2024040506A1 (en) * 2022-08-25 2024-02-29 Micron Technology, Inc. Memory chip test pad access management to facilitate data security
US12339732B2 (en) * 2022-10-05 2025-06-24 Nanya Technology Corporation Fault analysis device and fault analysis method thereof

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866444B2 (ja) 1998-04-22 2007-01-10 東芝マイクロエレクトロニクス株式会社 半導体装置及びその内部信号モニタ方法
US6473871B1 (en) * 1999-08-31 2002-10-29 Sun Microsystems, Inc. Method and apparatus for HASS testing of busses under programmable control
US20020131604A1 (en) * 2000-11-08 2002-09-19 Amine Gilbert A. System and method for measuring and enhancing the quality of voice communication over packet-based networks
US7155637B2 (en) * 2003-01-31 2006-12-26 Texas Instruments Incorporated Method and apparatus for testing embedded memory on devices with multiple processor cores
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7325177B2 (en) * 2004-11-17 2008-01-29 Silicon Storage Technology, Inc. Test circuit and method for multilevel cell flash memory
JP4826116B2 (ja) * 2005-03-25 2011-11-30 富士通株式会社 Ｒａｍ試験装置及び試験方法
US7308624B2 (en) * 2005-04-28 2007-12-11 Infineon Technologies North America Corp. Voltage monitoring test mode and test adapter
JP2007172766A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 半導体リーク電流検出器とリーク電流測定方法および電圧トリミング機能付半導体リーク電流検出器とリファレンス電圧トリミング方法およびこれらの半導体集積回路
KR20080026725A (ko) 2006-09-21 2008-03-26 주식회사 하이닉스반도체 반도체 메모리 장치의 내부신호 모니터장치 및 모니터방법
JP2009003991A (ja) * 2007-06-19 2009-01-08 Toshiba Corp 半導体装置及び半導体メモリテスト装置
US8412880B2 (en) * 2009-01-08 2013-04-02 Micron Technology, Inc. Memory system controller to manage wear leveling across a plurality of storage nodes
US8880779B2 (en) 2011-08-05 2014-11-04 Apple Inc. Debugging a memory subsystem
US20150018741A1 (en) 2011-11-13 2015-01-15 Aharon Liberson Method and apparatus for foot amendment
US10162007B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
EP2779044A1 (en) * 2013-03-14 2014-09-17 Tata Consultancy Services Limited System and method to provide management of test data at various lifecycle stages
US20150187410A1 (en) 2013-12-28 2015-07-02 Christopher J Nelson Testing a wide functional interface of a device integrated on an sip without dedicated test pins
US9330792B2 (en) * 2014-02-26 2016-05-03 Advantest Corporation Testing memory devices with distributed processing operations
TWI536166B (zh) * 2015-01-27 2016-06-01 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元以及記憶體儲存裝置
MX2017015383A (es) * 2015-05-31 2018-06-19 Wix Com Ltd Sistema y metodo para la oferta de paquetes de funcionalidades con base en un analisis de sitios web editados y sus usos.
US9720797B2 (en) * 2015-06-30 2017-08-01 Nxp Usa, Inc. Flash memory controller, data processing system with flash memory controller and method of operating a flash memory controller
US20170110204A1 (en) * 2015-10-16 2017-04-20 Qualcomm Incorporated Enhanced memory built-in self-test architecture for de-featured memories
CN105469831B (zh) * 2015-11-24 2019-01-18 英业达科技有限公司 存储器模块的测试方法
KR20180006229A (ko) 2016-07-08 2018-01-17 삼성전자주식회사 스택 구조의 반도체 메모리 패키지, 메모리 장치 및 반도체 메모리 시스템
CN108877863B (zh) * 2017-05-16 2020-08-04 华邦电子股份有限公司 快闪存储器存储装置及其操作方法
US10319456B2 (en) * 2017-08-29 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for measuring performance of memory array
US10096380B1 (en) * 2017-08-31 2018-10-09 Micron Technology, Inc. Erase page check
US10430117B2 (en) 2017-10-23 2019-10-01 Micron Technology, Inc. Host accelerated operations in managed NAND devices
US10971199B2 (en) 2019-06-20 2021-04-06 Sandisk Technologies Llc Microcontroller for non-volatile memory with combinational logic
US11495317B2 (en) 2019-06-26 2022-11-08 Micron Technology, Inc. Managed-NAND real time analyzer and method
US11211136B2 (en) 2019-06-26 2021-12-28 Micron Technology, Inc. Memory system tester using test pad real time monitoring

Also Published As

Publication number Publication date
US11211136B2 (en) 2021-12-28
CN112151105A (zh) 2020-12-29
KR20210002340A (ko) 2021-01-07
TWI749539B (zh) 2021-12-11
TW202101469A (zh) 2021-01-01
US20220101938A1 (en) 2022-03-31
KR102341719B1 (ko) 2021-12-22
US20200411129A1 (en) 2020-12-31
US11763908B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
CN112151105B (zh) 使用测试垫实时监测的存储器系统测试仪
CN111383683B (zh) 通过堆叠多个可靠性规范进行扫描优化
US11488670B2 (en) Temperature sensitive NAND programming
US11789661B2 (en) Virtual partition management
US11705201B2 (en) Log data storage for flash memory
CN112470222B (zh) 存储器装置中的可调整电压降检测阈值
KR20200100167A (ko) 정정 불가능 ecc
US10891072B2 (en) NAND flash thermal alerting
US11914490B2 (en) Reactive read based on metrics to screen defect prone memory blocks
CN111201571A (zh) 在高热条件下提高nand性能
US10957418B1 (en) Interconnect system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant