[go: up one dir, main page]

CN112130657B - 基于协议的转接驱动器中的功耗管理 - Google Patents

基于协议的转接驱动器中的功耗管理 Download PDF

Info

Publication number
CN112130657B
CN112130657B CN202010551145.6A CN202010551145A CN112130657B CN 112130657 B CN112130657 B CN 112130657B CN 202010551145 A CN202010551145 A CN 202010551145A CN 112130657 B CN112130657 B CN 112130657B
Authority
CN
China
Prior art keywords
mode
value
signal
level
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010551145.6A
Other languages
English (en)
Other versions
CN112130657A (zh
Inventor
赛马克·德尔沙特伯
阿比杰特·钱德拉坎特·库尔卡尼
汉斯·德·凯波尔
科内利斯·约翰内斯·斯皮尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN112130657A publication Critical patent/CN112130657A/zh
Application granted granted Critical
Publication of CN112130657B publication Critical patent/CN112130657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Logic Circuits (AREA)
  • Transceivers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种转接驱动器芯片包括控制器和耦接到通道的多个电路。所述控制器将所述多个电路的一组参数调整成在第一操作模式期间具有第一值并且在第二操作模式期间具有第二值。所述第一值在所述第一操作模式期间生成第一等级的功耗，并且所述第二值在所述第二操作模式期间生成第二等级的功耗。所述第一等级的功耗低于所述第二等级的功耗，并且所述第一操作模式对应于所述转接驱动器芯片的低功率模式。

Description

基于协议的转接驱动器中的功耗管理
技术领域
本文公开的示例实施例总体上涉及管理电路中的功率。
背景技术
由于损耗和符号间干扰(特别是在相对较高的频率下)，行进穿过电缆或印刷电路板的迹线的信号的完整性会降低。可以使用转接驱动器来解决这个问题。转接驱动器应用均衡化来补偿信道损耗并且输出具有高差分电压的信号。这样可以允许使用较长的电缆并且可以促进遵守适用的协议和电缆/连接器标准。
转接驱动器可以根据编程和/或现有条件在省电模式下操作。一种类型的省电模式是低电流模式。低电流模式的例子包括USB3.2Gen2x2或Gen1x2：U2/U3状态、USB3.2Gen2x1或Gen1x1：U2/U3状态、尚未检测到连接(启用USB RX检测)、DP1.5睡眠D3模式、Thunderbolt3/USB4(1通路)：低功率CL1/CL2和Thunderbolt3/USB4(2通路)：低功率CL1/CL2。
当在深度省电模式下操作时，转接驱动器不应该消耗例如超过几个微安(uA)的电流。然而，当转接驱动器处于为一个或多个高速通道上电做准备的状态时，现有转接驱动器会消耗大量的电流。当基于电池电源操作时，高功耗水平可能会快速地耗尽电池。
发明内容
各个示例实施例的简要概述如下。可以在以下概述中作出一些简化和省略，这旨在突出和介绍各个示例实施例的一些方面，而不是限制本发明的范围。足以允许本领域普通技术人员创建和使用本发明概念的示例实施例的详细描述将在后面的章节中呈现。
示例实施例包括一种转接驱动器，所述转接驱动器包括：通道；多个电路，所述多个电路耦接到所述通道；以及控制器，所述控制器被配置成将所述多个电路的一组参数调整成在第一操作模式期间具有第一值并且将所述一组参数调整成在第二操作模式期间具有第二值。所述第一值在所述第一操作模式期间生成第一等级的功耗并且所述第二值在所述第二操作模式期间生成第二等级的功耗。所述第一等级的功耗低于所述第二等级的功耗，并且所述第一操作模式对应于所述转接驱动器芯片的低功率模式。所述控制器可以在所述通道被启用之前执行所述低功率模式。
所述多个电路可以包括：至少一个信号检测器；至少一个共模保持器；用于生成或选择时钟信号的电路；以及基于偏置电流操作的至少一个电路。所述一组参数可以包括：所述时钟信号的频率；所述至少一个信号检测器的启用状态；所述至少一个共模保持器的电流电平；以及基于所述偏置电流操作的所述至少一个电路的电流电平。所述时钟信号的所述第一值可以是第一频率，所述时钟信号的所述第二值可以是第二频率，并且所述第一频率可以低于所述第二频率。
所述至少一个信号检测器的所述启用状态的所述第一值可以控制所述至少一个信号检测器的周期性启用，并且所述至少一个信号检测器的所述启用状态的所述第二值可以控制所述至少一个信号检测器的周期性启用或连续启用。所述至少一个信号检测器可以包括接收器检测器和静噪检测器中的至少一个。所述至少一个共模保持器的所述电流电平的所述第一值可以低于所述至少一个共模保持器的所述电流电平的所述第二值。基于所述偏置电流操作的所述至少一个电路的所述电流电平的所述第一值可以小于基于所述偏置电流操作的所述至少一个电路的所述电流电平的所述第二值。所述多个电路中的至少一个电路可以是自偏置的。
根据一个或多个实施例，一种用于管理功率的方法包括：启用转接驱动器的第一操作模式；将多个电路的一组参数调整成在所述第一操作模式期间具有第一值，其中所述多个电路耦接到所述转接驱动器的通道；启用所述转接驱动器的第二操作模式；以及将所述多个电路的所述一组参数调整成在所述第二操作模式期间具有第二值。所述第一值在所述第一操作模式期间生成第一等级的功耗，并且所述第二值在所述第二操作模式期间生成第二等级的功耗。所述第一等级的功耗低于所述第二等级的功耗，并且所述第一操作模式对应于所述转接驱动器芯片的低功率模式。所述低功率模式可以在所述通道被启用之前被启用。
所述多个电路可以包括：至少一个信号检测器；至少一个共模保持器；用于生成或选择时钟信号的电路；以及基于偏置电流操作的至少一个电路。所述一组参数可以包括：所述时钟信号的频率；所述至少一个信号检测器的启用状态；所述至少一个共模保持器的电流电平；以及基于所述偏置电流操作的所述至少一个电路的电流电平。所述时钟信号的所述第一值可以是第一频率，所述时钟信号的所述第二值可以是第二频率，并且所述第一频率可以低于所述第二频率。
所述至少一个信号检测器的所述启用状态的所述第一值可以控制所述至少一个信号检测器的周期性启用，并且所述至少一个信号检测器的所述启用状态的所述第二值可以控制所述至少一个信号检测器的周期性启用或连续启用。所述至少一个信号检测器可以包括接收器检测器和静噪检测器中的至少一个。所述至少一个共模保持器的所述电流电平的所述第一值可以低于所述至少一个共模保持器的所述电流电平的所述第二值。基于所述偏置电流操作的所述至少一个电路的所述电流电平的所述第一值可以小于基于所述偏置电流操作的所述至少一个电路的所述电流电平的所述第二值。所述多个电路中的所述至少一个电路可以是自偏置的。
附图说明
在结合附图给出时，根据以下详细描述和所附权利要求书，本发明的另外的目的和特征将变得更加容易显而易见。尽管示出并描述了几个示例实施例，但相似的附图标记标识每个附图中的相似部分，在附图中：
图1A示出了限幅转接驱动器的实施例；
图1B示出了线性转接驱动器的实施例；
图2示出了转接驱动器的另一个实施例；
图3示出了用于调整时钟信号频率的实施例；
图4示出了用于调整时钟信号频率的定时图的实施例；
图5示出了偏置电流发生器的实施例；
图6A示出了共模保持器的实施例；
图6B示出了共模保持器的另一个实施例；
图7A示出了远端终端检测器的实施例；
图7B示出了远端终端检测器的时序图的实施例；
图8示出了用于周期性地启用一个或多个转接驱动器检测器的实施例；
图9示出了用于管理转接驱动器中的功率的方法的实施例；并且
图10示出了用于管理转接驱动器中的功率的系统的实施例。
具体实施方式
应理解，附图仅是示意性的并且不一定按比例绘制。还应理解，相同的附图标记在所有附图中用于指示相同或者类似的部分。
说明书和附图示出了各个示例实施例的原理。因此将认识到，本领域的技术人员将能够设计各种布置，这些布置虽然未在本文中明确描述或示出，但体现了本发明的原理并且包括在其范围内。此外，本文所引用的所有例子原则上明确旨在用于教学目的以帮助读者理解本发明的原理和发明人贡献的概念从而促进本领域，并且应被理解为不限于这种具体引用的例子和条件。另外，除非另有指示(例如，“否则”或“或在可替换方案中”)，如本文所使用的术语“或”指代非排他性或(即，和/或)。而且，本文所描述的各个示例实施例不一定是相互排他的，因为某些示例实施例可以与一个或多个其它示例实施例组合形成新的示例实施例。如“第一”、“第二”、“第三”等描述符并不意味着限制所讨论的元件的顺序，而是用于将一个元件与下一个元件区分开，并且通常是可互换的。如最大值或最小值等值可以预先确定并且基于应用设定为不同的值。
图1A和1B示出了转接驱动器的实施例，所述转接驱动器包括用于在主机系统与连接的装置之间传递数据的一个或多个通道。通道可以包括符合预定标准的至少一个高速通道。在一个实施例中，转接驱动器可以是支持多个标准的组合转接驱动器，所述多个标准包括但不限于各种版本的通用串行总线(USB)、显示端口(DP)、Thunderbolt(TBT)和/或会聚的输入/输出(CIO)。转接驱动器可以位于具有电路的芯片上，所述电路用于控制与功率管理、信号检测、时钟生成、共模控制和/或偏置电流以及其它有关的参数。为了方便起见，转接驱动器将在以下讨论中被称为转接驱动器芯片。
转接驱动器芯片实施在一种或多种低功率模式下降低功耗的动态的复杂方法，包括在启用高速通道之前实施的方法。在一个实施例中，转接驱动器芯片执行多个电路和系统级技术以调整与通道的操作有关的参数。电路和系统级技术可以包括调整用于控制一个或多个转接驱动器电路的时钟信号的频率、调整占空比、实施各种偏置策略、压缩耦接到通道的共模保持器的电流以及选择性地启用一个或多个转接驱动器电路(例如，静噪检测器、终端检测器等)而不是在连续的基础上操作这些电路。
在一个实施例中，所有这些技术可以全部或部分地同时或按预定顺序应用以降低转接驱动器芯片的功耗。省电技术中的至少一些省电技术可以被整合(例如，在定时、功能要求或操作先决条件方面)，使得一个技术的实施可以执行一个或多个其它技术。采用这种整合的方法会提高效率，这进而可以另外降低功率消耗的速率。(本文所描述的实施例的仿真示出相对于现有转接驱动器芯片的功耗的至少一个数量级的改进。)通过降低功耗，实施例还可以有效地延长主机系统或连接的装置中电池的寿命。
参考图1A，本实施例中的转接驱动器芯片包括均衡器10、限幅放大器(限幅器)20、加重驱动器30和传输线驱动器40。具有这种配置的转接驱动器可以被称为限幅转接驱动器。均衡器10可以是例如衰减沿转接驱动器芯片的通道接收到的传入信号中的低频信号分量的连续时间线性均衡(CTLE)滤波器。限幅放大器20可以操作以对通道上承载的信号进行压缩、稳定并为所述信号提供恒定输出电平。加重驱动器30可以执行发射器前馈均衡(FFE)，所述FFE可以增加通道信号的较高频分量(预加重)或减小通道信号的较低频分量(去加重)。线驱动器(LD)40可以驱动通道信号传输到主机系统或连接的装置。限幅转接驱动器的输出可以与信号源不匹配。而且，限幅转接驱动器可能或可能不需要链路训练。
参考图1B，本实施例中的转接驱动器芯片包括线性均衡器(CTLE)50、增益放大器60和线性传输线驱动器(LD)70。具有这种配置的转接驱动器可以被称为线性转接驱动器。线性均衡器50和线驱动器70可以执行与图1A中的那些操作类似的操作。增益放大器60可以将通道信号的增益增加预定增益。线性转接驱动器的输出可以与信号源匹配。而且，线性转接驱动器需要链路训练。为了使限幅转接驱动器和线性转接驱动器的一个或多个高速通道符合多个标准(例如，USB/DP/TBT/CIO)，可以添加多个支持电路，下文描述了所述支持电路中的一些支持电路。
图2示出了可以对应于例如图1B的线性转接驱动器芯片的转接驱动器芯片200的实施例。在此实施例中，示出了单个高速通道201，但是另一个实施例中可以包括一个或多个另外的通道。高速通道201可以是包括第一信号线202和第二信号线203的差分通道。第一信号线可以是正信号线(IP)并且第二信号线可以是负信号线(IN)。一对外部电容器(Cex)可以在转接驱动器芯片的输入引脚205和206之前耦接到通道的信号线。另一对外部电容器(Cex)可以在输出引脚207和208之后耦接到通道的信号线。虽然图2中的转接驱动器芯片200被标识为线性转接驱动器，但是图2的转接驱动器芯片可以被实施为例如对应于图1A的限幅转接驱动器。
转接驱动器芯片200包括第一级210、第二级220和第三级230。第一级210可以是包括共模保持器(RX CMK)211、耦接到通道201的相应的线的终端电阻器212和213、均衡器214、静噪检测器215和增益放大器216的接收器电路。
共模保持器211可以维持接收器引脚205和206的共模电压接近高速通道(转接驱动器)的功能电压的DC电平(例如，在所述DC电平的预定范围内)。在一个实施例中，可以在整个正常模式和省电模式中将共模保持器211维持在启用状态，例如以便在大外部电容器Cex上维持足够的电荷并且将接收器的DC电平维持在预定电平。预定电平可以是例如足以确保通道快速上电的电平。
终端电阻器212和213耦接在电源VDD与通道的相应的信号线之间。在操作中，终端电阻器可以在转接驱动器芯片的接收器侧上提供阻抗匹配。电阻器可以具有相同的电阻值，所述电阻值在一个说明性情况中可以是50Ω。
均衡器214可以是例如衰减(或放大，取决于设计滤波器所针对的系统)信号的低频信号分量并且放大在通道上接收到的高频信号分量的连续时间线性均衡(CTLE)滤波器。
静噪检测器215例如根据被实施的转接驱动器的功能模式执行低频或高频信号/损耗检测。
增译放大器216可以将预定增益施加到通道信号以便符合一个或多个标准。
第二级220可以包括增益放大器、一个或多个延迟单元、缓冲器、加重级(预加重或去加重)或另一个电路。加重级的类型可以例如根据转接驱动器的类型(例如，当转接驱动器是限幅转接驱动器而不是线性转接驱动器时)而被包括。在一个实施例中，可以省略第二级220。
第三级230可以是包括传输(TX)驱动器231、共模保持器(TX CMK)232、(RX)检测器233和终端电阻器234和235的发射器电路。
传输(TX)驱动器231将通道信号输出的增益从第二级(或第一级，如果第二级被省略的话)调整成符合预定标准。
TX CMK232可以维持芯片的发射器引脚207和208的共模电压接近转接驱动器的功能电压的DC电平(例如，在所述DC电平的预定范围内)。在一个实施例中，可以在整个正常模式和省电模式中将共模保持器232维持在启用状态中，例如以便在大外部电容器Cex上维持足够的电荷并且将发射器的DC电平维持在预定电平。预定电平可以是例如足以确保通道快速上电的电平。在一个实施例中，发射器引脚207可以是正引脚(OP)并且发射器引脚208可以是负引脚(ON)。
RX检测器233检测通道上活动的存在，所述活动例如可以包括由转接驱动器芯片接收的任何类型的信号的接收。在一个实施例中，检测器233可以耦接在一起或定位在相同的级或电路内。
终端电阻器234和235充当允许作出关于电缆或其它接口是否已经连接在主机系统与装置之间的确定的远端终端。终端电阻器还执行阻抗匹配功能。在一个实施例中，终端电阻器可以具有相同的电阻值，例如，50Ω。
在操作中，转接驱动器芯片200的高速通道可以基于预定命令从低功率省电模式转变为另一种模式(例如，上电模式)。低功率省电模式可以在启用高速通道之前执行。可以例如通过基于集成电路间(I2C)命令启用通道而执行从低功率省电模式转变。在另一个实施例中，可以基于低速边带上的一系列事件而启用高速通道。在另一个实施例中，可以基于在通道上发生的低速活动而启用高速通道。可以例如由控制器执行通道的启用，所述控制器可以定位在转接驱动器的相同的芯片上或可以驻留在例如在主机系统或连接的装置中的芯片外。图2中示出了片上控制器250的例子。
根据一个实施例，可以如下启用转接驱动器芯片200的高速通道。首先，第三级发射器电路230中的RX检测器233检测通道上的远端50Ω终端，所述通道的接收器连接到TX。当这个发生时，RX检测器233可以输出用于启用第一级接收器电路210的第一控制信号CS1。在一个实施例中，第一控制信号CS1至少可以启用第一级210中的静噪检测器215。在另一个实施例中，第一控制信号CS1可以是输入到控制器250中的检测信号。当这个信号被接收时，控制器250可以输出用于启用第一级210中的静噪检测器215和/或其它特征的一个或多个控制信号。控制器250还可以生成用于在此时启用第二级电路和第三级电路的控制信号，或者第二级电路和第三级电路可以例如响应于从静噪检测器输出的检测信号而在随后的时间被启用。一旦被启用，静噪检测器215就执行监测操作，所述监测操作涉及通过输入引脚205和206检测高速通道上的输入信号。
当由静噪检测器215检测到输入信号时，静噪检测器215输出用于启用高速通道(例如，向其供电)的第二控制信号CS2。可以通过将预定电力施加到通道电路而启用通道。预定电力可以为上电电平，所述上电电平例如可以与在转接驱动器芯片的正常模式或活动模式期间施加的电力的电平不同。检测到的输入信号可以是低速信号和/或高速信号。如果检测到高速信号，则高速信号可以被传递通过通道。
第三级发射器电路中的终端电阻器234和235可以被实现为高速通道的一部分，例如与终端电阻器相关联的开关可以接通以便将输入通道的不同线耦接到电压电源VDD。终端电阻器可以在其它通道电路被启用的同时或在与通道电路不同的时间(之前或之后)被启用。通道核心启用可以取决于例如各种预定策略。以下电路可以在通道核心启用期间被启用或连接：终端电阻器212和213、均衡器214、静噪检测器215、第二级220(如果包括的话)、TX驱动器231和终端电阻器234和235。可以将信号损耗(LOS)检测器维持在接通状态。当LOS检测器(例如，静噪检测器也可以检测信号损耗)215检测出高速通道上的流量中的损耗时，通道可以例如基于从控制器250输出的一个或多个控制信号而被禁用。
转接驱动器芯片200的控制器250可以生成用于实施多个电路和/或系统级技术以便在至少两种低功率模式下降低功耗的控制信号。第一低功率模式涉及在检测到连接之后(例如，在RX检测器233检测到高速通道上的信号(例如，USB信号)的存在之后、在RX检测器233执行数据端口(DP)热插拔检测(HPD)之后或在检测到对应于另一个标准的信号之后)启用高速通道。第二操作模式涉及在根据一个或多个标准(例如，USB U2/U3、DP D3等)在(连接的)省电状态期间检测到信号传导之后启用高速通道。在另一个实施例中，用于降低功耗的电路和/或系统级技术可以应用于不同的操作模式。
为了在多种低功率模式中任一种低功率模式下降低电流消耗，组合转接驱动器芯片可以同时地或按预定顺序实施以下技术中的一个或任意组合。
时钟频率调整
转接驱动器芯片200可以包括或耦接到生成用于控制通道电路的操作的双模式时钟。为了降低功耗，双模式时钟的频率可以在转接驱动器芯片(或通道)在一种或多种低功率模式下操作时降低到预定的较低速率。双模式时钟的频率可以例如由控制器250基于对低功率模式中的一种或多种低功率模式的检测或基于被编程为进入低功率模式中的一种或多种低功率模式进行控制。在一个实施例中，双模式时钟可以在转接驱动器芯片的启动时以较低速率生成时钟信号。虽然术语“双模式时钟”表明时钟仅在两种模式下操作(或仅输出两个可能的时钟信号频率)，但是在另一个实施例中，时钟可以在多于两种模式下操作(或输出多于两个时钟信号频率)。例如，双模式时钟或多模式时钟可以输出处于针对不同低功率模式的不同频率的时钟信号以便管理转接驱动器芯片中相对于其高速通道中的一个或多个高速通道的功耗。
在一个实施例中，控制器250可以包括生成用于控制转接驱动器芯片的信号的数字状态机。在一个实施例中，数字状态机可以使用时钟来运行定时器和通道电路中的各个通道电路。因为针对较高时钟频率的动态电流消耗增加，所以时钟的根频率可以由数字状态机基于转接驱动器的操作模式来调整。例如，时钟可以针对转接驱动器芯片的一个或多个正常模式或活动模式被调整成输出第一频率范围内的信号并且可以针对转接驱动器芯片的一个或多个其它模式(包括低功率模式)被调整成输出第二频率范围内的信号。降低时钟频率会降低用于生成时钟信号的振荡器电路以及由时钟信号驱动的电路所消耗的功率。在一个实施例中，数字状态机可以包括具有对应于转接驱动器芯片的不同操作(包括低功率)模式的状态的时钟树。低功率模式可以在高速通道被启用之前实施，或者那些模式中的一种或多种模式可以在高速通道被启用之后实施。
当转接驱动器芯片包括数字控制电路时，双模式时钟应当接收在两个频率之间的“设计的一定时间”内的频率的平滑无毛刺转变。在一个实施例中，较低的时钟频率可以被设置成在转接驱动器芯片的正常模式或活动模式期间使用的时钟频率的一些预定部分(例如，1/10)。在低功率模式和正常功率模式下使用的时钟频率的比率可以例如基于系统和/或标准定时和技术限制来确定。
图3示出了生成用于针对转接驱动器芯片的不同模式调整时钟信号的频率的控制信号的控制器250的实施例。在此实施例中，控制器250包括自激振荡器(FRO)310(或耦接到所述自激振荡器310中的一个或多个)、功率管理单元(PMU)320和子系统330，出于说明性目的，所述子系统330已经被标记为USB子系统(但是在另一个实施例中可以对应于不同的标准)。
FRO 310可以包括输出处于不同频率的多个时钟信号之一的选择器(例如，复用器)311。例如，选择器可以输出处于第一频率(例如，48MHz)的第一时钟信号或处于低于第一频率的第二频率(例如，4.8MHz)的第二时钟信号。在一个实施例中，第二频率可以是第一频率的预定部分(例如，1/10)。
PMU 320包括用于输出来自自激振荡器310的所选时钟信号的逻辑。第一逻辑321输出来自FRO的所选时钟信号。分频器325基于一个或多个比率分频因数(例如，2、4、8、16等)将所选时钟信号分成多个经过分频的时钟信号(例如，按照频率分)。经过分频的信号之一可以基于对来自USB子系统330的时钟信号的请求(usb_fro_clk_req)而输出到USB子系统330。这可以例如通过将经过分频的时钟信号传递通过基于对应的时钟请求信号(usb_fro_div_clk_req和usb_fro_div_ps_clk_req)生成输出的多个逻辑门322和323来完成。
USB子系统330基于从RX检测器233输出的控制信号CS1来检测通道201(或转接驱动器芯片)的状态。当控制信号CS1指示通道(或转接驱动器芯片)处于一个或多个预定的低功率模式(例如，USB标准的U2或U3)下时，USB子系统330将控制信号(usb_frp_lp_en)输出到基于单次编程(OTP)使能信号的值生成针对选择器311的选择信号S的逻辑340。选择信号也可以输入到USB子系统330的低通电输入以发起对转接驱动器芯片的低功率控制。
图4示出了用于例如使用图3的控制器250改变时钟信号的频率的时序图的实施例。在时间t1处，FRO 310和其随附电路被禁用，如从Fro_core_en、Fro_output_en和Fro_en_tempsens信号的逻辑零值可以明显看出的。因此，没有时钟Clk_out从时钟输出并且FRO的低功率模式使能信号也为零。
在时间t2处，使能信号转变为逻辑1以启用FRO和PMU。这些使能信号可以例如在USB子系统330在高速通道上检测到预定的低功率模式的存在时基于转接驱动器芯片的RX检测器233的输出而生成。
在时间t3处，FRO开始输出处于较快的第一频率(例如，48MHz)的第一时钟信号。
在时间t4处，在一段时间(例如，15微秒)之后，FRO的选择器311接收用于选择处于较低的第二频率(例如，4.8.MHz)的第二时钟信号的控制信号S，因为已经检测到预定的低功率模式(例如，被编程到控制器250的数字状态机中)。因此，在时间t4处，FRO将时钟频率降低为第二时钟频率，这可以在一段时间(例如，另一个15微秒)内以预定速率逐步地执行。
在时间t5处，FRO的输出达到第二频率并且维持某个时间，例如直到不再检测到高速通道处于预定的低功率模式为止。这可以涉及高速通道转变为正常/活动功率模式或另一种模式。转变是通过FRO_lp_en信号的状态在时间t6处的改变来指示的，所述状态从逻辑一改变成逻辑零值。然后，FRO开始将时钟频率增加回到第一频率。在一个实施例中，FRO可以是振荡器。在这种情况下，如从图4中的时序图可以明显看出的，振荡器逐步地将输出时钟频率从快的第一频率(48MHz)改变成较慢的第二频率(4.8MHz)并且再次回到快的第一频率(48MHz)。以第二频率操作转接驱动器会使功耗对应地下降。
偏置电流调整
转接驱动器芯片200可以包括或耦接到为第一级电路、第二级电路和/或第三级电路提供偏置电流的偏置电路260(参见图2)。高速通道可能需要预定的源电流(例如，100uA)来为如均衡器214、TX驱动器231和/或其它电路等可以使用高参考电流的偏置电路提供mA范围内的偏置电流。
图5示出了用于为转接驱动器芯片生成偏置电流的偏置电路260的实施例。偏置电路260可以是包括用于生成第一等级的第一偏置电流的第一级261和用于生成大于第一等级的第二等级的第二偏置电流的第二级271的双模式偏置电路。例如，第一等级可以为大约1uA并且第二等级可以为大约100uA(或分别为几uA和几百uA)。
第一级261包括第一运算跨导放大器(OTA)262、第一晶体管263和第二晶体管264。第一OTA的第一端(+)被耦接以接收参考电压Vref并且第一OTA的第二端(-)被耦接以接收通过电阻器R1的值控制的电压。此电压基于穿过第一晶体管263的电源电压VDD，并且第二晶体管264负责将第一偏置电流I1输出到转接驱动器电路。在操作中，在反馈环路中，Vx＝Vref，其中I_lb＝Vref/R1。
第二级271类似于第一级，因为其包括OTA 272、第一晶体管273和第二晶体管274。然而，第二级中的电阻值R2与第一级中的电阻值R1不同，并且在操作中，I_lb＝Vref/R2。出于匹配的目的，第二偏置电流被设置成大于第一偏置电流。当转接驱动器在低功率模式下操作时，施加此大电流是不必要的，因为转接驱动器的要偏置的一个或多个电路在低功率模式下需要更低的偏置电流。因此，如果在低功率模式期间供应第二偏置电流，则所述第二偏置电流的大部分将会被浪费。为了降低功耗，第一级在低功率模式下将较低的第一偏置电流输出到转接驱动器电路，所述低功率模式可以包括在高速通道被启用之前执行的模式和/或在启用通道之后的一种或多种模式。接收偏置电流的电路可以包括例如RX CMK211、RX检测器233和静噪检测器215。在一个实施例中，OTA可以由运算放大器(op amp)替换。(低功率偏置电路和高功率偏置电路的启用/禁用机制未示出，但是可以对应于例如片上控制器)。
CMK电流调整
在转接驱动器芯片200中，输入/输出引脚耦接到外部AC耦接电容器(Cex)。因为这些电容器具有相对较大的电容，所以将电容器Cex充电到DC电平或TX驱动器的操作点(例如，通道启动时间)可能会花费相对较长的时间。这个长充电时间可能会使转接驱动器芯片无法满足USB、DP和/或其它标准的定时要求。转接驱动器的第一级和最后级中可以包括共模保持器RX CMK 211和TX CMK 232以便在高速通道被禁用时将通道输入/输出维持在预定的低DC电平。
图6A示出了例如可以对应于RX CMK 211和TX CMK 232的共模保持器的一个实施例。参考图6A，共模保持器包括通过电阻器R1CMK耦接到输入/输出引脚(OUT)的开关S1。输入/输出引脚(其可以是引脚205、206、207或208中的任何一个引脚)耦接到电流源Iu和外部电容器Cex。另外，电流源Iu可以通过第二开关S2耦接到参考电位(例如，接地)。第一开关S1和第二开关S2可以基于来自控制器250的控制信号同时接通。
在操作中，等于VDD-Iu×R1CMK的电压可以定义针对通道的DC电平。为了降低功耗，R1CMK可以较大并且Iu较小。这将会使得共模保持器电流降低。如本文所讨论的，此技术可以例如在转接驱动器芯片的低功率模式中的一种或多种低功率模式期间和/或在高速通道被禁用时应用。
在一个实施例中，R1CMK可以是具有由控制器250控制的电阻值的可变电阻器。在此实施例或另一个实施例中，控制器250可以控制电流源Iu的值。在另一个实施例中，R1CMK之一可以较大并且Iu可以是固定的并且其它值可以是受控制的，例如，电阻器R1CMK可以具有固定的电阻并且电流源Iu受到控制以在高速通道被禁用时和在各种操作模式下实现期望的DC电平。在图6A的实施例中，区域/电流与Iu×R1CMK的匹配之间可能存在权衡，例如，电流可以来自低功率偏置电路并且可以与Vbg/R1CMK成比例。
图6B示出了可以在转接驱动器芯片中实施的共模保持器的另一个实施例。参考图6B，共模保持器包括由电阻器R1′CMK和R2′CMK形成的分压器电路。电压源Vdd通过第一开关S1′耦接到分压器并且电阻器之间的节点被耦接以将经过分压的电压(基于R1′CMK和R2′CMK的比率)输出到输入/输出引脚(OUT)。输入/输出引脚(其可以是引脚205、206、207或208之一)耦接到外部电容器Cex。除这些特征之外，第二开关S2′将分压器选择性地耦接到参考电位(例如，接地)。第一开关和第二开关可以同时接通。在操作中，输出DC电平通过R1′CMK和R2′CMK的电阻器分压器比率被设置为(VDD×(R1′CMK)/(R1′CMK+R2′CMK)。使DC电流穿过的区域和外部电容器Cex的充电时间限定了设置R1′CMK和R2′CMK的可接受的值的权衡。
RX检测器的周期性启用
RX检测器233执行远端终端检测。原则上，RX检测器可以以图7A中示出的方式执行此操作，图7A描绘了包括高速通道201(在此例子中标记为HS Ch.)的转接驱动器芯片700。
参考图7A，远端终端检测器(或RX检测器)233包括将高速通道上的电压与预定的阈值电压Vth进行比较的比较器710。阈值电压Vth对应于允许在通道上检测终端的值。在通道被禁用的时间期间，电压电源VDD通过开关S和电阻器R(例如，R可以在kΩ范围内)耦接到高速通道(出于说明的目的以非差分形式示出)。因此，将预定的电压施加到高速通道201并且RX检测器233执行监测操作。节点“Out”处的电压可以是(RL/(RL+R)×VDD)。
当在通道201上没有检测到终端时(例如，当装置没有耦接到通道时)，这意味着RL是较大值(例如，几kΩ)，则Vout处的电压将会高。当高电压大于Vth时，则比较器710的输出将为零。因此，RX检测器233可以输出逻辑零值并继续监测通道。当检测到终端时(例如，当在通道上检测到包括50Ω的终端电阻器RL的装置720时)，则输出电压Vout将为50/(50+R)×VDD，这较小并且低于Vth。因此，RX检测器233可以输出逻辑一值以启用转接驱动器芯片中的一个或多个其它电路(例如，静噪检测器215)和/或通知其控制器250。然后，控制器可以激活转接驱动器的电路以启用高速通道。
图7B示出了可以另外解释远端终端如何可以由RX检测器233检测的时序图的例子。在此实施例中，检测原理基于高速通道201的“out”电压针对各个终端电阻器(RL)值(例如，使用kΩ范围内的充电电阻器R)的变化速率。RC时间常数限定远端终端为50Ω(或kΩ范围)终端。当开关S被启用时，Vout(转接驱动器的输出引脚OUT上的电压)将是R(在转接驱动器中)和RL(在连接的装置720中)的分压比率。如果RL＝50Ω，则Vout将在某个时间帧中低于比较器710的阈值参考。因此，RX检测器233将输出逻辑零值。如果RL是kΩ范围电阻器，Vout将高于比较器710的阈值参考。因此，RX检测器233将输出逻辑1值，这指示在通道201上已经检测到信号以及通道(转接驱动器)电路应当被启用。控制器250可以控制开关S的接通/断开状态并且还可以控制高速通道和驱动器电路的启用。
在一个实施例中，RX检测器233可以周期性而不是连续地执行其监测功能。这可以通过基于来自转接驱动器中的控制器250和/或其它电路的控制信号周期性地启用RX检测器233来完成。因此，与RX检测器连续地维持在启用状态的情况相比，RX检测器(以及因此转接驱动器芯片)的平均电流消耗可以降低。例如，考虑到电池操作的装置无法保持连接到电缆较长时间，从而在连续的基础上启用RX检测器233将会消耗不必要量的电流。另一方面，周期性启用可能会大大降低功耗。
静噪检测器的周期性启用
静噪检测器215在高速通道201上执行信号检测。类似于RX检测器233，静噪检测器215可以在从RX检测器接收到检测信号时周期性(而不是连续地)和/或异步地执行此检测操作。例如，在RX检测器233检测到远端终端时，RX检测器233可以输出检测信号以启用静噪检测器。一旦被启用，静噪检测器215就检测高速通道上的传入数据(例如，低频信号和/或高频信号)。与静噪检测器即使在当高速通道被禁用的时间处仍然连续地维持在连续启用状态相比，在从RX检测器233(或控制器250)接收到检测信号时周期性和/或异步地启用静噪检测器会使转接驱动器消耗较少的功率。
图8示出了示出RX检测器233和静噪检测器215可以如何被周期性地启用的时序图的实施例。根据一个实施例，此时序图还可以示出高速通道201可以被如何启用。
参考图8，当第一使能信号(en_low-freq Osc)从低转变为高时，振荡器(例如，FRO310)开始生成处于如先前所讨论的第二(低)频率(例如，4.8MHz)的时钟信号。然后，生成第二使能信号(en_low_power_bias)以启用转接驱动器的一个或多个偏置电路。随后，生成第三使能信号(en_RX_DET)以启用RX检测器233。第三使能信号可以具有相对较短的脉冲持续时间，在所述脉冲持续时间之后，RX检测器233被禁用直到根据预定时间段再次施加第三使能信号。
在第三使能信号的持续时间期间，RX检测器233能够在高速通道上检测出终端。当这个发生时，RX检测器233生成激活en_RX_term信号的检测信号(RX_det_OUT)。当en_RX_term信号变为高时，控制器250针对静噪检测器215周期性地施加使能信号(en_SQ_DET)。静噪检测器使能信号可以是预定持续时间的脉冲。当静噪检测器使能信号为高时，静噪检测器能够在高速通道上检测出信号的存在。如从图8的时序图显而易见的，静噪检测器215在第二脉冲en_SQ_DET的持续时间期间在高速通道上检测出信号。
当静噪检测器215在高速通道上检测出信号时，静噪检测器的输出(SQ_OUT)从逻辑零值转变为逻辑一值。当控制器250检测出静噪检测器输出的逻辑一值时，控制器250为偏置电路生成使能信号以将偏置施加到均衡器214、增益放大器216、第二级220和传输驱动器231。
同时，控制器250可以生成使能信号(en_high_freq Osc)以将时钟信号增加到如先前所讨论的第一(高)频率(例如，48MHz)。当时钟信号达到第一(高)频率时，控制器250生成使能信号(en_high_speed_channel)以启用高速通道201。高速通道可以被认为是在去往高速通道电路的电力从低功率模式转变为正常模式或活动模式时或以其它方式在高速通道被启用时被启用。
一个或多个自偏置电路
当转接驱动器芯片的电路中的一些电路处于禁用状态时，转接驱动器芯片中的一个或多个偏置电路可能会消耗DC电流。将转接驱动器电路中的一些电路设计成自偏置可以增加其启动时间，这可以降低功耗。可以是自偏置的转接驱动器芯片电路的例子包括静噪检测器，例如对于包括TBT和CIO标准的用例来说，静噪检测器可以是自偏置的。包括图6B中示出的电阻器分压器的CMK电路211和232也可以是自偏置的。在一个实施例中，当电路不需要来自例如如关于图5所讨论的一个或多个偏置电路的偏置电流时，所述电路可以被认为是自偏置的。相反，这种电路具有其自身的偏置发生器。图5的偏置电路在被启用时可以消耗OTA和I_1b和I_hb分支中的固定的DC电流。
以上所讨论的所有省电技术可以同时和/或按预定顺序应用以优化转接驱动器芯片相对于高速通道中的一个或多个高速通道所消耗的功率的降低。在一个实施例中，这些省电技术的后续可以同时或按预定顺序应用以降低功耗。
图9示出了用于控制转接驱动器芯片中的功率的方法的实施例，所述转接驱动器芯片例如可以是图2的组合转接驱动器芯片以及图3到8中示出的随后电路和时序图。在此方法中，先前所描述的所有省电技术可以全部地或部分地同时或按预定顺序应用。
在910处，所述方法包括启用转接驱动器的第一操作模式。第一操作模式可以是在启动时、在转接驱动器的通道(例如，高速通道)上检测到信号时、在启用通道之前、在电池省电模式时或在启动之后的另一个时间处发生的低功率模式。
在920处，将耦接到通道的电路的一组参数调整成在第一操作模式期间具有第一值。第一值使得转接驱动器消耗第一等级的功耗。电路可以是先前所描述的那些电路中的任何一个电路，包括但不限于至少一个信号检测器、至少一个共模保持器、用于生成或选择时钟信号的电路以及基于偏置电流操作的至少一个电路。一组参数的第一值可以包括时钟信号的频率、至少一个信号检测器的启用状态、至少一个共模保持器的电流电平以及基于所述偏置电流操作的至少一个电路的电流电平。
在930处，启用转接驱动器的第二操作模式。第二操作模式可以是例如转接驱动器的正常操作模式或活动操作模式。在一个实施例中，第二操作模式可以是另一种低功率模式或与第一操作模式不同的模式。控制器(例如，控制器250)可以控制将第一操作模式改变为第二操作模式。第一操作模式和第二操作模式可以是连续的或者也可以是转接驱动器的一种或多种其它操作模式中隔开的一种操作模式。
在940处，将耦接到通道的电路的一组参数调整成在第二操作模式期间具有第二值。第二值使得转接驱动器消耗大于第一等级的功耗的第二等级的功耗。例如，时钟信号的第一值可以是第一频率并且时钟信号的第二值可以是第二频率，其中第一频率低于第二频率。在此实施例或另一个实施例中，至少一个信号检测器的启用状态的第一值可以控制至少一个信号检测器的周期性启用，并且至少一个信号检测器的启用状态的第二值可以控制至少一个信号检测器的周期性启用或连续启用。至少一个信号检测器可以包括接收器检测器和静噪检测器中的至少一个。在此实施例和另一个实施例中，至少一个共模保持器的电流电平的第一值可以低于至少一个共模保持器的电流电平的第二值。在此实施例和另一个实施例中，基于偏置电流操作的至少一个电路的电流电平的第一值可以小于基于偏置电流操作的至少一个电路的电流电平的第二值。在此实施例或另一个实施例中，耦接到通路的电路中的至少一个电路可以是自偏置的。
图10示出了包括控制器1010、第一存储器1020和第二存储器1030的系统的实施例。控制器1010可以对应于例如图2中的控制器250。第一存储器1020可以包括可以存储使控制器执行转接驱动器的操作和本文所描述的方法实施例的指令的非暂时性计算机可读介质。第二存储器1030可以存储转接驱动器的通道电路1040的参数的第一值和第二值。这些值可以输入到控制器1010中以调整通道电路的参数。在一个实施例中，存储在第二存储器1030中的值中的至少一些值可以直接输出到通道电路，以调整参数。在操作中，存储在第一存储器1020中的指令可以使控制器1010基于存储在第二存储器1030中的第一值和第二值(例如，取决于实施的转接驱动器的操作模式)来调整通道电路参数。这些操作中的一个或多个操作可以基于本文所描述的检测信号或控制信号(例如，从如先前所讨论的RX检测器和/或静噪检测器输出的信号)来执行。
根据上述实施例中的一个或多个实施例，转接驱动器芯片包括控制器和耦接到通道的多个电路。控制器将电路的一组参数调整成在第一操作模式期间具有第一值并且在第二操作模式期间具有第二值。第一操作模式可以是在启动或另一个时间(通道被启用之前或之后)时实施的多种低功率模式中的任何一种模式。第一值在第一操作模式期间生成第一等级的功耗，并且第二值在第二操作模式期间生成第二等级的功耗。第一等级的功耗可以低于第二等级的功耗。
本文公开的实施例的控制器、处理器、均衡器、增益特征、检测器、保持器、驱动器、逻辑、比较器、使能器和其它信号生成和信号处理特征可以在逻辑中实施，所述逻辑例如可以包括硬件、软件或两者。当至少部分地在硬件中实施时，控制器、处理器、均衡器、增益特征、检测器、保持器、驱动器、逻辑、比较器、使能器和其它信号生成和信号处理特征可以是例如各种集成电路中的任何一种，包括但不限于专用集成电路、现场可编程门阵列、逻辑门的组合、片上系统、微处理器或者另一种类型的处理或控制电路。
当至少部分地在软件中实施时，控制器、处理器、均衡器、增益特征、检测器、保持器、驱动器、逻辑、比较器、使能器和其它信号生成和信号处理特征可以包括例如用于存储例如由计算机、处理器、微处理器、控制器或其它信号处理装置执行的代码或指令的存储器或其它存储装置。计算机、处理器、微处理器、控制器或其它信号处理装置可以是本文所描述的那些或除了本文所描述的元件之外的计算机、处理器、微处理器、控制器或其它信号处理装置。由于详细描述了形成方法(或计算机、处理器、微处理器、控制器或其它信号处理装置的操作)的基础的算法，因此用于实施方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其它信号处理装置转化为用于进行本文所述方法的专用处理器。
益处、优点、问题的解决方案以及可能使任何益处、优点或解决方案发生或变得更加显著的任何一种或多种要素都不应被解释为任何或全部权利要求关键的、必需的或是本质的特征或要素。本发明仅由所附权利要求限定，所附权利要求包括本申请未决期间所作的任何修改以及所公布的那些权利要求的所有等同物。
尽管各个示例性实施例已经特别参考所述示例性实施例的某些示例性方面进行了详细描述，但是应理解，本发明能够具有其它示例实施例并且本发明的细节能够在各个明显的方面进行修改。如对于本领域技术人员来说容易显而易见的，变化和修改可以在保持在本发明的精神和范围内的同时实现。因此，前述公开、描述和附图仅仅是出于说明性目的并且不以任何方式限制本发明，本发明仅由权利要求限定。

Claims (8)

1.一种转接驱动器芯片，其特征在于，包括：
通道；多个电路，所述多个电路耦接到所述通道，所述多个电路包括：
至少一个信号检测器；
至少一个共模保持器；
用于生成或选择时钟信号的电路；以及
基于偏置电流操作的至少一个电路；以及
控制器，所述控制器被配置成将所述多个电路的一组参数调整成在第一操作模式期间具有第一值并且将所述一组参数调整成在第二操作模式期间具有第二值，其中所述第一值用于在所述第一操作模式期间生成第一等级的功耗并且所述第二值用于在所述第二操作模式期间生成第二等级的功耗，所述第一等级的功耗低于所述第二等级的功耗并且所述第一操作模式对应于所述转接驱动器芯片的低功率模式，所述一组参数包括：
所述时钟信号的频率；
所述至少一个信号检测器的启用状态；
所述至少一个共模保持器的电流电平；以及
基于所述偏置电流操作的所述至少一个电路的电流电平。
2.根据权利要求1所述的转接驱动器芯片，其特征在于，所述控制器被配置成在所述通道被启用之前执行所述低功率模式。
3.根据权利要求1所述的转接驱动器芯片，其特征在于：
所述时钟信号的所述第一值是第一频率，
所述时钟信号的所述第二值是第二频率，并且
所述第一频率低于所述第二频率。
4.根据权利要求1所述的转接驱动器芯片，其特征在于：
所述至少一个信号检测器的所述启用状态的所述第一值用于控制所述至少一个信号检测器的周期性启用，并且
所述至少一个信号检测器的所述启用状态的所述第二值用于控制所述至少一个信号检测器的周期性启用或连续启用。
5.根据权利要求1所述的转接驱动器芯片，其特征在于，所述至少一个共模保持器的所述电流电平的所述第一值低于所述至少一个共模保持器的所述电流电平的所述第二值。
6.根据权利要求1所述的转接驱动器芯片，其特征在于，基于所述偏置电流操作的所述至少一个电路的所述电流电平的所述第一值小于基于所述偏置电流操作的所述至少一个电路的所述电流电平的所述第二值。
7.根据权利要求1所述的转接驱动器芯片，其特征在于，所述多个电路中的至少一个电路是自偏置的。
8.一种用于管理功率的方法，其特征在于，所述方法包括：
启用转接驱动器的第一操作模式；
将多个电路的一组参数调整成在所述第一操作模式期间具有第一值，所述多个电路耦接到所述转接驱动器的通道所述多个电路包括：至少一个信号检测器；至少一个共模保持器；用于生成或选择时钟信号的电路；以及基于偏置电流操作的至少一个电路；
启用所述转接驱动器的第二操作模式；以及将所述多个电路的所述一组参数调整成在所述第二操作模式期间具有第二值，其中所述第一值用于在所述第一操作模式期间生成第一等级的功耗并且所述第二值用于在所述第二操作模式期间生成第二等级的功耗，所述第一等级的功耗低于所述第二等级的功耗，并且其中所述第一操作模式对应于所述转接驱动器芯片的低功率模式，所述一组参数包括：所述时钟信号的频率；所述至少一个信号检测器的启用状态；所述至少一个共模保持器的电流电平；以及基于所述偏置电流操作的所述至少一个电路的电流电平。
CN202010551145.6A 2019-06-25 2020-06-16 基于协议的转接驱动器中的功耗管理 Active CN112130657B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/452,012 US11481015B2 (en) 2019-06-25 2019-06-25 Power consumption management in protocol-based redrivers
US16/452,012 2019-06-25

Publications (2)

Publication Number Publication Date
CN112130657A CN112130657A (zh) 2020-12-25
CN112130657B true CN112130657B (zh) 2024-06-04

Family

ID=73851454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010551145.6A Active CN112130657B (zh) 2019-06-25 2020-06-16 基于协议的转接驱动器中的功耗管理

Country Status (2)

Country Link
US (1) US11481015B2 (zh)
CN (1) CN112130657B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11137819B2 (en) * 2019-07-01 2021-10-05 Western Digital Technologies, Inc. PHY calibration for active-idle power reduction
US11194751B2 (en) * 2019-07-16 2021-12-07 Intel Corporation Power management of re-driver devices
CN111352876B (zh) * 2020-02-29 2021-07-27 苏州浪潮智能科技有限公司 一种Redriver芯片编码误改写监控系统及方法
US11743080B2 (en) * 2020-06-29 2023-08-29 Texas Instruments Incorporated Sample-and-hold-based retimer supporting link training
US11539555B2 (en) 2020-06-29 2022-12-27 Texas Instruments Incorporated Enhanced discrete-time feedforward equalizer
WO2022011586A1 (en) * 2020-07-15 2022-01-20 Intel Corporation Equalizer settings for a re-driver
TWI848213B (zh) * 2021-03-31 2024-07-11 微星科技股份有限公司 具中繼晶片的多工控制裝置及其中繼晶片
US11405006B1 (en) * 2021-04-08 2022-08-02 Pixart Imaging Inc. Amplifying circuit and optical navigation device
US11537185B2 (en) * 2021-05-21 2022-12-27 Diodes Incorporated Common-mode voltage control for high-speed transceivers
US11716168B2 (en) 2021-10-20 2023-08-01 Nxp Usa, Inc. Communications device and method of communications
US12164365B2 (en) * 2022-12-27 2024-12-10 Advanced Micro Devices, Inc Buffer display data in a chiplet architecture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120128482A (ko) * 2011-05-17 2012-11-27 중앙대학교 산학협력단 저전력화가 가능한 디지털 주파수 합성기 및 이의 제어 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023755B2 (en) * 2003-12-02 2006-04-04 Micron Technology, Inc. Low power control circuit and method for a memory device
US8095813B2 (en) * 2004-03-22 2012-01-10 Integrated Device Technology, Inc Integrated circuit systems having processor-controlled clock signal generators therein that support efficient power management
US7543163B2 (en) * 2005-01-05 2009-06-02 Exar Corporation Low power method of monitoring and of responsively initiating higher powered intelligent response to detected change of condition
US7609091B2 (en) * 2005-09-29 2009-10-27 Intel Corporation Link transmitter with reduced power consumption
US7602222B2 (en) * 2005-09-30 2009-10-13 Mosaid Technologies Incorporated Power up circuit with low power sleep mode operation
US7853154B2 (en) * 2006-01-13 2010-12-14 Mindspeed Technologies, Inc. Bias circuit for burst-mode/TDM systems with power save feature
US7849339B2 (en) * 2007-03-23 2010-12-07 Silicon Image, Inc. Power-saving clocking technique
US8212587B2 (en) * 2008-10-23 2012-07-03 Pericom Semiconductor Corp. Redriver with output receiver detection that mirrors detected termination on output to input
US8645724B2 (en) * 2011-06-03 2014-02-04 Nxp B.V. Redriver circuits with power saving modes
US9100555B2 (en) * 2011-06-03 2015-08-04 Parade Technologies, Ltd. Hybrid mode repeater/re-driver for high speed digital video signaling
JP5819678B2 (ja) * 2011-08-30 2015-11-24 ルネサスエレクトロニクス株式会社 Ｕｓｂハブ及びｕｓｂハブの制御方法
US8604829B2 (en) * 2011-09-07 2013-12-10 Advanced Micro Devices, Inc. Low-power wide-tuning range common-mode driver for serial interface transmitters
US9223385B2 (en) * 2012-12-19 2015-12-29 Intel Corporation Re-driver power management
US8797067B1 (en) * 2012-12-28 2014-08-05 Maxim Integrated Products, Inc. Detection of signals for transmission
US9606955B2 (en) * 2014-02-10 2017-03-28 Intel Corporation Embedded universal serial bus solutions
US9552322B2 (en) * 2014-06-12 2017-01-24 Pericom Semiconductor Corporation Hybrid repeater for supporting backward compatibility
US9484893B1 (en) * 2015-04-20 2016-11-01 Telefonaktiebolaget Lm Ericsson (Publ) Clock generation circuit with fast-startup standby mode
US10050623B2 (en) * 2015-07-17 2018-08-14 Intel Corporation High performance repeater
US10887075B2 (en) * 2017-03-28 2021-01-05 Intel Corporation Method and system for adaptive link training mechanism to calibrate an embedded universal serial bus redriver clock
JP2018198391A (ja) * 2017-05-24 2018-12-13 日立金属株式会社 電気伝送ケーブルモジュールおよび伝送損失補償回路
US10425124B1 (en) * 2018-03-14 2019-09-24 Pericom Semiconductor Corporation Repeaters with fast transitions from low-power standby to low-frequency signal transmission
US10795850B2 (en) * 2019-02-26 2020-10-06 Texas Instruments Incorporated Methods and apparatus to transition devices between operational states
US11194751B2 (en) * 2019-07-16 2021-12-07 Intel Corporation Power management of re-driver devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120128482A (ko) * 2011-05-17 2012-11-27 중앙대학교 산학협력단 저전력화가 가능한 디지털 주파수 합성기 및 이의 제어 방법

Also Published As

Publication number Publication date
US11481015B2 (en) 2022-10-25
CN112130657A (zh) 2020-12-25
US20200409444A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
CN112130657B (zh) 基于协议的转接驱动器中的功耗管理
CN111857221B (zh) Cio模式下的快速响应高速转接驱动器通道加电
US8713338B2 (en) Methods and apparatus for low power out-of-band communications
US8805196B2 (en) Electro-optical communications link
CN106294244B (zh) 一种USB Type-C接口电路
KR102281075B1 (ko) 인터페이스 시스템
JP5645272B2 (ja) ドライバ回路、レシーバ回路及びそれらを含む通信システムの制御方法
WO2013033622A1 (en) On -chip regulator with variable load compensation
US20080079466A1 (en) Differential current driver and data transmission method
KR102456897B1 (ko) 조정 가능한 저 스윙 메모리 인터페이스
US7936829B2 (en) Driving multiple consecutive bits in a serial data stream at multiple voltage levels
CN113193914A (zh) 一种适用于usb信号的发送单元、接收单元、有源传输装置及有源传输系统
US7378896B2 (en) Single pin for multiple functional control purposes
WO2013055965A1 (en) Changing settings for a transient period associated with a deterministic event
EP4336370A1 (en) Signal driver circuit
TWI613546B (zh) 通用序列匯流排集線器及其控制方法
WO2016172520A1 (en) Method and circuit to reduced power consumption of optical transmitter
US20050097382A1 (en) Techniques to regulate power consumption
JP2014033073A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant