[go: up one dir, main page]

CN112100109B - 一种线缆连接容错连接装置及方法 - Google Patents

一种线缆连接容错连接装置及方法 Download PDF

Info

Publication number
CN112100109B
CN112100109B CN202010925311.4A CN202010925311A CN112100109B CN 112100109 B CN112100109 B CN 112100109B CN 202010925311 A CN202010925311 A CN 202010925311A CN 112100109 B CN112100109 B CN 112100109B
Authority
CN
China
Prior art keywords
processor
check code
port group
connector
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010925311.4A
Other languages
English (en)
Other versions
CN112100109A (zh
Inventor
孙珑玲
王鹏
王栋
于泉泉
王焕超
刘闻禹
闫玉婕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010925311.4A priority Critical patent/CN112100109B/zh
Publication of CN112100109A publication Critical patent/CN112100109A/zh
Application granted granted Critical
Publication of CN112100109B publication Critical patent/CN112100109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开一种线缆连接容错连接装置及方法。在主板卡设置第一处理器，所述第一处理器通过第一端口组群连接上位装置；所述第一处理器通过第二端口组群连接一个switch装置，所述switch装置通过I2C总线连接所述第一处理器，所述switch装置连接第一连接器；所述第一连接器连接第二连接器，所述第二连接器连接子板卡；所述第一处理器连接第一存储单元；所述第一处理器连接所述第一校验码信道；所述第二校验码信道连接第二处理器，所述第二处理器连接第二存储单元；所述第二处理器连接相应的所述第一处理器。本发明公开一种线缆连接容错连接装置及方法通过第一处理器控制switch装置的切换实现第二连接器连接尝试，通过第二处理器返回尝试结果来纠错，效率高且不会疏漏。

Description

一种线缆连接容错连接装置及方法
技术领域
本发明涉及板卡连接技术领域，尤其涉及一种线缆连接容错连接装置及方法。
背景技术
主板卡的设计往往是在主板上设置基本功能模块及扩展功能接口，对于不同的设计需求，可以通过设计不同的子板卡通过拓展功能接口与主板卡互联，从而实现相应功能配置。
目前板间线缆互联方式主要为通过连接器或者接线将主板卡与子板卡连接，在装配过程中，对于产线组装人员，装配过程中发生连接器或者接线连接错误的现象时有发生，尤其当主板卡连接的子板卡数量较多时。接错在不同的应用场景中会造成不同的问题，如背板连接的硬盘盘序错误、设备无法正常工作等。在借助人力进行主板卡与子板卡连接器连接后，通过人工进行信号传输验证的方式检测连接器连接是否正确，排查麻烦。通过人工手动排查，难以避免人工检查的疏漏，一旦疏漏在后续检查工序中被检查出来，还可能会面临着开箱装拆在排查的过程。
发明内容
本发明提供线缆连接容错连接装置，旨在解决现有技术中需要通过人工进行信号传输验证的方式检测连接器连接是否正确，排查麻烦；以及通过人工手动排查，难以避免疏漏的问题。
为实现上述目的，本发明提供一种线缆连接容错连接装置，包括主板卡和至少一个连接所述主板卡的子板卡，所述主板卡上设置至少一个第一处理器，子板卡上设置至少一个第二处理器，其中，
所述第一处理器通过第一端口组群连接上位装置；所述第一处理器配置至少一组继承所述第一端口组群的第二端口组群；任一所述第二端口组群连接一个switch装置，
所述switch装置通过I2C总线连接所述第一处理器，所述switch装置连接一个第一连接器；所述第一连接器连接第二连接器，所述第二连接器连接所述子板卡；
所述第一连接器设置第一校验码信道，所述第二连接器设置与所述第一校验码信道连接第二校验码信道；
所述第一处理器连接第一存储单元；所述第一处理器通过端口连接所述第一校验码信道；所述第二校验码信道连接第二处理器，所述第二处理器连接第二存储单元；所述第二处理器电性连接相应的所述第一处理器。
优选地，所述第二处理器电性连接计数器，所述计数器电性连接所述第一处理器。
优选地，所述第二端口组群中的任一第二端口组映射所述第一端口组群的唯一第一端口组。
优选地，所述第一端口组群中的任一第一端口组配置唯一的第一校验码，所述第一存储单元存储所述第一校验码，任一所述第二连接器配置唯一的第二校验码，所述第二存储单元存储所述第二校验码。
优选地，所述第二端口群中的任一第二端口组连接所述switch装置的唯一上行端口组，任一所述上行端口组可选择连接到所述switch装置的下行端口组，所述下行端口组连接到所述第一连接器。
本发明提供一种线缆连接容错连接方法，应用于所述的线缆连接容错连接装置，包括：
S100，为第一端口组群中的任一第一端口组配置唯一的第一校验码，为第二连接器配置能够校验所述第一校验码的第二校验码；
S200，第一处理器控制任一switch装置将一组第二端口组连通第二连接器；
S300，所述第一处理器获取S200中的第二端口组对应的第一端口组的第一校验码，并将所述第一校验码传输给所述第二处理器；
S400，所述第二处理器确定转发所述第一校验码的第二连接器，并根据所述第二连接器获取第二校验码；
S500，所述第二处理器校验所述第二校验码与所述第一校验码；
如果校验未通过，所述第一处理器控制所述switch切换上行端口组使剩余的第二端口组依次连接第一连接器并进行校验，直至校验通过。
更进一步地，为第一端口组群中的任一第一端口组配置唯一的第一校验码包括：
配置记录通信信号与第一校验码之间联系的第一映射关系，
将所述第一映射关系存储于所述第一存储单元；
所述第一处理器获取第二端口组对应的第一端口组的第一校验码包括：
上位装置向所述第一端口组群中的任一第一端口组发送不同的所述通信信号，
所述第一处理器获取所述通信信号和第一映射关系，所述第一处理器根据所述通信信号从所述第一映射关系中获取相应的第一校验码。
更进一步地，所述第一处理器通过I2C总线向所述switch装置传输上行端口组选择信号，所述switch装置根据所述选择信号控制相应的上行端口组连通下行端口组，从而使得一组第二端口组连通第二连接器；任一所述上行端口组选择信号控制唯一的上行端口组连接到下行端口组，所有的所述上行端口组选择信号能遍历上行端口群。
更进一步地，所述第二处理器校验所述第一校验码与所述第二校验码未通过，所述第二处理器向计数器发送计数信号，所述计数器接收所述计数信号进行计数并向所述第一处理器发送计数信息；所述第一处理器根据计数信息选择相应的上行端口组选择信号并通过I2C发送给所述switch装置。
更进一步地，为第二连接器配置能够校验所述第一校验码的第二校验码包括：
配置所述第二校验码信道与第二校验码关系的第二映射关系，
所述第二映射关系存储于第二存储单元；
所述第二处理器获取所述第二校验码包括：
所述第二处理器确定获取第一校验码的第二校验码信道，所述第二处理器获取所述第二映射关系，
所述第二处理器根据所述第二校验码信道和所述第二映射关系获取所述第二校验码。
本申请提出的一种线缆连接容错连接装置及方法具体有以下有益效果：
通过所述第一处理器的第一端口组群连接上位机，所述第一处理器对所述第一端口组群进行拓展形成至少一组第二端口组群，使得每个第二端口组群的信号与第一端口组群的信号一致，每个所述第二端口组群中的任一第二端口组通过所述switch装置连接到一个第一连接器，所述第一连接器连接第二连接器；这样就实现了每个所述第二端口组群对应一个第一连接器，使得所述第一连接器能够传输所有的所述第一端口组群的信号；
而且通过所述switch装置选择连接的第二端口组，所述第一处理器将对应所述第二端口组的第一校验码经第一连机器和第二连接器传输给所述第二处理器，所述第二处理器根据第二连接器获取第二校验码，所述第二处理器校验所述第二校验码和第一校验码判断第二连接器是否连接到对的第二端口组，如果校验未通过，所述第二处理器向所述第一处理器发送信息，所述第一处理器控制所述switch装置切换上行端口，使得另外的第二端口组连接第一连接器所述第一处理器发送另外的第二端口组的第一校验码给所述第二处理器校验，直至校验通过；
因此本发明能够通过switch装置的切换实现自动纠错，无需人工纠错，效率高，且不会出现疏漏；配置的第一校验码和第二校验码可以设置的位数多，能为更多数量的连接器提供校验；而且线路连接好后，在矫正时无需通过更改线路来矫正，因此容错性更高，后续工序检测出连接错误，无需通过拆箱改线来重新纠错，纠错方便。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本发明实施例中线缆连接容错连接装置的一种实施结构图；
图2是本发明实施例中线缆连接容错连接装置的另一种实施结构图；
图3是本发明实施例中switch装置的示意图；
图4是本发明实施例中线缆连接容错连接方法的流程图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明提供一种线缆连接容错连接装置。
实施例1
参阅图1所示，一种线缆连接容错连接装置包括主板卡，所述主板卡上设置一个第一处理器，所述第一处理器通过第一端口组群连接上位装置，所述上位装置设置于所述主板卡；所述第一处理器配置一组继承所述第一端口组群的第二端口组群；所述第二端口组群连接一个switch装置，所述switch装置通过I2C总线连接所述第一处理器，所述switch装置连接一个第一连接器；具体实施过程中，参阅图3所示，所述switch装置配置多个上行端口组，所述上行端口组与第二端口组群中的第二端口组一一连接，所述上行端口组连接switch芯片，所述switch芯片连接一个下行端口组，所述下行端口组连接所述第一连接器，所述第一连接器连接第二连接器，所述第二连接器连接所述子板卡；
所述第一连接器设置额外的第一校验码信道，所述第二连接器设置与所述第一校验码信道连接第二校验码信道；所述第一处理器连接第一存储单元，一种可行的第一存储单元为EEPROM；所述第一处理器通过端口连接所述第一校验码信道；所述第二校验码信道连接第二处理器，所述第二处理器连接第二存储单元，一种可行的第二存储单元为EEPROM；所述第二处理器电性连接计数器，所述计数器电性连接所述第一处理器。一种可行的第一处理器和第二处理器为FPGA。
具体实施过程中，所述第二端口组群中的任一第二端口组映射所述第一端口组群的唯一第一端口组。
具体实施过程中，所述第一存储单元存储所述第一校验码，所述第二存储单元存储所述第二校验码。
具体实施过程中，所述第二端口群中的任一第二端口组连接所述switch装置的唯一上行端口组，任一所述上行端口组可选择连接到所述switch装置的下行端口组，所述下行端口组连接到所述第一连接器。
实施例2
实施例2在所述实施例1的基础上实现，参阅图2所示，所述第一处理器配置若干继承所述第一端口组群的第二端口组群，每个所述第二端口组群连接一个switch装置，每个所述switch装置连接一个第一连接器，每个第一连接器连接一个第二连接器，多个所述第二连接器设置于一个子板卡，所述子板卡配置第二处理器连接器，所述第二处理器连接第二存储单元，所述第二处理器分别与所述第二连接器的第二校验码信道连接，所述第二处理器分别连接计数器，所述计数器数目与所述switch装置的数量相等，所述计数器分别连接所述第一处理器。
参阅图4所示，本发明还提供一种线缆连接容错连接方法，应用于所述的线缆连接容错连接装置，包括：
S100，为第一端口组群中的任一第一端口组配置唯一的第一校验码，为第二连接器配置能够校验所述第一校验码的第二校验码；具体实施过程中，为第一端口组群中的任一第一端口组配置唯一的第一校验码包括：
配置记录通信信号与第一校验码之间联系的第一映射关系；所述通信信号为与所述第一处理器的第一端口组群连接的上位装置向第一端口组群发送的通信信号，且发到所述第一端口组群中任一第一端口组的通信信号与剩余其他的第一端口组的通信信号不同；所述第一校验码为一组二进制数。
将所述第一映射关系存储于所述第一存储单元。
为第二连接器配置能够校验所述第一校验码的第二校验码包括：
配置所述第二校验码信道与第二校验码关系的第二映射关系，
将所述第二映射关系预存到所述第二存储单元。所述第二校验码为一组二进制数，能够被所述第二处理器校验通过的第一校验码和第二校验码数值相同。
S200，第一处理器控制任一switch装置将一组第二端口组连通第二连接器；具体实施过程中，初始化时，所述第一处理器连接的计数器的初始值为1，所述计数器将所述初始值1发送给所述第一处理器，所述处理器根据1选择第一上行端口组选择信号并通过I2C发送给所述switch装置，所述switch装置的switch芯片执行第一上行端口组选择信号使得第一上行端口组连通下行端口组。
S300，所述第一处理器获取S200中的第二端口组对应的第一端口组的第一校验码，并将所述第一校验码经过校验码发送端口传输第一连接器的第一校验码信道，在经过第二连接器的第二校验码信道发送给所述第二处理器。
其中，所述第一处理器获取第二端口组对应的第一端口组的第一校验码包括：
上位装置向所述第一端口组群中的任一第一端口组发送不同的所述通信信号，
所述第一处理器获取所述通信信号，所述第一处理器从所述第一存储单元获取所述第一映射关系，所述第一处理器根据所述通信信号从所述第一映射关系中获取相应的第一校验码。
S400，所述第二处理器确定转发所述第一校验码的第二连接器，并根据所述第二连接器获取第二校验码；其中，所述第二处理器获取所述第二校验码包括：
所述第二处理器确定获取第一校验码的第二校验码信道，所述第二处理器获取所述第二映射关系；
所述第二处理器根据所述第二校验码信道和所述第二映射关系获取所述第二校验码。
S500，所述第二处理器校验所述第二校验码与所述第一校验码；所述第二处理器对比所述第一校验码和第二校验码是否相同，如果相同则验证通过，所述switch保持现有的上行端口组与下行端口组连接状态。
如果不相同则校验未通过，所述第一处理器控制所述switch切换上行端口组使剩余的第二端口组依次连接第一连接器并进行校验，直至校验通过。具体的，如果校验未通过则所述第二处理器向计数器发送计数信号，所述计数器接收所述计数信号后，在计数器原有的计数基础上加1获取新的计数信息，所述计数器将新的计数信息发给所述第一处理器；所述第一处理器根据新的计数信息选择下一个的上行端口组选择信号并通过I2C发送给所述switch装置，所述switch装置的switch芯片执行下一个的上行端口组选择信号将下一组上行端口组连接所述下行端口组。所述第一处理器将下一组上行端口组对应第二端口组的第一校验码传给所述第二处理器，所述第二处理器验证新的第一校验码与第二校验码，如果还未通过则重复上述步骤。其中，所述第一处理器中的上行端口选择信号能够遍历所述switch装置的所有的上行端口组。
其中，具体实施方式中提到的处理器表示现场可编程逻辑门阵列；EEPROM表示带电可擦可编程只读存储器。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
应当注意的是，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种线缆连接容错连接装置，包括主板卡和至少一个连接所述主板卡的子板卡，其特征在于，所述主板卡上设置至少一个第一处理器，子板卡上设置至少一个第二处理器，其中，
所述第一处理器通过第一端口组群连接上位装置；所述第一处理器配置至少一组继承所述第一端口组群的第二端口组群；任一所述第二端口组群连接一个switch装置，
所述switch装置通过I2C总线连接所述第一处理器，所述switch装置连接一个第一连接器；所述第一连接器连接第二连接器，所述第二连接器配置于所述子板卡；
所述第一连接器设置第一校验码信道，所述第二连接器设置与所述第一校验码信道连接的第二校验码信道；
所述第一处理器连接第一存储单元；所述第一处理器通过端口连接所述第一校验码信道；所述第二校验码信道连接第二处理器，所述第二处理器连接第二存储单元；所述第二处理器电性连接相应的所述第一处理器；
为第一端口组群中的任一第一端口组配置唯一的第一校验码，为第二连接器配置能够校验所述第一校验码的第二校验码，其中，为第一端口组群中的任一第一端口组配置唯一的第一校验码包括：配置记录通信信号与第一校验码之间联系的第一映射关系，将所述第一映射关系存储于所述第一存储单元；第一处理器控制任一switch装置将一组第二端口组连通第二连接器；所述第二处理器校验所述第二校验码与所述第一校验码；所述第一处理器将的第二端口组对应的第一端口组的第一校验码传输给所述第二处理器；所述第二处理器确定转发所述第一校验码的第二连接器，并根据所述第二连接器获取第二校验码；所述第二处理器校验所述第二校验码与所述第一校验码，如果校验未通过，所述第一处理器控制所述switch切换上行端口组使剩余的第二端口组依次连接第一连接器并进行校验，直至校验通过。
2.根据权利要求1所述的线缆连接容错连接装置，其特征在于，所述第二处理器电性连接计数器，所述计数器电性连接所述第一处理器。
3.根据权利要求1所述的线缆连接容错连接装置，其特征在于，所述第二端口组群中的任一第二端口组映射所述第一端口组群的唯一的第一端口组。
4.根据权利要求1所述的线缆连接容错连接装置，其特征在于，所述第一端口组群中的任一第一端口组配置唯一的第一校验码，所述第一存储单元存储所述第一校验码，任一所述第二连接器配置唯一的第二校验码，所述第二存储单元存储所述第二校验码。
5.根据权利要求1所述的线缆连接容错连接装置，其特征在于，第二端口群中的任一第二端口组连接所述switch装置的唯一上行端口组，任一所述上行端口组可选择连接到所述switch装置的下行端口组，所述下行端口组连接到所述第一连接器。
6.一种线缆连接容错连接方法，应用于权利要求1-5任一所述的线缆连接容错连接装置，其特征在于，包括：
S100，为第一端口组群中的任一第一端口组配置唯一的第一校验码，为第二连接器配置能够校验所述第一校验码的第二校验码；
S200，第一处理器控制任一switch装置将一组第二端口组连通第二连接器；
S300，所述第一处理器获取S200中的第二端口组对应的第一端口组的第一校验码，并将所述第一校验码传输给所述第二处理器；
S400，所述第二处理器确定转发所述第一校验码的第二连接器，并根据所述第二连接器获取第二校验码；
S500，所述第二处理器校验所述第二校验码与所述第一校验码；
如果校验未通过，所述第一处理器控制所述switch切换上行端口组使剩余的第二端口组依次连接第一连接器并进行校验，直至校验通过。
7.根据权利要求6所述的线缆连接容错连接方法，其特征在于，为第一端口组群中的任一第一端口组配置唯一的第一校验码包括：
配置记录通信信号与第一校验码之间联系的第一映射关系，
将所述第一映射关系存储于所述第一存储单元；
所述第一处理器获取第二端口组对应的第一端口组的第一校验码包括：
上位装置向所述第一端口组群中的任一第一端口组发送不同的所述通信信号，
所述第一处理器获取所述通信信号和第一映射关系，所述第一处理器根据所述通信信号从所述第一映射关系中获取相应的第一校验码。
8.根据权利要求6所述的线缆连接容错连接方法，其特征在于，所述第一处理器通过I2C总线向所述switch装置传输上行端口组选择信号，所述switch装置根据所述选择信号控制相应的上行端口组连通下行端口组，从而使得一组第二端口组连通第二连接器；任一所述上行端口组选择信号控制唯一的上行端口组连接到下行端口组，所有的所述上行端口组选择信号能遍历上行端口群。
9.根据权利要求6所述的线缆连接容错连接方法，其特征在于，所述第二处理器校验所述第一校验码与所述第二校验码未通过，所述第二处理器向计数器发送计数信号，所述计数器接收所述计数信号进行计数并向所述第一处理器发送计数信息；所述第一处理器根据计数信息选择相应的上行端口组选择信号并通过I2C发送给所述switch装置。
10.根据权利要求6所述的线缆连接容错连接方法，其特征在于，为第二连接器配置能够校验所述第一校验码的第二校验码包括：
配置所述第二校验码信道与第二校验码关系的第二映射关系，
所述第二映射关系存储于第二存储单元；
所述第二处理器获取所述第二校验码包括：
所述第二处理器确定获取第一校验码的第二校验码信道，所述第二处理器获取所述第二映射关系，
所述第二处理器根据所述第二校验码信道和所述第二映射关系获取所述第二校验码。
CN202010925311.4A 2020-09-06 2020-09-06 一种线缆连接容错连接装置及方法 Active CN112100109B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010925311.4A CN112100109B (zh) 2020-09-06 2020-09-06 一种线缆连接容错连接装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010925311.4A CN112100109B (zh) 2020-09-06 2020-09-06 一种线缆连接容错连接装置及方法

Publications (2)

Publication Number Publication Date
CN112100109A CN112100109A (zh) 2020-12-18
CN112100109B true CN112100109B (zh) 2022-06-21

Family

ID=73757802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010925311.4A Active CN112100109B (zh) 2020-09-06 2020-09-06 一种线缆连接容错连接装置及方法

Country Status (1)

Country Link
CN (1) CN112100109B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110048A (zh) * 2007-08-22 2008-01-23 杭州华三通信技术有限公司 一种实现差错检查与纠正功能的装置
CN105933097A (zh) * 2016-04-20 2016-09-07 上海斐讯数据通信技术有限公司 一种基于串口通信的检测方法和系统
CN109416677A (zh) * 2016-07-22 2019-03-01 英特尔公司 支持用于一组公共互连连接器的多种互连协议的技术

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110048A (zh) * 2007-08-22 2008-01-23 杭州华三通信技术有限公司 一种实现差错检查与纠正功能的装置
CN105933097A (zh) * 2016-04-20 2016-09-07 上海斐讯数据通信技术有限公司 一种基于串口通信的检测方法和系统
CN109416677A (zh) * 2016-07-22 2019-03-01 英特尔公司 支持用于一组公共互连连接器的多种互连协议的技术

Also Published As

Publication number Publication date
CN112100109A (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
US7715450B2 (en) Sideband bus setting system and method thereof
US11748218B2 (en) Methods, electronic devices, storage systems, and computer program products for error detection
US11061665B2 (en) System for online cascaded loading firmware based on boundary scan and method thereof
US8244948B2 (en) Method and system for combining multiple SAS expanders into a SAS switch
CN112527582A (zh) 服务器线缆的检测方法、检测装置、检测设备及存储介质
US11854577B2 (en) Hard disk device simulator, testing system using hard disk device simulators and testing method thereof
JP6662987B2 (ja) ケーブルのエラーをチェックする方法及びシステム
CN101661453B (zh) 刀片服务器中识别刀片序号的方法
CN112100109B (zh) 一种线缆连接容错连接装置及方法
US7168029B2 (en) Method for testing a universal serial bus host controller
CN113407394A (zh) 一种服务器ras功能测试的方法、装置、设备和介质
CN119621457A (zh) 功能测试方法
CN115951266A (zh) 一种计算系统
CN116662241A (zh) 一种计算机背板接口地址匹配系统与方法
CN113138951B (zh) 一种通过sgpio共接多种设备的方法、系统及介质
CN115754816A (zh) 一种电子装置及线缆连接检测方法
US7110928B1 (en) Apparatuses and methods for modeling shared bus systems
US6901538B2 (en) Method, system, and recording medium of testing a 1394 interface card
US11500717B2 (en) Method for detecting data storage system, device and data storage system
US10686559B2 (en) Device for verifying data transmissions and method using the same
US7584271B2 (en) Method, system, and computer readable medium for delaying the configuration of a shared resource
CN114880264A (zh) Pcie信号配置处理方法、系统、终端及存储介质
CN116303153A (zh) 一种网卡接口连接方法、装置、电子设备和存储介质
CN115525488A (zh) 一种线缆检测方法及系统
CN120045494A (zh) 一种PCIe的自动分支方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant