CN112053725A

CN112053725A - 一种降低单栅极非挥发性存储器读操作功耗的方法

Info

Publication number: CN112053725A
Application number: CN202010964380.6A
Authority: CN
Inventors: 王宏义; 徐顺强; 吴建飞; 郑黎明
Original assignee: National University of Defense Technology
Current assignee: National University of Defense Technology
Priority date: 2020-09-15
Filing date: 2020-09-15
Publication date: 2020-12-08

Abstract

本申请涉及一种降低单栅极非挥发性存储器。所述存储器包括：多个存储单元；存储单元之间阵列连接；存储单元采用差分接线；存储单元差分接线的一边包括：控制管、遂穿管、读取管以及选择管；控制管的一端连接控制端，另一端分别连接遂穿管和读取管；读取管的另外两端分别连接读取端线和选择管，选择管的另外两端分别连接选择端线和位线；遂穿管的另一端连接隧穿端线。所述方法包括：写入时，控制端接入编程电压，隧穿端线接入擦除电压，读取端接地，通过读取管进行编程，通过遂穿管进行数据擦除；读取时，控制端接地，读取端接入工作电压。采用本方法能够减小存储器的功耗。

Description

一种降低单栅极非挥发性存储器读操作功耗的方法

技术领域

本申请涉及电力电子技术领域，特别是涉及一种降低单栅极非挥发性存储器读操作功耗的方法。

背景技术

单栅极多次可编程可擦除非挥发性存储器，是基于标准CMOS工艺的，具有成本低、容量小、功耗低的特点，广泛应用于物联网、传感网等领域。

低功耗的单栅极多次可编程可擦除非挥发性存储器的编程和擦除是采用F-N隧穿机制，具有较高的编程、擦除效率，写操作功耗低。但是，读操作时存在大量的电压切换，导致读操作功耗较高，限制了单栅极多次可编程可擦除非挥发性存储器在超低功耗场合下的应用。

发明内容

基于此，有必要针对上述技术问题，提供一种能够解决单栅极多次可编程可擦除非挥发性存储器功耗过高问题的一种降低单栅极非挥发性存储器读操作功耗的方法

一种降低单栅极非挥发性存储器读操作功耗的方法，

所述存储器包括：多个存储单元；所述存储单元之间阵列连接；所述存储单元采用差分接线；所述存储单元差分接线的一边包括：控制管、遂穿管、读取管以及选择管；所述控制管的一端连接控制端，另一端分别连接遂穿管和读取管；所述读取管的另外两端分别连接读取端线和选择管，所述选择管的另外两端分别连接选择端线和位线；所述遂穿管的另一端连接隧穿端线；

所述方法包括：

写入时，所述控制端接入编程电压，所述隧穿端线接入擦除电压，所述读取端接地，通过所述读取管进行编程，通过所述遂穿管进行数据擦除；

读取时，所述控制端接地，所述读取端接入工作电压。

在其中一个实施例中，所述控制管、遂穿管、读取管以及选择管均为MOS管。

上述降低单栅极非挥发性存储器，通过控制管、遂穿管、读取管以及选择管之间接线关系的改进，在存储器的读取时，可以减少存储单元进行电压切换的数量，从而降低存储的功耗。

附图说明

图1为一个实施例中存储单元的电路图；

图2为一个实施例中存储器的阵列电路图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一个实施例中，如图1所示，提供了一种降低单栅极非挥发性存储器，包括：多个存储单元；存储单元之间阵列连接；存储单元采用差分接线；存储单元差分接线的一边包括：控制管Mc0、遂穿管Mt0、读取管Mr0以及选择管Ms0；控制管Mc0的一端连接控制端D0，另一端分别连接遂穿管Mt0和读取管Mr0；读取管Mr0的另外两端分别连接读取端线REN和选择管Ms0，选择管Ms0的另外两端分别连接选择端线SEL和位线BLO；遂穿管的另一端连接隧穿端线TUN。控制管、遂穿管、读取管以及选择管均为MOS管。

存储单元之间阵列连接如图2所示。由于存储阵列往往在存储器中占很大比重，存储器的功耗很大程度上受存储阵列的操作方法的影响。通过上述接线方式，其操作方法相比于现有方案，可以减少存储单元进行电压切换的数量，从而降低存储的功耗。

具体的，基于上述降低单栅极非挥发性存储器，在进行读写入操作时，控制端D1或D0接编程电压，隧穿端TUN接擦除电压，读取端REN接地，通过读取管进行编程，通过隧穿管进行擦除。读操作时，控制端D1、D0接地，读取端REN接工作电压。

具体的，如表1所示，传统的工作方式如下：空闲状态时，各端口电压为0；读操作时，选中的行和列REN端加VDD，其余为0，未选中的行和列REN端和SEL端加VDD，其余为0。

表1传统方式电位状态表

如表2所示，本发明的工作方式如下：空闲状态时，REN端和SEL端电压为VDD，TUN端、D1端和D0端电压为0；读操作时，TUN端、D1端和D0端电压为0，选中的行和列REN端加VDD，SEL端为0，未选中的行和列REN端和SEL端加VDD。

表2本发明电位状态表

综上，通过上述接线方式，其操作方法相比于现有方案，可以减少存储单元进行电压切换的数量，从而降低存储的功耗。

以图2中进行具体操作时，以读取图2中第0行第0列的单元为例，所有的隧穿端线TUN<0>、TUN<1>、…，控制端线D0<0>、D0<1>、…，控制端线D1<0>、D1<1>、…保持电压为0，所有的读取端线REN<0>、REN<1>、…保持电压为VDD，选择端线SEL<0>从空闲状态下的VDD变为0，其余的选择端线SEL<1>、…保持电压为VDD。

因此，读第0行第0列的单元时，只有SEL<0>线上的电压发生切换，大幅减少了读操作时需要进行电压切换的存储单元的数量，读操作功耗可以降低到传统的读操作的功耗的几分之一甚至十分之一。以32行64列的2028比特容量的存储器为例，按照传统方式进行读操作，所有32行2048个单元的REN端电压都要切换，未选中的31行对应的1984个单元的SEL端电压都要切换；而按照本发明进行的读操作，仅选中的1行对应的64个单元的SEL端电压要切换，需要进行电压切换的数量仅为传统方式的1/63，考虑到存储器其它外部电路的因素，实际的读操作功耗将降低到传统读操作功耗的十分之一以下。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims

1.一种降低单栅极非挥发性存储器读操作功耗的方法，其特征在于，

所述存储器包括：多个存储单元；所述存储单元之间阵列连接；所述存储单元采用差分接线；所述存储单元差分接线的一边包括：控制管、遂穿管、读取管以及选择管；所述控制管的一端连接控制端，另一端分别连接遂穿管和读取管；所述读取管的另外两端分别连接读取端和选择管，所述选择管的另外两端分别连接选择端和位线；所述遂穿管的另一端连接隧穿端；

所述方法包括：

读取时，所述控制端接地，所述读取端接入工作电压。

2.根据权利要求1所述的方法，其特征在于，所述控制管、遂穿管、读取管以及选择管均为MOS管。