[go: up one dir, main page]

CN1120491C - 生成及记录纠错合计符号块用的数据处理方法及装置 - Google Patents

生成及记录纠错合计符号块用的数据处理方法及装置 Download PDF

Info

Publication number
CN1120491C
CN1120491C CN96190326A CN96190326A CN1120491C CN 1120491 C CN1120491 C CN 1120491C CN 96190326 A CN96190326 A CN 96190326A CN 96190326 A CN96190326 A CN 96190326A CN 1120491 C CN1120491 C CN 1120491C
Authority
CN
China
Prior art keywords
byte
row
error correction
data
reed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN96190326A
Other languages
English (en)
Other versions
CN1150859A (zh
Inventor
小岛正
平山康一
福岛能久
弓场隆司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Panasonic Holdings Corp
Original Assignee
Toshiba Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Matsushita Electric Industrial Co Ltd filed Critical Toshiba Corp
Publication of CN1150859A publication Critical patent/CN1150859A/zh
Application granted granted Critical
Publication of CN1120491C publication Critical patent/CN1120491C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明为了适应半导体及记录和传输技术的进步，在保持冗余率恒定不变的条件下增大里德·所罗门纠错合计符号块整体大小，提高纠错能力。不采取现有那样的针对(M+N)字节的信息数据构成(M+PO)×(N+PI)字节的里德·所罗门纠错合计符号块，为了针对(K×M×N)字节的信息数据构成(K×(M+1)×(N+P))字节的里德·所罗门纠错合计符号块(A、B、C)，在令K为可变的条件下使里德·所罗门纠错合计符号块整体可变，从而能够在不增大冗余率的条件下使纠错能力大致与K成比例地变化。

Description

生成及记录纠错合计符号块用的数据处理方法及装置
本发明涉及适用于数字数据的记录、传输的纠错合计符号块的构成方法，特别是涉及即使纠错能力变更，仍能使冗余率保持不变的纠错合计符号块的生成方法，以及在记录媒体上记录该数据的数据用处理方法和该数据的处理装置。
在以8位为一个字节的字节单位条件下，对数字数据进行记录和传输的系统中，要构成里德·所罗门纠错合计符号块，对数据进行处理。这就是说，要将(M×N)个字节的数据按照M行×N列的行列进行配置，在每列N字节的信息部附加PO字节的纠错检查字，然后在每行N个字节的信息部附加PI字节的纠错检查字，从而构成(M+PO)行×(N+PI)列的里德·所罗门纠错合计符号块。然后，通过记录和传输该里德·所罗门纠错合计符号块，能够在再生侧或接收侧对于随机错误或突发性错误进行高效率的纠正。
这样的里德所罗门纠错合计符号块，对称为冗余率的代码字的整体的大小，也就是对(M+PO)×(N+PI)的纠错检查字的冗余部分(PI×M+PO×N+PI×PO)的比率越小，效率就越高。另一方面，PI、PO越大，对于随机性错误和突发性错误的纠正能力越高。
在此情况下，当将相同的冗余率的里德·所罗门纠错合计符号块进行比较时，如果M、N小，PI、PO也会小，在里德·所罗门纠错合计符号块的情况下，为了使纠错概率作相对地增大，纠错能力会变低，这是已知的事实。
反之，如果M、N加大，而冗余率却保持相同不变，则会发现要想使PI、PO增大而能取得高的纠错能力，那么如果不能满足下列制约条件，就不能实现上述结果。
第1、作为构成里德·所罗门代码字所需要的长代码字的长度，M+PO及N+PI受到必须在255个字节以下的制约条件的限制。
第2、还有硬件规模成本高的约制条件。该第2个制约条件涉及的主要条件是存储运算电路和代码字整体大小的(M+PO)×(N+PI)个字节的存储器的成本。由于存储器的成本随半导体技术的进步有所变化，所以考虑到适应于半导体技术的进步，特别是存储器成本的下降，最好使上述里德·所罗门纠错合计符号块的一些参数、M、N、PI、PO能任意可变。
这是因为与半导体技术进步的同时，记录密度和传输速度也变高了，同一物理长度和时间长度的错误变成更长的突发性错误字节数，从而要求更高的纠错能力。
可是，现有的状况是，为了以规定的(M+N)字节的信息数据构成(M+PO)×(N+PI)个字节的里德·所罗门纠错合计符号块，就要使冗余率和块的整体大小呈整体关系，如果使纠错能力保持不变，块的大小也就不能够任意可变。
但是，从长远的角度来看，由于与半导体技术进步的同时，记录密度和传输速度也会提高，所以要求提高纠错能力，要求纠错检查字的长度也要加长。可是在这种情况下，冗余率必然增大，这就是问题的所在。
因此，本发明的目的是，为了适应半导体和记录及传输技术的进步，在保持冗余率不变而增大里德·所罗门纠错合计符号块整体的大小、又能保持高纠错能力的条件下，取得生成纠错合计符号块用的处理方法，记录该数据的处理方法，以及该数据的处理装置。
为了达到上述目的，在本发明的纠错合计符号块的生成方法中，这样构成纠错合计符号块数据，即对(K×M×N)字节的信息数据，构成(K×(M+1)×(N+P))字节的里德·所罗门合计符号块，在K为可变数的条件下，使纠错合计符号块的整体大小可变，同时使纠错能力能与K大致保持按比例变化。
具体地说，包括以下步骤，即：以字节为单位对数字数据进行处理，并由M行×N列(M×N)个字节构成一个信息数据块，在上述信息数据块内，以字节为单位进行数据配置，每行从第0列开始，按照(N-1)列的数据传输顺序进行配置，而且从第0行，到第(M-1)行为止，按照与数据传输顺序一致的方式配置的第1步骤；
另外，配置由K个连续的信息数据块构成的(K×M)行×N列的行列数据块的第2步骤；
在该行列数据块中的(K×M)个字节的各列中，附加纠错用的检验字符K字节，将N列的各列作为(K×(M+1))个字节的里德·所罗门代码字C2的第3步骤；
另外，在N字节的各行中分别附加纠错用检验字符P字节，将(K×(M+1))行的各行作为(N+P)个字节的里德·所罗门代码字C1的第4步骤；
全部数据块是以K个信息数据块(K×M×N)字节作为一个信息部，构成(K×(M+1)×(N+P)个字节的纠错里德·所罗门合计符号块，一个信息数据块(M×N)个字节和附加在其中的平均检验字符的字节数的合计，生成由(M+1)×(N+P)个字节的恒定值构成的纠错合计符号块。
采用上述方法，由于一个信息数据块(M×N)的字节和附加在其中的平均检查字符的字节数的合计字节是(M+1)×(N+P)个字节的恒定值，与构成纠错合计符号块的信息数据块的个数K没有依存关系，所以(M+1)×(N+P)字节的冗余率不变。
另外，本发明提供用于记录上述纠错合计符号块的方法、经过记录的记录媒体、以及用于传送这样的纠错合计符号块数据的通信装置。
图1是现有的里德·所罗门纠错合计符号块的结构图。图2是本发明的一个实施例中里德·所罗门纠错合计符号的生成块的图。图3是采用图2的生成块生成的里德·所罗门纠错合计符号块的图。图4是本发明涉及的里德·所罗门纠错合计符号块的扇区结构图图5是本发明的另一个实施例中里德·所罗门纠错合计符号的生成块的图。图6是采用图5的生成块生成的里德·所罗门纠错合计符号块的图。图7是本发明的另一个实施例中里德·所罗门纠错合计符号的生成块的图。图8是采用图7的生成块生成的里德·所罗门纠错合计符号块的图。
以下参照附图说明本发明的实施例。
首先，图1所示是现有的里德·所罗门纠错合计符号块的结构。如果采用该格式，如上所述，为了对规定的(M×N)个字节的信息数据构成(M+P0)×(N+PI)个字节的里德·所罗门纠错合计符号块，其冗余率和块的整体大小呈整体关系，如果要维持纠错能力不变，就不能任意改变块的大小。如果要增大纠错检查字的大小，就会使冗余率变大，这是非常不利的。
因此，在本发明中，里德·所罗门纠错合计符号块的结构如图2所示。
在第1实施例中，以光盘等记录媒体在一个扇区中记录2048个字节的场合下，取K＝16、M＝12、N＝172、P＝10作为适用于本发明的例子加以说明。
在本实施例中，第1、如果具备相同的纠错能力，则偶数的效率高；第2、P＝8个字节以下，为了提高纠错概率，不能维持K＝16行的突发性差错的纠错能力；第3、为了在相同冗余率的条件下提高对突发性差错的纠错能力，必须取K＞P，所以纠错检查字数这样规定，即代码字为C1时，P＝10个字节；代码字为C2时，K＝16个字节。第4、一个扇区的大小，在2048个字节的记录数据中要附加扇区编号、并且要对每个扇区附加错误检测字，所以要略大于2048，根据这样的条件，确定M＝12、N＝172。
图2所示，是以16个扇区为单位的里德·所罗门纠错合计符号块。而图3所示，则为在一个扇区内的行结构。
在图2所示的块A～C中，第1步骤是以字节为单位对数字数据进行处理，并由M(＝12)行×N(＝172)列(M×N)个字节构成一个信息数据块；在上述信息数据块内，以字节为单位配置数据；每行从第0列开始，按照(N-1)列的数据传输顺序进行配置；从第0行开始，到(M-1)行为止，按照与数据传输顺序一致的方式配置。另外，第2步骤是配置用按照数据传输顺序边疆的K(＝16)个上述的停息数据块构成的(K×M)行×N列的行列数据块。
第3步骤是在该行列数据块中的(K×M)个字节的各列中，附加纠错用的检验字符K(＝16)字节，并将N列的各列作为(K×(M+1))个字节的里德·所罗门代码字C2。
另外，第4步骤是在N字节的各行中分别附加纠错用检验字符P(＝10)字节，并且将(K×(M+1))行的各行作为(N+P)个字节的里德·所罗门代码字C1。
在全部数据块中，以K个信息数据块(K×M×N)作为一个信息部，构成(K×(M+1)×(N+P))个字节的纠错里德·所罗门合计符号块；一个信息数据块(M×N)个字节和附加在其中的平均检验字符的字节数的合计，生成由(M+1)×(N+P)个字节的恒定值构成的纠错合计符号块。
以下参照图2，图3，图4作更具体说明。
记录数据按每个扇区2048个字节读入，再加上扇区编号和每个扇区的纠错检测字(16个字节)，一共2064个字节(参照图2中的块A)。扇区编号(ID；扇区识别号)，纠错字(IEC)，系统预约码〔RSV)，错误检测码(EDC〕，如图4所示，合计共16个字节。
而，且该2064个字节，存储在从里德·所罗门纠错合计符号块存储器的一个扇区的(M+1)行×(N+P)列＝13行×182列中，除去纠错用检查字的存储部分以外的M行×N列＝2064个字节的部分中。
这样的数据连接不断地储存在K＝16个扇区的存储部中。
然后，在K＝16个扇区中存入192行×172列之后，按照172列的每一列形成里德·所罗门代码字C2进行运算，在每16行中各留出一行空白(图3中用X符号表示的部分)作16行埋行处理(参阅图2中的块B)。
预先确定埋置的16行与里德·所罗门代码字之间的关系，可以取行位置与次数为1对1的关系，也可以取与从C2的15次到0次的低次侧对应的关系，两者任取其一。
然后，在空白(X)的16行中埋置的208行×172列的各行中分别附加纠错用检查字的10个字节，并且在208行的各行形成(172+10)个字节的里德·所罗门代码字C1，图3所示是以16个扇区为单位构成的里德·所罗门纠错合计符号(参照图2中的块C)。
该块的大小为208行×182列＝37856个字节，这是现在能够以廉价购入的存储器中具有适当裕度的大小最合适的实施例。
以16个扇区为单位的里德·所罗门纠错合计符号块的冗余率是：
(208×182-192×172)÷(208×182)＝12.76％可能纠正的突发性差错的最大长度为与纠错检查字C2相当的行数，即16行×182列＝2912个字节。
而且，由于可能纠正的突发性差错的最大长度与纠错检查字C2行数相当，所以欲提高纠错能力时，只要增大所罗门纠错合计符号块的行数，就可以增大C2的纠错检查字数。
如上所述，采用本发明的方法，在分配扇区内的信息时，由于维持图4所示的结构，所以能保持冗余率恒定不变。
作为产生只要增大所罗门纠错合计符号块的行数，就可以增大C2的纠错检查字数这样的事态的情况，如上所述，提高纠错能力的时候，正如以上目的项中所述，适应于半导体和记录技术的进步，在提高了光盘磁道全部规定长度的记录密度的情况下得以提高。在此情况下，通过增加块中的行数，就能够增大C2的纠错检查字数。当信息再生时，上述块就沿着行的方向检取信息，读取里德·所罗门纠错合计符号块，在进行纠错时能够维持相同的冗余率。
在以上说明中虽然是以K＝16为例进行的说明，但是，根据存储器的容量的大小，当然也可以取K＝12。采用这种办法就能够使用价格便宜的、能储存28392个字节、存储容量为256千位的存储器。
图5是本发明的第2个实施例。在该实施例中，取K＝12。框图5A，5B，5C分别与图2中的A～C相对应。
图6所示是采用图5的数据处理顺序生成的纠错合计符号块的结构图。
图7是本发明的第3个实施例，与前一个实施例相比，后者的错误检查能力高。图8所示是采用图7所示的数据处理顺序生成的纠错合计符号块的结构图。
这就是说，按照一个扇区2048个字节的方式读取记录的数据，再加上扇区的编号和每个扇区的错误检测字(16字节)，共有2064个字节(参照块7A)。这2064个字节储存在里德·所罗门纠错合计符号块存储器的一个扇区的(M+1)行×(N+P)列＝13行×182列中减去用于储存纠错用检查字的部分后的M行×N列＝2064个字节的部分中。
将这样的数据顺次储存在K＝18的各个扇区中。
然后，在K＝18的每个扇区中存入216行×172列之后，按照在172列的各列中形成(216+18)个字节的里德·所罗门代码字C2进行运算，并在每12行中各留出一行空白(图8中用X符号表示的部分)作12行埋行处理(参阅图7中的块7B)。
然后，在空白(X)的18行中埋置的234行×172列的各行中分别附加纠错用检查字的10个字节，并且在234行的各行形成(172+10)个字节的里德·所罗门代码字C1，图8所示是以18个扇区为单位构成的里德所罗门纠错合计符号(参照图7中的块7C)。
采用本发明实施例与先前的实施例相比能够提高错误纠正能力。但是，有关冗余率方面正如先前所述，与先前的实施例没有什么变化。
如果采用以上说明的实施例，就能够适应半导体及记录和传输技术的进步，在保持冗余率不变的情况下加大里德·所罗门纠错合计符号块的整体大小，提高纠错能力。
以上说明的本发明适用于数字数据的记录和传输，在记录再生系统，传输接收系统，光盘数据处理系统中使用，能够取得有效的效果。

Claims (9)

1.一种数据处理方法，其特征在于下述步骤：
以字节为单位对数字数据进行处理，并由M行×N列(M×N)个字节构成一个信息数据块，在上述信息数据块内，以字节为单位进行配置，每行从第0列开始，按照(N-1)列的数据传输顺序进行配置，而且从第0行开始，到(第M-1)行为止，按照与数据传输顺序一致的方式配置的第1步骤；
另外，配置由K个连续的信息数据块构成的(K×M)行×N列的行列数据块的第2步骤；
在(K×M)字节的矩阵块的各列的末尾附加纠错检查字K字节，将N列的各列转换为K×(M+1)字节的里德·所罗门代码字C2之后，为每个具有M字节的信息数据分配纠错用检查字字节；
另外，在N字节的各行中分别附加纠错用检查字节P字节，将在(K×(M+1))行的各行作为(N+P)个字节的里德·所罗门代码字C1的第4步骤；
在全部数据块中，以K个信息数据块(K×M×N)字节为一个信息部，构成(K×(M+1)×(N+P))个字节的纠错里德·所罗门合计符号块，一个信息数据块(M×N)个字节和附加在其中的平均检验字符的字节数的合计，生成(M+1)×(N+P)个字节的恒定值构成的纠错合计符号块。
2.权利要求1的方法，其特征在于(K×(M+1)×(N+P))字节的里德·所罗门纠错产品代码块被记录在记录介质上。
3.根据权利要求1或2中任何一项记载的数据处理方法，其特征为：在上述第3步骤中(K×M)字节的各列分别附加的纠错用检查字K字节的各个位置处、在每M字节的一个字节的位置上形成上述(K×(M+1))字节的里德·所罗门代码字C2。
4.根据权利要求1或2中任意一项所述的数据处理方法，其特征为：上述M×N在2054以上、2064以下，上述K为12以上的偶数，上述P为10以上的偶数，上述K×(M+1)在255以下，上述N+P在255以下。
5.根据权利要求1或2中任何一项记载的数据处理方法，其特征为：上述M＝12、N＝172、K＝16、P＝10。
6.根据权利要求1或2中任何一项记载的数据处理方法，其特征为：上述M＝12、N＝172、K＝12、P＝10。
7.根据权利要求1或2中任何一项记载的数据处理方法，其特征为：上述M＝12、N＝172、K＝18、P＝10。
8.一种处理记录到记录媒体上的数据的方法，其特征为：以字节为单位对数字数据进行处理，由M行×N列(M×N)个字节构成一个信息数据块，在上述信息数据块中，以字节为单位，对数据进行配置，每行从第0列开始，按照(N-1)列的数据传输顺序配置，并从第0行开始到第(M-1)行为止，按照与数据传输顺序一致的方式配置；另外，配置由数据传送顺序连续的K个信息数据块构成的(K×M)行×N列的行列数据块；将K字节的第一纠错检查字加到(K×M)字节矩阵块的每列的末尾，将N列的各列转换为(K×(M+1))字节的里德·所罗门代码字C2，然后将纠错检查字的字节分配给每个包括M字节的信息数据块；另外，在N字节的各行中分别附加纠错用检验字符P字节，并且在(K×(M+1))行的各行中分别形成(N+P)个字节的里德·所罗门代码字C1；在全部数据块中，以K个信息数据块(K×M×N)字节作为一个信息部，构成(K×(M+1))×(N+P)个字节的纠错里德·所罗门合计符号块，一个信息数据块(M×N)个字节和附加在其中的平均检验字符的字节数的合计，生成由(M+1)×(N+P)个字节的恒定值构成的纠错合计符号块，纠错产品代码块数据被记录在相互邻近的1至K物理扇区集合中；并且里德·所罗门代码字C2被分为K列，从而K列被分别分配和记录在K个物理扇区。
9.一种处理记录到记录媒体上的数据的方法，其特征为：以字节为单位对数字数据进行处理，由M行×N列(M×N)个字节构成一个数据信息块，在上述数据块中，以字节为单位，对数据进行配置，每行从第0列开始，按照(N-1)列的数据传输顺序配置，并从第0行开始到第(M-1)行为止，按照与数据传输顺序一致的方式配置；另外，配置由数据传送顺序连续的K个信息数据块构成的(K×M)行×N列的行列数据块；将K字节的第一纠错检查字加到(K×M)字节矩阵块的每列的末尾，将N列的各列转换为(K×(M+1))字节的里德·所罗门代码字C2，然后将纠错检查字的字节分配给每个包括M字节的信息数据块；另外，在N字节的各行中分别附加纠错用检验字符P字节，并且在(K×(M+1))行的各行中分别形成(N+P)个字节的里德·所罗门代码字C1；在全部数据块中，以K个信息数据块(K×M×N)字节作为一个信息部，构成(K×(M+1))×(N+P)个字节的纠错里德·所罗门合计符号块，一个信息数据块(M×N)个字节和附加在其中的平均检验字符的字节数的合计，生成由(M+1)×(N+P)个字节的恒定值构成的纠错合计符号块；纠错产品代码块中的(M×N)字节的信息数据块被记录在物理扇区中，并且里德·所罗门代码字C2被分为K列，从而其中一列被记录在(M×N)字节的信息数据块的最后一列。
CN96190326A 1995-04-12 1996-04-08 生成及记录纠错合计符号块用的数据处理方法及装置 Expired - Lifetime CN1120491C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8687495 1995-04-12
JP86874/95 1995-04-12
JP86874/1995 1995-04-12

Publications (2)

Publication Number Publication Date
CN1150859A CN1150859A (zh) 1997-05-28
CN1120491C true CN1120491C (zh) 2003-09-03

Family

ID=13898982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96190326A Expired - Lifetime CN1120491C (zh) 1995-04-12 1996-04-08 生成及记录纠错合计符号块用的数据处理方法及装置

Country Status (9)

Country Link
US (2) US5790569A (zh)
EP (1) EP0766245A4 (zh)
JP (1) JP3071828B2 (zh)
KR (1) KR100255105B1 (zh)
CN (1) CN1120491C (zh)
CA (1) CA2190985C (zh)
MY (1) MY116511A (zh)
TW (1) TW315461B (zh)
WO (1) WO1996032718A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1120491C (zh) * 1995-04-12 2003-09-03 株式会社东芝 生成及记录纠错合计符号块用的数据处理方法及装置
JP3307579B2 (ja) * 1998-01-28 2002-07-24 インターナショナル・ビジネス・マシーンズ・コーポレーション データ記憶システム
FI106758B (fi) 1999-04-16 2001-03-30 Nokia Networks Oy Segmentointimekanismi lohkoenkooderia varten
KR100611955B1 (ko) * 1999-07-20 2006-08-11 삼성전자주식회사 스크램블러
KR100685360B1 (ko) * 2000-01-31 2007-02-22 산요덴키가부시키가이샤 회로 규모를 억제하며 고속의 오류 정정을 행하는 것이 가능한 오류 정정 장치 및 복호 장치
KR20010081335A (ko) * 2000-02-12 2001-08-29 구자홍 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법
KR100691066B1 (ko) * 2000-06-02 2007-03-09 엘지전자 주식회사 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법
JP2002074862A (ja) 2000-08-25 2002-03-15 Toshiba Corp データ処理方法及び装置及び記録媒体及び再生方法及び装置
JP3920558B2 (ja) * 2000-11-08 2007-05-30 株式会社東芝 データ処理方法及び装置及び記録媒体及び再生方法及び装置
US6983413B2 (en) 2000-12-12 2006-01-03 Kabushiki Kaisha Toshiba Data processing method using error-correcting code and an apparatus using the same method
US6910174B2 (en) * 2001-06-01 2005-06-21 Dphi Acquisitions, Inc. Error correction code block format
KR20030059914A (ko) * 2002-01-03 2003-07-12 삼성전자주식회사 에러 정정 코드 블럭 생성 방법 및 장치와 그것이 적용된광 저장매체
US7339873B2 (en) * 2003-07-07 2008-03-04 Sony Corporation Data recording/reproducing apparatus, data recording/reproducing method, program, and recording medium
JP4112520B2 (ja) * 2004-03-25 2008-07-02 株式会社東芝 訂正符号生成装置、訂正符号生成方法、誤り訂正装置、および誤り訂正方法
DE102004036383B4 (de) * 2004-07-27 2006-06-14 Siemens Ag Codier-und Decodierverfahren , sowie Codier- und Decodiervorrichtungen
US7783688B2 (en) * 2004-11-10 2010-08-24 Cisco Technology, Inc. Method and apparatus to scale and unroll an incremental hash function
CN102034515A (zh) * 2010-12-03 2011-04-27 蒋骏宁 一种提高光存储介质的纠错能力的方法
KR20170025831A (ko) * 2015-08-31 2017-03-08 엘지전자 주식회사 태양 전지 모듈, 그리고 태양 전지 모듈용 이상 감지 장치
EP4220968A1 (en) * 2017-09-27 2023-08-02 Mitsubishi Electric Corporation Coding device and transmitter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6323274A (ja) * 1986-07-16 1988-01-30 Sony Corp デ−タ伝送方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574629A (en) * 1980-05-21 1982-01-11 Sony Corp Data transmitting method capable of correction of error
GB2156555B (en) * 1984-03-24 1988-03-09 Philips Nv Error correction of data symbols
JPH07112158B2 (ja) * 1986-01-24 1995-11-29 ソニー株式会社 デ−タ伝送方法
US5241546A (en) * 1991-02-01 1993-08-31 Quantum Corporation On-the-fly error correction with embedded digital controller
JP2664303B2 (ja) * 1991-10-29 1997-10-15 日本放送協会 データ伝送装置
KR950002304B1 (ko) * 1992-10-07 1995-03-16 삼성전자주식회사 다중 오류정정 방법
CN1120491C (zh) * 1995-04-12 2003-09-03 株式会社东芝 生成及记录纠错合计符号块用的数据处理方法及装置
JP3813671B2 (ja) * 1996-10-30 2006-08-23 株式会社東芝 マルチメディアサーバ用ディスクアレイ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6323274A (ja) * 1986-07-16 1988-01-30 Sony Corp デ−タ伝送方法

Also Published As

Publication number Publication date
CA2190985C (en) 2000-11-28
JP3071828B2 (ja) 2000-07-31
TW315461B (zh) 1997-09-11
CA2190985A1 (en) 1996-10-17
WO1996032718A1 (fr) 1996-10-17
KR100255105B1 (ko) 2000-05-01
EP0766245A1 (en) 1997-04-02
MY116511A (en) 2004-02-28
US6182263B1 (en) 2001-01-30
EP0766245A4 (en) 1998-07-22
US5790569A (en) 1998-08-04
CN1150859A (zh) 1997-05-28
KR970706572A (ko) 1997-11-03

Similar Documents

Publication Publication Date Title
CN1120491C (zh) 生成及记录纠错合计符号块用的数据处理方法及装置
CN1220208C (zh) 解码方法及其装置
US5465260A (en) Dual purpose cyclic redundancy check
US5321703A (en) Data recovery after error correction failure
CN1012400B (zh) 错误校正电路
EP1496519A2 (en) Encoding method and memory apparatus
CN1350369A (zh) 存储装置、访问存储装置的方法和里德索罗门解码器
CN1287717A (zh) 利用字交错方式编码多字信息
CN1503456A (zh) 盘上整合区段格式raid纠错码系统和方法
EP1500200A1 (en) Method and apparatus for embedding an additional layer of error correction into an error correcting code
US6378100B1 (en) Method and apparatus for encoding multiword information with error locative clues directed to low protectivity words
JP4290881B2 (ja) エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置
US20100017682A1 (en) Error correction code striping
US20070204188A1 (en) Error correction method and reproduction apparatus
US7174497B2 (en) Method of storing or decoding a stream of bits
US7340663B2 (en) Method and apparatus for embedding an additional layer of error correction into an error correcting code
US20020199153A1 (en) Sampling method for use with bursty communication channels
CN1118062C (zh) 记录/重放设备及其使用的纠错方法
CN1747039A (zh) 数字数据编码装置、数字通用盘记录装置及其方法
CN1220984C (zh) 纠错码块生成方法和装置
US6718505B1 (en) Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC)
JP3768149B2 (ja) 光記録媒体、データ記録装置及びデータ記録方法
US6615384B1 (en) Encoding/decoding method and apparatus and disk storage device
CN1414707A (zh) 用于降低乘积码译码所需存储量和复杂度的方法
US20020157045A1 (en) Optical recording medium, data recording or reproducing apparatus and data recording or reproducing method used by the data recording or reproducing apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20030903

EXPY Termination of patent right or utility model