CN112018187A - Ldmos器件及其制造方法 - Google Patents
Ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN112018187A CN112018187A CN202011054814.5A CN202011054814A CN112018187A CN 112018187 A CN112018187 A CN 112018187A CN 202011054814 A CN202011054814 A CN 202011054814A CN 112018187 A CN112018187 A CN 112018187A
- Authority
- CN
- China
- Prior art keywords
- type
- well
- region
- well region
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 66
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 35
- 239000001301 oxygen Substances 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims 3
- 239000007924 injection Substances 0.000 claims 3
- 238000001259 photo etching Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000002513 implantation Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- QVGXLLKOCUKJST-OUBTZVSYSA-N oxygen-17 atom Chemical compound [17O] QVGXLLKOCUKJST-OUBTZVSYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/65—Lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种LDMOS器件及其制造方法，涉及半导体制造领域。该LDMOS器件包括衬底、衬底内的第一类深阱、第一类阱区、第二类阱区；第一类阱区位于第一类深阱和第二类阱区之间；第一类深阱的一端设置有第一类重掺杂区；衬底表面设置有栅极结构，第一类阱区位于栅极结构的下方，栅极结构与第一类深阱内的第一类重掺杂区通过场氧分隔，栅极结构的一端延伸至第一深阱上方的场氧表面；栅极结构的另一端位于第二类阱区的上方；第二类阱区内设置有第一类重掺杂区和第二类重掺杂区；解决了现有的中高压LDMOS器件的IDVD曲线出现准饱和现象的问题；达到了提升中高压LDMOS器件性能的效果。
Description
技术领域
本申请涉及半导体制造领域，具体涉及一种LDMOS器件及其制造方法。
背景技术
LDMOS(Laterally Diffused Metal Oxide Semiconductor)具有耐高压、大电流驱动能力、极低功耗以及可以与CMOS集成等特点，被广泛应用在电源管理电路中。
以中高压NLDMOS器件为例，在衬底中形成N型深阱，利用N型深阱实现较高的击穿电压，N型深阱经过热推进后会扩散成为漂移区，但是，扩散后的漂移区在栅氧化层下方的浓度较淡，会导致NLDMOS器件的漏端电流(Id)-漏端电压(Vd)曲线出现准饱和现象。
发明内容
为了解决相关技术中的问题，本申请提供了一种LDMOS器件及其制造方法。该技术方案如下：
第一方面，本申请实施例提供了一种LDMOS器件，包括衬底、衬底内的第一类深阱、第一类阱区、第二类阱区；
第一类阱区位于第一类深阱和第二类阱区之间；
第一类深阱的一端设置有第一类重掺杂区；
衬底表面设置有栅极结构，第一类阱区位于栅极结构的下方，栅极结构与第一类深阱内的第一类重掺杂区通过场氧分隔，栅极结构的一端延伸至第一深阱上方的场氧表面；
栅极结构的另一端位于第二类阱区的上方；
第二类阱区内设置有第一类重掺杂区和第二类重掺杂区。
可选的，第一类阱区的开口尺寸范围为0.2um至1um。
可选的，第二类阱区内的第一类重掺杂区和第二类重掺杂区通过场氧分隔。
可选的，衬底上设置有层间介质层，层间介质层中设置有接触孔；
第一类重掺杂区、第二类重掺杂区、栅极结构分别通过接触孔引出，并与层间介质层上方的金属电极连接。
可选的，栅极结构包括栅氧化层、多晶硅栅和栅极侧墙。
可选的，衬底为P型，第一类深阱为N型深阱，第一类阱区为N阱，第二类阱区为P阱。
可选的，衬底为N型，第一类深阱为P型深阱，第一类阱区为P阱，第二类阱区为N阱。
第二方面，本申请实施例提供了一种LDMOS器件的制造方法，该方法包括：
在衬底中形成第一类深阱；
在衬底上形成场氧，第一类深阱的一端位于场氧的下方；
在衬底中形成第一类阱区；
在衬底中形成第二类阱区，第一类阱区位于第二类阱区和第一类深阱之间；
形成栅极结构，栅极结构的一端延伸至第一深阱上方的场氧表面，栅极结构的另一端位于第二类阱区的上方；
在第一类深阱中形成第一类重掺杂区，在第二类阱区中形成第一类重掺杂区和第二类重掺杂区，第一类深阱中的第一类重掺杂区与栅极结构通过场氧分隔。
可选的，在衬底中形成第一类阱区，包括：
通过光刻工艺定义第一类阱区注入区域；
通过离子注入工艺向第一类阱区注入区域对应的衬底中注入掺杂离子，形成第一类阱区。
可选的，第一类阱区的开口尺寸范围为0.2um至1um。
可选的，第二类阱区的表面形成有场氧，第二类阱区中形成第一类重掺杂区和第二类重掺杂区通过场氧分隔。
可选的，该方法还包括：
形成层间介质层；
在层间介质层中形成接触孔；
在层间介质层表面形成金属电极，第一类重掺杂区、第二类重掺杂区、栅极结构分别通过接触孔与金属电极连接。
可选的，形成栅极结构，包括：
形成栅氧化层；
形成多晶硅层；
通过光刻工艺和刻蚀工艺形成多晶硅栅，多晶硅栅的一端延伸至第一深阱上方的场氧表面，多晶硅栅的另一端位于第二类阱区的上方；
在多晶硅栅两侧形成栅极侧墙。
可选的，衬底为P型，第一类深阱为N型深阱，第一类阱区为N阱，第二类阱区为P阱。
可选的，衬底为N型，第一类深阱为P型深阱，第一类阱区为P阱，第二类阱区为N阱。
本申请技术方案，至少包括如下优点：
本申请实施例提供的LDMOS器件的衬底中设置有第一类阱区、第二类阱区和第一类深阱，第一类阱区位于第一类深阱和第二类阱区之间，且第一类阱区位于栅氧化层的下方，第一类深阱的深度大于第一类阱区的深度，第一类深阱和第一类阱区经过热推进后扩散至整个漂移区，通过第一类阱区增加漂移区的浓度，解决了现有的中高压LDMOS器件由于漂移区较淡导致IDVD曲线出现准饱和现象的问题；达到了改善LDMOS器件的漏极电流-漏极电压曲线中的准饱和现象，提升中高压LDMOS器件性能的效果。此外，通过控制第一类阱区的开口尺寸，令第一类阱区的开口尺寸较小，可以在增加漂移区浓度的情况下，保证降低后的击穿电压仍能满足器件性能需求。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种LDMOS器件的结构示意图；
图2是本申请实施例提供的一种LDMOS器件的制造方法的流程图；
图3是本申请实施例提供的一种LDMOS器件的制造过程的示意图；
图4是本申请实施例提供的一种LDMOS器件的制造过程的示意图；
图5是本申请实施例提供的一种LDMOS器件的制造过程的示意图；
图6是本申请实施例提供的一种LDMOS器件的制造过程的示意图；
图7是本申请实施例提供的一种LDMOS器件的制造过程的示意图；
图8是本申请实施例提供的一种LDMOS器件的制造过程的示意图；
图9是本申请实施例提供的一种LDMOS器件的漏端电流-漏端电压曲线图；
图10是一种现有的LDMOS器件的漏端电流-漏端电压曲线图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请实施例提供的一种LDMOS器件的结构示意图，该LDMOS器件包括衬底11、衬底内的第一类深阱12、第一类阱区13、第二类阱区14。
第一类阱区13位于第一类深阱12和第二类阱区14之间。
第一类阱区和第一类深阱的掺杂类型相同，第一类阱区和第二类阱区的掺杂类型不相同。
衬底表面设置有栅极结构15，第一类阱区13位于栅极结构15的下方，栅极结构15与第一类深阱12内的第一类重掺杂区16通过场氧17分隔。
第一类深阱12的一端位于场氧17的下方。
第一类深阱12内的第一类重掺杂区16为LDMOS器件的漏端。
栅极结构15的一端延伸至第一深阱12上方的场氧17表面，栅极结构的15的另一端位于第二类阱区14的上方。
第二类阱区14内设置有第一类重掺杂区18和第二类重掺杂区19。
第一类重掺杂区和第二类重掺杂区的掺杂类型相反。
在制作LDMOS器件的过程中，第一类深阱11形成后，在后续的热过程会扩散为漂移区，漂移区的浓度较淡，但是在后续制造中，衬底11内形成了第一类阱区12，第一类阱区12的掺杂类型和第一类深阱11的掺杂类型相同，可以在一定程度上增加漂移区的浓度，令LDMOS器件的击穿电压在可接受的范围内稍微降低，从而改善漏端电流-漏端电压曲线的准饱和现象。
为了控制LDMOS器件的击穿电压在可接受的范围内稍微降低，不影响器件的整体性能，设置第一类阱区的开口尺寸范围为0.2um至1um。第一类阱区的开口尺寸的具体值根据实际器件的性能需求确定。
在一个例子中，如图1所示，第二类阱区14的上方也设置有场氧20，第一类重掺杂区18和第二类重掺杂区19通过场氧20分隔。
LDMOS器件的衬底上设置有层间介质层，层间介质层中设置有接触孔21。
第一类重掺杂区、第二类重掺杂区、栅极结构分别通过接触孔引出。
第一类重掺杂区、第二类重掺杂区、栅极结构分别通过接触孔与层间介质层上方的金属电极22连接。
栅极结构15包括栅氧化层152、多晶硅栅151和栅极侧墙。第一类深阱12内的第一类重掺杂区16通过接触孔引出为LDMOS器件的漏极；第二类阱区14内的第一类重掺杂区18和第二类重掺杂区19通过接触孔引出后连接，成为LDMOS器件的源极。
需要说明是，第二类阱区14的上方可以不设置场氧20，第一类重掺杂区18和第二类重掺杂区19连接。
在一个例子中，衬底为P型，第一类深阱为N型深阱，第一类阱区为N阱，第二类阱区为P阱；第一类重掺杂区为N型，第二类重掺杂区为P型。
在另一个例子中，衬底为N型，第一类深阱为P型深阱，第一类阱区为P阱，第二类阱区为N阱；第一类重掺杂区为P型，第二类重掺杂区为N型。
请参考图2，其示出了本申请实施例提供的一种LDMOS器件的制造方法的流程图。该方法至少包括如下步骤：
步骤201，在衬底中形成第一类深阱。
如图3所示，在衬底11中形成第一类深阱12。
步骤202，在衬底上形成场氧，第一类深阱的一端位于场氧的下方。
如图4所示，衬底11的表面形成有若干场氧，第一类深阱12的一端位于场氧17的下方；场氧18位于第一类深阱12的外侧。
步骤203，在衬底中形成第一类阱区。
如图5所示，衬底11中形成第一类阱区13，第一类阱区13位于第一深阱12的外侧，第一类阱区13的掺杂类型与第一深阱12的掺杂类型相同。
第一类阱区的所在区域将在后续的制作中形成漂移区。
步骤204，在衬底中形成第二类阱区，第一类阱区位于第二类阱区和第一类深阱之间。
如图6所示，衬底11中形成有第一类深阱12、第一类阱区13、第二类阱区14，第一类阱区13位于第二类阱区14和第一类深阱12之间，第一类阱区13与第二类阱区14、第一类深阱12均不连接。
步骤205，形成栅极结构，栅极结构的一端延伸至第一类深阱上方的场氧表面，栅极结构的另一端位于第二类阱区的上方。
如图7所示，栅极结构15的一端延伸至场氧17的表面，栅极结构15的另一端位于第二类阱区14的一端上方。
栅极结构15包括栅氧化层152和多晶硅栅151、栅极侧墙。
步骤206，在第一类深阱中形成第一类重掺杂区，在第二类阱区中形成第一类重掺杂区和第二类重掺杂区，第一类深阱中的第一类重掺杂区与栅极结构通过场氧分隔。
如图8所示，第一类深阱12中形成第一类重掺杂区16，第二类阱区14中形成第一类重掺杂区18和第二类重掺杂区19；场氧17分隔栅极结构15和第一类重掺杂区16。
由于在LDMOS器件的制造过程中会存在热过程，在第一类深阱和第一类阱区形成之后，热过程会令第一类深阱和第一类阱区扩散至整个漂移区，由于在第一类深阱和第二类阱区之间加入了第一类阱区，可以在一定程度上增加漂移区浓度，改善LDMOS器件的改善漏端电流-漏端电压曲线的准饱和现象。
本申请另一实施例提供了一种LDMOS器件的制造方法，该方法至少包括如下步骤：
步骤301，提供一衬底，通过光刻工艺定义第一类深阱区域，通过离子注入工艺向第一类深阱区域对应的衬底中注入掺杂离子，并进行热推进，在衬底中形成第一类深阱。
在一个例子中，衬底为P型衬底，向衬底中注入N型离子并进行热推进处理，形成N型深阱。
步骤302，在衬底中形成场氧，第一类深阱的一端位于场氧的下方。
可选的，通过有源区光刻，打开场氧区，刻蚀场氧区，生长场氧。
第一类深阱的一端顶部形成有场氧，第一类深阱以外的区域也形成有场氧。
步骤303，通过光刻工艺定义第一类阱区注入区域。
在衬底表面涂布光刻胶，通过带有第一类阱区注入图案的掩膜版进行曝光，显影后，在衬底表面定义出第一类阱区注入区域。
可选的，在定义第一类阱区注入区域时，令第一类阱区注入图案的开口尺寸范围为0.2um至1um。
步骤304，通过离子注入工艺向第一类阱区注入区域对应的衬底中注入掺杂离子，形成第一类阱区。
第一类阱区位于第一类深阱的外侧，第一类阱区的顶部没有场氧。第一类阱区与第一类深阱不连接。
在一个例子中，第一类阱区为N阱，通过光刻打开第一类阱区注入区域，注入N型掺杂离子，形成N阱，N阱位于N型深阱的外侧，N阱与N型深阱不连接。
可选的，第一类阱区的开口尺寸范围为0.2um至1um。
在后续工艺的热过程的作用下，第一类深阱和第一类阱区扩散至整个漂移区。由于第一类阱区的开口尺寸较小，第一类阱区的存在不会过多增加漂移区的浓度。
需要说明的是，在衬底中形成第一类阱区时，其他相同掺杂类型的区域可以与第一类阱区同时形成，与第一类阱区共用同一块光刻版。
步骤305，在衬底中形成第二类阱区，第一类阱区位于第二类阱区和第一类深阱之间。
通过光刻工艺确定第二类阱区图案，通过离子注入工艺向第二类阱区图案对应的衬底中注入掺杂离子，形成第二类阱区。
第一类阱区和第二类阱区的掺杂类型不同，第一类阱区和第二类阱区不连接。
可选的，第二类阱区为P阱，通过光刻打开第二类阱区注入区域，注入P型掺杂离子，形成P阱，P阱和N型深阱之间存在N阱。
在一个例子中，第二类阱区的表面形成有阱区，如图6所示，第二类阱区14的表面形成有场氧20。
步骤306，形成栅氧化层。
在衬底表面形成一层栅氧化层。
步骤307，形成多晶硅层。
在衬底表面沉积一层多晶硅，形成多晶硅层。
步骤308，通过光刻工艺和刻蚀工艺形成多晶硅栅，多晶硅栅的一端延伸至第一深阱上方的场氧表面，多晶硅栅的另一端位于第二类阱区的上方。
通过光刻工艺定义多晶硅栅图案，刻蚀多晶硅层形成多晶硅栅，如图7所示，多晶硅栅151的一端延伸至第一深阱12上方的场氧17表面，多晶硅栅151的另一端位于第二类阱区14的上方；第二类阱区14的一端被多晶硅栅151覆盖。
步骤309，在多晶硅栅两侧形成栅极侧墙。
步骤310，在第一类深阱中形成第一类重掺杂区，在第二类阱区中形成第一类重掺杂区和第二类重掺杂区，第一类深阱张工的第一类重掺杂区与栅极结构通过场氧分隔。
进行源漏离子注入，如图8所示，在第一类深阱12中形成第一类重掺杂区16，第二类阱区14中形成第一类重掺杂区18和第二类重掺杂区19；第一类重掺杂区和第二类重掺杂区的掺杂类型相反；第二类阱区14中形成的第一类重掺杂区18和第二类重掺杂区19通过场氧20分隔。
在一个例子中，衬底为P型，第一类深阱为N型深阱，第一类阱区为N阱，第二类阱区为P阱，第一类重掺杂区16和第一类重掺杂区18为N型重掺杂区，第二类重掺杂区19为P型重掺杂区。
在另一个例子中，衬底为N型，第一类深阱为P型深阱，第一类阱区为P阱，第二类阱区为N阱，第一类重掺杂区16和第一类重掺杂区18为P型重掺杂区，第二类重掺杂区19为N型重掺杂区。
步骤311，形成层间介质层。
在衬底表面沉积层间介质层。
步骤312，在层间介质层中形成接触孔。
通过光刻和刻蚀工艺在层间介质层中形成接触孔，如图1所示，第一类重掺杂区16和18、第二类重掺杂区19、多晶硅栅15分别通过接触孔21引出。
步骤313，在层间介质层表面形成金属电极，第一类重掺杂区、第二类重掺杂区、栅极结构分别通过接触孔与金属电极连接。
在层间介质层表面形成金属层，通过光刻和刻蚀工艺形成金属电极。
如图1所示，第一重类掺杂区16、第一类重掺杂区18、第二类重掺杂区19、栅极结构15分别通过接触孔21与金属互连层中的金属电极22连接。
第一类深阱中12中的第一类重掺杂区16引出后作为LDMOS器件的漏极；第二类阱区14中的第一类重掺杂区18和第二类重掺杂区19引出后并连接，作为LDMOS器件的源极，多晶硅栅151引出后为LDMOS器件的栅极。
如图1所示，LDMOS器件中增加的第一类阱区14位于栅氧化层152的下方，令栅氧化层下方的漂移区浓度增加，由于第一类阱区14的开口尺寸较小，可以实现击穿电压降低后仍满足器件性能需求，同时改善ID-VD(漏端电流-漏端电压)曲线存在的准饱和现象的效果。
在一个例子中，对图1所示的LDMOS器件进行电性测试，获取图1所示LDMOS器件对应的漏端电流-漏端电压曲线图，如图9所示，横坐标为漏端电压V(Drain)，纵坐标为漏端电流I(Drain)。图10示出了现有LDMOS器件对应的漏端电流-漏端电压曲线图，比较图9和图10，可以看出本申请实施例提供的LDMOS器件的漏端电流-漏端电压曲线准饱和现象得到改善。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (15)
1.一种LDMOS器件，其特征在于，包括衬底、衬底内的第一类深阱、第一类阱区、第二类阱区；
所述第一类阱区位于所述第一类深阱和所述第二类阱区之间；
所述第一类深阱的一端设置有第一类重掺杂区；
所述衬底表面设置有栅极结构，所述第一类阱区位于所述栅极结构的下方，所述栅极结构与所述第一类深阱内的第一类重掺杂区通过场氧分隔，所述栅极结构的一端延伸至所述第一深阱上方的场氧表面；
所述栅极结构的另一端位于所述第二类阱区的上方；
所述第二类阱区内设置有第一类重掺杂区和第二类重掺杂区。
2.根据权利要求1所述的LDMOS器件，其特征在于，所述第一类阱区的开口尺寸范围为0.2um至1um。
3.根据权利要求1或2所述的LDMOS器件，其特征在于，所述第二类阱区内的第一类重掺杂区和第二类重掺杂区通过场氧分隔。
4.根据权利要求1或2所述的LDMOS器件，其特征在于，所述衬底上设置有层间介质层，所述层间介质层中设置有接触孔；
所述第一类重掺杂区、所述第二类重掺杂区、所述栅极结构分别通过所述接触孔引出，并与所述层间介质层上方的金属电极连接。
5.根据权利要求1或2所述的LDMOS器件，其特征在于，所述栅极结构包括栅氧化层、多晶硅栅和栅极侧墙。
6.根据权利要求1至5任一所述的LDMOS器件，其特征在于，所述衬底为P型，所述第一类深阱为N型深阱，所述第一类阱区为N阱，所述第二类阱区为P阱。
7.根据权利要求1至5任一所述的LDMOS器件，其特征在于，所述衬底为N型，所述第一类深阱为P型深阱，所述第一类阱区为P阱，所述第二类阱区为N阱。
8.一种LDMOS器件的制造方法，其特征在于，所述方法包括：
在衬底中形成第一类深阱；
在所述衬底上形成场氧，所述第一类深阱的一端位于场氧的下方；
在所述衬底中形成第一类阱区；
在所述衬底中形成第二类阱区，所述第一类阱区位于所述第二类阱区和所述第一类深阱之间；
形成栅极结构，所述栅极结构的一端延伸至所述第一深阱上方的场氧表面，所述栅极结构的另一端位于所述第二类阱区的上方；
在所述第一类深阱中形成第一类重掺杂区，在所述第二类阱区中形成第一类重掺杂区和第二类重掺杂区，所述第一类深阱中的第一类重掺杂区与所述栅极结构通过场氧分隔。
9.根据权利要求8所述的方法，其特征在于，所述在所述衬底中形成第一类阱区，包括：
通过光刻工艺定义第一类阱区注入区域；
通过离子注入工艺向所述第一类阱区注入区域对应的衬底中注入掺杂离子，形成所述第一类阱区。
10.根据权利要求8或9所述的方法，其特征在于，所述第一类阱区的开口尺寸范围为0.2um至1um。
11.根据权利要求8至10任一所述的方法，其特征在于，所述第二类阱区的表面形成有场氧，所述第二类阱区中形成第一类重掺杂区和第二类重掺杂区通过场氧分隔。
12.根据权利要求8至10任一所述的方法，其特征在于，所述方法还包括：
形成层间介质层；
在所述层间介质层中形成接触孔；
在所述层间介质层表面形成金属电极，所述第一类重掺杂区、所述第二类重掺杂区、所述栅极结构分别通过所述接触孔与所述金属电极连接。
13.根据权利要求8至10任一所述的方法，其特征在于，所述形成栅极结构，包括：
形成栅氧化层；
形成多晶硅层；
通过光刻工艺和刻蚀工艺形成多晶硅栅，所述多晶硅栅的一端延伸至所述第一深阱上方的场氧表面，所述多晶硅栅的另一端位于所述第二类阱区的上方；
在所述多晶硅栅两侧形成栅极侧墙。
14.根据权利要求8至13任一所述的方法，其特征在于，所述衬底为P型，所述第一类深阱为N型深阱，所述第一类阱区为N阱，所述第二类阱区为P阱。
15.根据权利要求8至13任一所述的方法，其特征在于，所述衬底为N型，所述第一类深阱为P型深阱，所述第一类阱区为P阱，所述第二类阱区为N阱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011054814.5A CN112018187B (zh) | 2020-09-28 | 2020-09-28 | Ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011054814.5A CN112018187B (zh) | 2020-09-28 | 2020-09-28 | Ldmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112018187A true CN112018187A (zh) | 2020-12-01 |
| CN112018187B CN112018187B (zh) | 2022-12-06 |
Family
ID=73527557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011054814.5A Active CN112018187B (zh) | 2020-09-28 | 2020-09-28 | Ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112018187B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113871456A (zh) * | 2021-10-09 | 2021-12-31 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其形成方法 |
| CN114649396A (zh) * | 2020-12-17 | 2022-06-21 | 和舰芯片制造(苏州)股份有限公司 | 一种ldmos器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208519A (zh) * | 2012-01-12 | 2013-07-17 | 上海华虹Nec电子有限公司 | 与5伏cmos工艺兼容的nldmos结构及其制法 |
| US20140252472A1 (en) * | 2013-03-11 | 2014-09-11 | Freescale Semiconductor, Inc. | Semiconductor device with increased safe operating area |
| CN107819026A (zh) * | 2017-09-29 | 2018-03-20 | 上海华虹宏力半导体制造有限公司 | Ldmos器件 |
| US20190371896A1 (en) * | 2018-05-29 | 2019-12-05 | Silergy Semiconductor Technology (Hangzhou) Ltd | Ldmos transistor and method for manufacturing the same |
-
2020
- 2020-09-28 CN CN202011054814.5A patent/CN112018187B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208519A (zh) * | 2012-01-12 | 2013-07-17 | 上海华虹Nec电子有限公司 | 与5伏cmos工艺兼容的nldmos结构及其制法 |
| US20140252472A1 (en) * | 2013-03-11 | 2014-09-11 | Freescale Semiconductor, Inc. | Semiconductor device with increased safe operating area |
| CN107819026A (zh) * | 2017-09-29 | 2018-03-20 | 上海华虹宏力半导体制造有限公司 | Ldmos器件 |
| US20190371896A1 (en) * | 2018-05-29 | 2019-12-05 | Silergy Semiconductor Technology (Hangzhou) Ltd | Ldmos transistor and method for manufacturing the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114649396A (zh) * | 2020-12-17 | 2022-06-21 | 和舰芯片制造(苏州)股份有限公司 | 一种ldmos器件及其制备方法 |
| CN114649396B (zh) * | 2020-12-17 | 2023-08-29 | 和舰芯片制造(苏州)股份有限公司 | 一种ldmos器件及其制备方法 |
| CN113871456A (zh) * | 2021-10-09 | 2021-12-31 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其形成方法 |
| CN113871456B (zh) * | 2021-10-09 | 2023-07-04 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112018187B (zh) | 2022-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103646964B (zh) | 双扩散金属氧化物半导体元件及其制造方法 | |
| CN102386211B (zh) | Ldmos器件及其制造方法 | |
| US8362558B2 (en) | Low on-resistance lateral double-diffused MOS device | |
| CN109980011A (zh) | 一种半导体器件及其制作方法 | |
| CN111653621A (zh) | Ldmos器件及其制造方法 | |
| CN102623495A (zh) | 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 | |
| CN112018187B (zh) | Ldmos器件及其制造方法 | |
| CN114464674B (zh) | Ldmosfet器件、制作方法及芯片 | |
| CN107342325A (zh) | 一种横向双扩散金属氧化物半导体器件 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN104638011B (zh) | 一种沟槽mosfet器件及其制作方法 | |
| CN114361244A (zh) | Ldmosfet器件、制作方法及芯片 | |
| CN102544104A (zh) | 一种耐高压的隧穿晶体管及其制备方法 | |
| CN109004030B (zh) | 一种沟槽型mos器件结构及其制造方法 | |
| CN114429985B (zh) | 具有栅场板结构的横向功率器件及其制备方法 | |
| CN104332501B (zh) | Nldmos器件及其制造方法 | |
| CN116207149A (zh) | 半导体器件及其制作方法 | |
| CN208240684U (zh) | 一种半导体器件 | |
| CN111883484A (zh) | 开关ldmos器件的制造方法 | |
| CN101621072A (zh) | 半导体装置及其制造方法 | |
| CN113629152B (zh) | Jfet器件及其制作方法 | |
| CN119230399B (zh) | 一种igbt器件的制造方法 | |
| CN114429987B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| US11417761B1 (en) | Transistor structure and method for fabricating the same | |
| JP2012033841A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |