CN112004037B - 图像传感器像素结构 - Google Patents

Abstract

一种图像传感器像素结构，适于在同一次曝光过程中，获得目标场景的第一帧图像及第二帧图像，以将所述第一帧图像及第二帧图像融合为一帧图像。所述像素结构包括：第一电荷存储电路及第二电荷存储电路；所述第一电荷存储电路，与所述浮动扩散节点耦接，适于在曝光结束后，存储所述第二帧图像对应的曝光信号；所述第二电荷存储电路，与所述第一源跟随电路耦接，适于在曝光结束后，存储所述第一帧图像对应的曝光信号及复位信号。应用上述方案，可以在提高CMOS图像传感器感光灵敏度的同时，使得CMOS图像传感器具有较高的动态范围。

Description

图像传感器像素结构

技术领域

本发明涉及半导体制造领域，尤其涉及一种图像传感器像素结构。

背景技术

图像传感器是一种将光信号转化为电信号的半导体器件。

图像传感器分为互补金属氧化物(Complementary Metal Oxide Semiconductor，CMOS)图像传感器和电荷耦合器件(Charge Coupled Device，CCD)图像传感器。其中CMOS图像传感器具有工艺简单、易于其它器件集成、体积小、重量轻、功耗小和成本低等优点。因此，随着图像传感技术的发展，CMOS图像传感器越来越多地取代CCD图像传感器应用于各类电子产品中。

为了提高CMOS图像传感器的暗光性能，需要提高图像传感器的感光灵敏度。

然而，现有的CMOS图像传感器，感光灵敏度虽然较高，但动态范围却较小，无法满足全局曝光下高动态范围应用的需求。

发明内容

本发明解决的技术问题是：在提高CMOS图像传感器感光灵敏度的同时，使得CMOS图像传感器具有较高的动态范围。

为解决上述技术问题，本发明实施例提供一种图像传感器像素结构，适于在同一次曝光过程中，获得目标场景的第一帧图像及第二帧图像，以将所述第一帧图像及第二帧图像融合为一帧图像；所述第一帧图像的增益，大于所述第二帧图像的增益；所述像素结构包括：光电转换电路、传输电路、第一电荷存储电路、第二电荷存储电路、第一源跟随电路及复位电路；其中：

所述光电转换电路，适于将光信号转换为曝光信号；

所述传输电路，与所述光电转换电路耦接，适于将所述曝光信号传输至浮动扩散节点；

所述第一电荷存储电路，与所述浮动扩散节点耦接，适于在曝光结束后，存储所述第二帧图像对应的曝光信号；

所述第一源跟随电路，与所述浮动扩散节点耦接，适于对所述浮动扩散节点的电压进行跟随；

所述第二电荷存储电路，与所述第一源跟随电路耦接，适于在曝光结束后，存储所述第一帧图像对应的曝光信号及复位信号；

所述复位电路，与所述第一电荷存储电路、第二电荷存储电路、浮动扩散节点及光电转换电路耦接，适于信号存储过程中，对所述第一电荷存储电路、第二电荷存储电路、浮动扩散节点及光电转换电路进行复位，以使得第一电荷存储电路及第二电荷存储电路存储相应的信号；以及适于在读取第二帧图像对应的曝光信号后，对所述第一电荷存储电路及浮动扩散节点进行复位，以获得第二帧图像对应的复位信号。

可选地，所述第一电荷存储电路，包括：第一开关子电路及第一电容；其中：

所述第一开关子电路，与所述浮动扩散节点耦接，适于控制所述第一电容与所述浮动扩散节点之间的通断；

所述第一电容，适于存储所述第二帧图像对应的曝光信号。

可选地，所述第一开关子电路，包括：

第一晶体管；

所述第一晶体管的栅极适于接入第一开关控制信号，所述第一晶体管的第一端与所述浮动扩散节点连接，所述第一晶体管的第二端与所述第一电容连接。

可选地，所述第二电荷存储电路，包括：第一电荷存储子电路及第二电荷存储子电路，其中：

所述第一电荷存储子电路，与所述第一源跟随电路耦接，适于存储所述第一帧图像对应的曝光信号；

所述第二电荷存储子电路，与所述第一电荷存储子电路串联，适于存储所述第一帧图像对应的复位信号。

可选地，所述第一电荷存储子电路包括：第二开关子电路及第二电容；其中：

所述第二开关子电路，适于控制所述第二电容与所述第一源跟随电路之间的通断；

所述第二电容，适于存储所述第一帧图像对应的曝光信号。

可选地，所述第二电荷存储子电路，包括：第三开关子电路及第三电容；其中：

所述第三开关子电路，适于控制所述第三电容与所述第二开关子电路之间的通断；

所述第三电容，适于存储所述第一帧图像对应的复位信号。

可选地，所述第一源跟随电路包括：第四晶体管及第五晶体管；其中：

所述第四晶体管，栅极与所述浮动扩散节点连接，漏极与电源电压输出端连接，源极与所述第五晶体管的漏极连接；

所述第五晶体管，栅极适于接入放电控制信号，源极接地。

可选地，还包括：

第二源跟随电路，与所述第二电荷存储电路耦接，适于对所述第二电荷存储电路的输出电压进行跟随；

行选择电路，耦接于所述第二源跟随电路及位线之间，适于在行选择信号的控制下，将所述像素结构所在行的信号输出至所述位线上。

可选地，所述复位电路，包括：第六晶体管，所述第六晶体管的源极与所述浮动扩散节点耦接，漏极与电源电压输出端连接，栅极适于接入复位控制信号。

可选地，所述传输电路包括：第七晶体管，所述第七晶体管的源极与所述光电转换电路连接，漏极与所述浮动扩散节点连接，栅极适于接入传输控制信号。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

采用上述方案，本发明中实施例的像素结构，第一电荷存储电路可以存储第二帧图像(即低增益帧图像)对应的曝光信号，读取第二帧图像对应的曝光信号后，通过获得第二帧图像对应的复位信号，可以获得第二帧图像对应的感光信号。同时，由于第二电荷存储电路可以存储所述第一帧图像(即高增益帧图像)对应的曝光信号及复位信号，通过读取第一帧图像对应的曝光信号及复位信号，可以获得第一帧图像对应的感光信号。最终可以通过将第一帧图像对应的感光信号与第二帧图像对应的感光信号进行融合，得到最终的输出图像。

相对于现有的8T像素结构，浮动扩散节点处的寄生电容可以很小，使得像素结构具有较高的感光灵敏度。同时，由于第一电荷存储电路可以存储所述第二帧图像对应的曝光信号，第二帧图像的增益小于第一帧图像，图像的增益与所收集并容纳的电荷数量呈反比，故第一电荷存储电路能够收集并容纳的电荷增多，整个像素结构能够收集并容纳的电荷增多，进而提高像素的满阱容量，从而提高了像素结构的动态范围，使得图像传感器能够满足高动态范围的应用。

附图说明

图1是一种现有像素结构的电路图；

图2是图1中像素结构的工作时序示意图；

图3是另一种现有像素结构的电路图；

图4是图3中像素结构的工作时序示意图

图5是本发明实施例中一种像素结构的电路图；

图6是图5中像素结构的工作时序示意图。

具体实施方式

动态范围是图像传感器一项很重要的指标参数。动态范围表示图像传感器在同一幅图像中同时能探测到的最大光强和最小光强的范围，一般用dB来表示。具体公式如下：

其中，P_max表示可探测的最大光强，P_max表示可探测的最小光强。一般图像传感器的动态范围在60-70dB之间，人眼的动态范围在100-120dB之间。高动态范围图像传感器对于兼顾暗处细节和亮出细节非常重要。

图像传感器的满阱容量是指：像素结构所能收集并容纳的最大的电子的数量。大的满阱容量可以有效提高图像传感器的动态范围。对于一般线性响应图像传感器来讲，可探测的最大饱和光强对应满阱容量，最小饱和光强对应图像噪声电子数，所以动态范围也可用满阱容量/底噪噪声电子数来表示。

广泛应用于CMOS图像传感器中的曝光方式是逐行曝光(Rolling Shutter)，由于各行曝光时间起始点不同，当拍摄高速运动的物体时，这种曝光方式存在运动图像的倾斜、扭曲等缺点。

相对于逐行曝光，全局曝光由于各行曝光时间起始点和结束点相同，可以消除逐行曝光的运动模糊的缺陷(motion blur)，并实现高帧率的图像输出。所谓全局曝光(Global Shutter)，指一帧图像里的所有像素，在某一时刻同时开始曝光，在另一时刻同时结束曝光。

由于全局曝光像素阵列产生的信号还是要逐行读取，所以像素结构中必须要有信号存储节点来暂存信号，使得在读取时每行的信号可以逐行、分时读出到后端电路。

图1为一种CMOS图像传感器的5T(即由5个CMOS晶体管构成)像素结构10。参照图1，所述像素结构10可以包括：光电二极管11，传输晶体管12，抗模糊晶体管13，复位晶体管14，源跟随晶体管15及行选择晶体管16。

其中，所述传输晶体管12，栅极施加传输控制信号TX，源极与光电二极管11的阴极连接，漏极连接至浮动扩散节点FD。所述抗模糊晶体管13的栅极施加模糊控制信号Anti-Blooming，所述抗模糊晶体管13的漏极与传输晶体管12的源极连接，所述抗模糊晶体管13的源极连接至电源电压输出端VDD。所述复位晶体管14的栅极施加复位控制信号RST，漏极与电源电压输出端VDD连接，源极连接至浮动扩散节点FD。所述源跟随晶体管15的栅极连接至浮动扩散节点FD并施加跟随控制信号SF，所述源跟随晶体管15的漏极与电源电压输出端VDD连接，所述源跟随晶体管15的源极与行选择晶体管16的漏极连接。行选择晶体管16的栅极施加行选择信号SEL，源极连接至位线Bitline。浮动扩散节点FD处存在寄生电容。

图2为图1示出的像素结构10的工作时序示意图，所述像素结构10在同一次曝光过程中仅能获得一帧图像，该帧图像即最终输出的图像。结合图1及图2，对具有像素结构10的CMOS图像传感具体工作过程描述如下：

1)先将复位控制信号RST置为高电平，导通抗模糊晶体管13，对整个像素阵列的光电二极管11进行复位；

2)断开抗模糊晶体管13，此时整个像素阵列的像素结构10开始全局曝光；

3)在全局曝光结束之前，将复位控制信号RST信号置为低电平，浮动扩散节点FD准备接收传输晶体管12传输来的光电转换电荷；

4)打开传输晶体管12，光电二极管11中曝光所得信号电荷转移到浮动扩散节点FD；

5)行选择信号SEL置为高电平，使得行选择晶体管16导通，读取浮动扩散节点FD处曝光电平Vsignal；

6)复位控制信号RST置为高电平，复位浮动扩散节点FD。将复位控制信号RST置为低电平，使得复位晶体管14断开，再读取浮动扩散节点FD处复位信号的电平(简称复位电平)Vrst。

7)复位电平Vrst减去信号电平Vsignal，即为输出信号幅度。

在上述像素结构10中，存在如下缺陷：

(1)寄生光感效应太大。5T全局曝光像素结构10，使用浮动扩散节点FD作为信号暂存节点，这个节点通常是PN结，上面会覆盖金属，以此减小寄生光感效应。这个节点邻近光电二极管11，如果覆盖过金属面积过大，会遮盖到正常感光的光电二极管11上，从而影响光电二极管11的感光效果。

(2)不能实现相关双采样。所谓相关双采样，应是先读取浮动扩散节点FD的复位电平，再读取浮动扩散节点FD的信号电平，两次信号相减才可得本次像素曝光的输出信号幅度，由于两次采样产生的复位噪声是相关的，故两次信号相减才可消除复位噪声。而根据上述像素结构10的工作原理可知，先读取信号Vsignal再读取复位电平Vrst，这两次不是相关的采样，因此两次采用得到的电平相减并不能消除掉复位噪声，从而使得输出图像的噪声很大。

图3是一种CMOS图像传感器的8T(即由8个CMOS晶体管构成)像素结构30。参照图3，所述像素结构30可以包括：光电二极管31，传输晶体管32，复位晶体管33，第一源跟随晶体管34，放电晶体管35，第一开关管36，电容K1，第二开关管37，电容K2，第二源跟随晶体管38及行选择晶体管39。

其中，光电二极管31与传输晶体管32连接，传输晶体管32的栅极施加传输控制信号TX。传输晶体管32、复位晶体管33及第一源跟随晶体管34均与浮动扩散节点FD连接。复位晶体管33、第一源跟随晶体管34及第二源跟随晶体管38与电源电压输出端VDD连接。复位晶体管33的栅极施加复位控制信号RST。第一源跟随晶体管34的栅极施加第一跟随控制信号SF1。第一开关管36与第二开关管37及第一源跟随晶体管34连接。第二开关管37的另一端与第二源跟随晶体管38连接。第二源跟随晶体管38的栅极施加第二跟随控制信号SF2。行选择晶体管39的一端第二源跟随晶体管38连接，另一端连接至位线Bitline。第一开关管36的栅极施加第一开关控制信号SMP1，第二开关管37的栅极施加第二开关控制信号SMP2，选择晶体管39的栅极施加行选择信号SEL。放电晶体管35的一端与第一源跟随晶体管34连接，另一端接地，栅极施加放电控制信号PC。

图4为图3示出的像素结构30的工作时序示意图，所述像素结构30在同一次曝光过程中仅能获得一帧图像，该帧图像即最终输出的图像。结合图3及图4，对具有像素结构30的CMOS图像传感具体工作过程描述如下：

1)首先，复位晶体管33导通，第一开关管36及第二开关管37也导通，复位信号将会传递到电容K1和电容K2上，这时电容K1和电容K2上的电压都为Vrst；

2)然后断开第二开关管37，让电容K1和电容K2之间断开连接，但此时第一开关管36仍然是导通的；

3)打开传输晶体管32，让光电二极管31产生的信号传递到浮动扩散节点FD处。再打开放电晶体管35，对电容K1复位，然后第一源跟随晶体管34将浮动扩散节点的信号传到电容K1上，这时电容K1和电容K2上的电压分别为Vsignal和Vrst；

4)在读取周期中，先打开行选择管行选择晶体管39，然后采样电容K2上的复位电平Vrst；

5)接着，打开第二开关管37，让电容K1和电容K2上的电压相等，由于使电容K1和电容K2的电容大小相等，根据电荷分享效应，此时电容K2上的电压将变成(Vrst+Vsignal)/2。采样该信号电平后，与前次采样的复位电平Vrst做相关双采样处理，可以得出信号值实际感光信号，但信号幅度衰减了一半。

上述8T像素结构30的优势在于：

(1)相对于5T像素结构10，可以先采样复位电平Vrst，再采样信号电平Vsignal，从而实现相关双采样，降低图像噪声。

(2)相对于5T像素结构10，寄生光感度小。像素信号暂存节点位于电容K1和电容K2上，覆盖遮光金属时可以远离光电二极管31。另外，两个信号暂存节点可以做得很对称，即使产生寄生光感效应，两者漏电一致，在相关双采样的过程中，两个节点的等量的漏电也会被同时消除。

然而，无论是5T像素结构10还是8T像素结构30，为了能够提高图像传感器的暗光性能，必须提高感光灵敏度。浮动扩散节点FD处寄生电容越大，图像传感器的感光灵敏度越低，因此实际设计FD需要做的相对较小，这就使得像素的满阱容量(FWC)较小，导致图像传感器的动态范围较小(一般70dB左右)，不能满足全局曝光下高动态范围应用的需求。

针对上述问题，本发明实施例在8T全局曝光像素结构30的基础上，提供了一种高动态范围的全局曝光像素结构，在所述像素结构中，除第二电荷存储电路能够存储第一帧图像对应的曝光信号及复位信号外，还设置有第一电荷存储电路，以用于存储第二帧图像对应的曝光信号，由此可以在保证感光灵敏度的同时，提高像素结构的满阱容量，扩展像素结构的动态范围，使得图像传感器能够满足高动态范围的应用。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。

参照图5，本发明实施例提供了一种图像传感器像素结构50，在同一次曝光过程中，获得目标场景的第一帧图像及第二帧图像，以将所述第一帧图像及第二帧图像融合为一帧图像；所述第一帧图像的增益，大于所述第二帧图像的增益。

在本发明的实施例中，所述第一帧图像，也称为高增益帧图像。所述第二帧图像也称为低增益帧图像。

具体地，所述像素结构50可以包括：光电转换电路51、传输电路52、第一电荷存储电路53、第二电荷存储电路54、第一源跟随电路55及复位电路56。其中：

所述光电转换电路51，适于将光信号转换为曝光信号；

所述传输电路52，与所述光电转换电路51耦接，适于将所述曝光信号传输至浮动扩散节点FD；

所述第一电荷存储电路53，与所述浮动扩散节点FD耦接，适于在曝光结束后，存储所述第二帧图像对应的曝光信号；

所述第一源跟随电路54，与所述浮动扩散节点FD耦接，适于对所述浮动扩散节点FD的电压进行跟随；

所述第二电荷存储电路55，与所述第一源跟随电路54耦接，适于在曝光结束后，存储所述第一帧图像对应的曝光信号及复位信号；

所述复位电路56，与所述第一电荷存储电路53、第二电荷存储电路55、浮动扩散节点FD及光电转换电路51耦接，适于信号存储过程中，对所述第一电荷存储电路53、第二电荷存储电路55、浮动扩散节点FD及光电转换电路51进行复位，以使得第一电荷存储电路53及第二电荷存储电路55存储相应的信号；以及适于在读取第二帧图像对应的曝光信号后，对所述第一电荷存储电路53及浮动扩散节点FD进行复位，以获得第二帧图像对应的复位信号。

本发明实施例中的像素结构50，不仅可以存储高增益帧图像的曝光信号及复位信号，还可以存储低增益帧图像的曝光信号，后续读取过程中，可以通过获取低增益帧图像对应的复位信号，来得到低增益帧图像的感光信号，最终可以通过将高增益帧图像及低增益帧图像进行图像融合，得到最终的输出图像。相对于上述像素结构30，不仅保证了像素结构的感光灵敏度，还扩展了像素结构的动态范围。

需要说明的是，在本发明以下的实施例中，所谓耦接可以包括直接连接，也可以包括间接连接，只要具备耦接关系的二者之间存在相关性即可。所谓连接，指的是直接连接，即具备连接双方之间不存在其它器件。

在具体实施中，所述第一电荷存储电路53可以存在多种电路结构，具体不作限制，只有能够在曝光过程中，存储第二帧图像对应的电荷即可。

在本发明的一实施例中，参照图5，所述第一电荷存储电路53可以包括：第一开关子电路及第一电容C1。其中：

所述第一开关子电路可以与所述浮动扩散节点FD耦接，适于控制所述第一电容C1与所述浮动扩散节点FD之间的通断；

所述第一电容C1，适于存储所述第二帧图像对应的曝光信号。

在具体实施中，所述第一开关子电路可以采用多种器件实现。比如，所述第一开关子电路可以为单一晶体管组成的电路，也可以为多个晶体管组成的电路，还可以为其它可作为开关的器件组成的电路。

在本发明的一实施例中，参照图5，所述第一开关子电路可以包括：第三晶体管N1。所述第一晶体管N1的栅极适于接入电容选通控制信号SS1，所述第一晶体管N1的第一端与所述浮动扩散节点FD连接，所述第一晶体管N1的第二端与所述第一电容C1连接。所述第二电容C1的另一端接地。

在具体实施中，所述第一晶体管N1可以为PMOS管，也可以为NMOS晶体管。第一晶体管N1的第一端，可以为所述第一晶体管N1的漏极，也可以为所述第一晶体管N1的源极。相应地，所述第一晶体管N1的第二端，可以为所述第一晶体管N1的源极，也可以为所述第一晶体管N1的漏极。

本发明的实施例中，如图5所示，所述第一晶体管N1为NMOS管。

在具体实施中，浮动扩散节点FD处存在寄生电容，该寄生电容越大，像素结构50的光灵敏度越低。为了保证像素结构50具有较高的感光灵敏度，本发明的实施例中，浮动扩散节点FD处寄生电容值较小，比如小于2fF。

同时，为了保证像素结构50具有较高的动态范围，需要使得像素结构50的满阱容量较大，也就是使得像素结构50能够收集并容纳的电荷较多。在像素结构50中，除浮动扩散节点FD处寄生电容可以收集并容纳电荷外，本发明的实施例中，第一电荷存储电路53中第一电容C1也可以收集并容纳电荷。所述第一电容C1的容值，通常大于浮动扩散节点FD处寄生电容的容值，具体可以根据实际要达到的动态范围进行设定。

本发明的实施例中，所述第一电容C1的容值可以为5fF-100fF。比如，当第一电容C1的容值，为浮动扩散节点FD处寄生电容容值的32倍时，可以收集更多亮处的图像信息，动态范围可提高约30dB。

在具体实施中，所述第二电荷存储电路54可以包括：第一电荷存储子电路541及第二电荷存储子电路542。其中：

所述第一电荷存储子电路541，与所述第一源跟随电路55耦接，适于存储所述第一帧图像对应的曝光信号；

所述第二电荷存储子电路542，与所述第一电荷存储子电路541串联，适于存储所述第一帧图像对应的复位信号.

在具体实施中，所述第一电荷存储子电路541及第二电荷存储子电路542，电路结构可以相同，也可以不同，具体不作限制。

在本发明的实施例中，为了简化电路结构，可以设置所述第一电荷存储子电路541及第二电荷存储子电路542，电路结构相同，二者均可以由开关子电路及相应的电容组成。

具体地，所述第一电荷存储子电路541可以包括：第二开关子电路及第二电容C2。其中：所述第二开关子电路，适于控制所述第二电容C2与所述第一源跟随电路55之间的通断。所述第二电容C2，适于存储所述第一帧图像对应的曝光信号。

所述第二电荷存储子电路542可以包括：第三开关子电路及第三电容C3。其中：所述第三开关子电路，适于控制所述第三电容C3与所述第二开关子电路之间的通断。所述第三电容C3，适于存储所述第一帧图像对应的复位信号。

在具体实施中，所述第二开关子电路及所述第三开关子电路，可以采用多种器件实现。比如，可以为单一晶体管组成的电路，也可以为多个晶体管组成的电路，还可以为其它可作为开关的器件组成的电路。

在本发明的一实施例中，所述第二开关子电路包括第六晶体管N6，所述第三开关子电路包括第七晶体管N7。

第六晶体管N6的栅极施加第一开关控制信号SMP1，通过第一开关控制信号SMP1控制第六晶体管N6导通，可以将第二电容C2接入电路中。第七晶体管N7的栅极施加第二开关控制信号SMP2，通过第二开关控制信号SMP2控制第七晶体管N7导通，可以将第三电容C3与第六晶体管N6连接，在第六晶体管N6导通时，第三电容C3可以与第二电容C2连接。在第六晶体管N6与第七晶体管N7均导通的情况下，第三电容C3与第二电容C2并联。

可以理解的是，第六晶体管N6与第七晶体管N7作为开关管，可以为PMOS管，也可以为NMOS管，具体不作限制。

在具体实施中，第二电容C2和第三电容C3的电容值，可以相等，也可以不相等，具体不作限制。在本发明的实施例中，第二电容C2和第三电容C3的电容值相等。

在本发明的一实施例中，所述第一源跟随电路55可以包括：第四晶体管N4及第五晶体管N5。其中：

所述第四晶体管N4，栅极与所述浮动扩散节点FD连接，漏极与电源电压输出端VDD连接，源极与所述第五晶体管N5的漏极连接；

所述第五晶体管N5，栅极适于接入放电控制信号PC，源极接地。

在具体实施中，第五晶体管N5，作为放电管，为第四晶体管N4提供偏置电流。第四晶体管N4可以跟随浮动扩散节点FD的电压变化。通过所述第一源跟随电路55，能够将收集到的电荷存储在第二电荷存储电路54中，并能够读取第一电荷存储电路53及浮动扩散节点FD中的信号。

在本发明的一实施例中，所述传输电路52可以包括：第一晶体管N1，所述第一晶体管N1的源极与所述光电转换电路51连接，漏极与所述浮动扩散节点FD连接，栅极适于接入传输控制信号TX。

在本发明的一实施例中，所述光电转换电路41，可以采用多种器件实现。在本发明的一实施例中，所述光电转换电路41可以由光电二极管PPD实现，所述光电二极管PPD的阴极与传输电路42连接，阳极接地。所述光电二极管PPD可以吸收光信号并转换为电信号，同时产生电荷。

在本发明的一实施例中，所述复位电路56可以包括：第二晶体管N2，所述第二晶体管N2的栅极适于接入复位控制信号RST，源极与所述浮动扩散节点FD连接，漏极与电源电压输出端VDD连接。

在本发明的一实施例中，所述像素结构50还可以包括：第二源跟随电路57及行选择电路58。其中：

所述第二源跟随电路57，与所述第二电荷存储电路54耦接，适于对所述第二电荷存储电路54的输出电压进行跟随；

行选择电路58，耦接于所述第二源跟随电路54及位线Bitline之间，适于在行选择信号SEL的控制下，将所述像素结构50所在行的信号输出至所述位线Bitline上。

在具体实施中，所述第二源跟随电路57可以包括第八NMOS管N8，第八NMOS管N8的栅极适于接入第二跟随控制信号SF2，源极与行选择电路58连接，漏极与电源电压输出端VDD连接。

在具体实施中，所述行选择电路58可以包括第九NMOS管N9，第九NMOS管N9的栅极适于接入行选择信号SEL，漏极与第八NMOS管N8连接，源极与位线Bitline连接。

在具体实施中，为了简化工艺，所述像素结构50中各晶体管可以均为NMOS管，也可以均为PMOS管。

图6为图5中示出的像素结构50的工作时序示意图。所述像素结构50在同一次曝光过程中，获得目标场景的2帧图像，分别为第一帧图像及第二帧图像。下面结合图5及图6，对所述像素结构50工作过程详细说明如下：

首先，将复位控制信号RST及传输控制信号TX置为高电平，第一晶体管N1和第二晶体管N2导通，复位浮动扩散节点FD和光电二极管PPD。随后，传输控制信号TX和复位控制信号RST置为低电平，第一晶体管N1和第二晶体管N2断开，曝光开始。

曝光时间结束后，自t1至t2时刻，对信号进行存储。

具体地，先将电容选通控制信号SS1和复位控制信号RST置为高电平，分别开启第三晶体管N3和第二晶体管N2，复位浮动扩散节点FD和第一电容C1。将第一开关控制信号SMP1和第二开关控制信号SMP2置为高电平，使得第六晶体管N6和第七晶体管N7导通。

接着，将电容选通控制信号SS1和复位控制信号RST置为低电平，使得第三晶体管N3和第二晶体管N2断开。将放电控制信号PC置为高电平，第五晶体管N5导通，第五晶体管N5为第四晶体管N4提供尾电流。

待第二电容C2和第三电容C3上的信号建立后，将第一帧图像的复位信号存储在电容第三电容C3上，再将第二开关控制信号SMP2置为低电平。

随后，将传输控制信号TX置为高电平，使得第一晶体管N1导通，将曝光期间收集的信号电荷从光电二极管PPD转移到浮动扩散节点FD上。转移完成后，将传输控制信号TX置为低电平，使得第一晶体管N1断开。

待第二电容C2上的信号建立后，第一开关控制信号SMP1保持为高电平，使得第一帧图像的曝光信号存储在第二电容C2上。

将放电控制信号PC置为高电平，使得第五晶体管N5导通。将电容选通控制信号SS1置为高电平，打开第四晶体管N4，随后再次开启第一晶体管N1，将残留在光电二极管PPD的曝光信号电荷转移到浮动扩散节点FD和第一电容C1上。转移完成后，关闭第一晶体管N1。

随后，待第一电容C1上的信号建立后，关闭第三晶体管N3，将第二帧图像lfd的曝光信号存储在电容第一电容C1上，结束信号存储过程。

信号存储过程结束后，打开行选择信号SEL，进入行读取状态。

具体地，第九晶体管N9开启后，第二跟随控制信号SF2置为高电平，使得第八晶体管N8导通，进而将第三电容C3处的复位信号传到位线Bitline上，信号稳定后，在SHR_sfd时刻，量化第一帧图像sfd的复位电平。

将第二开关控制信号SMP2置为高电平，使得第七晶体管N7打开，第二电容C2及第三电容C3上存储的电荷重新分配。由于第二电容C2和第三电容C3的电容值相等，根据电荷分享效应，此时第三电容C3上的电压将变成(Vrst+Vsignal)/2，其中，Vrst表示第一帧图像的复位电平，Vsignal第一帧图像的信号电平。在SHS_sfd时刻，采样这个信号后，得到第一帧图像sfd的信号电平，与前次采样的复位电平做相关双采样处理，可以得到第一帧图像当前行的实际感光信号，但信号幅度衰减了一半，为(Vrst-Vsignal)/2。

之后，将复位控制信号RST置为高电平，使得第二晶体管N2导通，随后断开第二晶体管N2，清空浮动扩散节点FD。

将电容选通控制信号SS1、第一开关控制信号SMP1及第二开关控制信号SMP2置为高电平，使得第三晶体管N3、第六晶体管N6及第七晶体管N7导通，存储在第一电容C1上的电荷和浮动扩散节点FD上的电荷重新分配。控制第五晶体管N5导通，待信号建立后，在SHS_lfd时刻，量化第二帧图像曝光电平。

量化完成后，再次使得第二晶体管N2导通，复位浮动扩散节点FD和第一电容C1，随后在SHR_lfd时刻，得到第二帧图像复位电平。与第二帧图像的信号电平作差，可以得到第二帧图像当前行的实际感光信号。

断开第五晶体管N5，断开第三晶体管N3、第六晶体管N6及第七晶体管N7，开始下一行数据的量化。

获得第一帧图像及第二帧图像所有行的实际感光信号后，得到第一帧图像及第二帧图像，最后，用数字算法将第一帧图像及第二帧图像融合成超高动态范围图像。

由上述内容可知，本发明实施例中的像素结构50，通过设置第一电荷存储电路53，使得像素结构50能够收集并容纳的电荷增多，由此可以保证感光灵敏度的同时，扩展像素结构50的动态范围，使得图像传感器满足高动态范围的应用。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种图像传感器像素结构，适于在同一次曝光过程中，获得目标场景的第一帧图像及第二帧图像，以将所述第一帧图像及第二帧图像融合为一帧图像；所述第一帧图像的增益，大于所述第二帧图像的增益；其特征在于，包括：光电转换电路、传输电路、第一电荷存储电路、第二电荷存储电路、第一源跟随电路及复位电路；其中：

所述光电转换电路，适于将光信号转换为曝光信号；

所述传输电路，与所述光电转换电路耦接，适于将所述曝光信号传输至浮动扩散节点；

所述第一电荷存储电路，与所述浮动扩散节点耦接，适于在曝光结束后，存储所述第二帧图像对应的曝光信号；

所述第一源跟随电路，与所述浮动扩散节点耦接，适于对所述浮动扩散节点的电压进行跟随；

所述第二电荷存储电路，与所述第一源跟随电路耦接，适于在曝光结束后，存储所述第一帧图像对应的曝光信号及复位信号；

所述复位电路，与所述第一电荷存储电路、第二电荷存储电路、浮动扩散节点及光电转换电路耦接，适于信号存储过程中，对所述第一电荷存储电路、第二电荷存储电路、浮动扩散节点及光电转换电路进行复位，以使得第一电荷存储电路及第二电荷存储电路存储相应的信号；以及适于在读取第二帧图像对应的曝光信号后，对所述第一电荷存储电路及浮动扩散节点进行复位，以获得第二帧图像对应的复位信号。

2.如权利要求1所述的图像传感器像素结构，其特征在于，所述第一电荷存储电路，包括：第一开关子电路及第一电容；其中：

所述第一开关子电路，与所述浮动扩散节点耦接，适于控制所述第一电容与所述浮动扩散节点之间的通断；

所述第一电容，适于存储所述第二帧图像对应的曝光信号。

3.如权利要求2所述的图像传感器像素结构，其特征在于，所述第一开关子电路，包括：

第一晶体管；

所述第一晶体管的栅极适于接入第一开关控制信号，所述第一晶体管的第一端与所述浮动扩散节点连接，所述第一晶体管的第二端与所述第一电容连接。

4.如权利要求3所述的图像传感器像素结构，其特征在于，所述第二电荷存储电路，包括：第一电荷存储子电路及第二电荷存储子电路，其中：

所述第一电荷存储子电路，与所述第一源跟随电路耦接，适于存储所述第一帧图像对应的曝光信号；

所述第二电荷存储子电路，与所述第一电荷存储子电路串联，适于存储所述第一帧图像对应的复位信号。

5.如权利要求4所述的图像传感器像素结构，其特征在于，所述第一电荷存储子电路包括：第二开关子电路及第二电容；其中：

所述第二开关子电路，适于控制所述第二电容与所述第一源跟随电路之间的通断；

所述第二电容，适于存储所述第一帧图像对应的曝光信号。

6.如权利要求5所述的图像传感器像素结构，其特征在于，所述第二电荷存储子电路，包括：第三开关子电路及第三电容；其中：

所述第三开关子电路，适于控制所述第三电容与所述第二开关子电路之间的通断；

所述第三电容，适于存储所述第一帧图像对应的复位信号。

7.如权利要求1所述的图像传感器像素结构，其特征在于，所述第一源跟随电路包括：第四晶体管及第五晶体管；其中：

所述第四晶体管，栅极与所述浮动扩散节点连接，漏极与电源电压输出端连接，源极与所述第五晶体管的漏极连接；

所述第五晶体管，栅极适于接入放电控制信号，源极接地。

8.如权利要求1所述的图像传感器像素结构，其特征在于，还包括：

第二源跟随电路，与所述第二电荷存储电路耦接，适于对所述第二电荷存储电路的输出电压进行跟随；

行选择电路，耦接于所述第二源跟随电路及位线之间，适于在行选择信号的控制下，将所述像素结构所在行的信号输出至所述位线上。

9.如权利要求6所述的图像传感器像素结构，其特征在于，所述复位电路，包括：第六晶体管，所述第六晶体管的源极与所述浮动扩散节点耦接，漏极与电源电压输出端连接，栅极适于接入复位控制信号。

10.如权利要求1所述的图像传感器像素结构，其特征在于，所述传输电路包括：第七晶体管，所述第七晶体管的源极与所述光电转换电路连接，漏极与所述浮动扩散节点连接，栅极适于接入传输控制信号。

Images