CN1119790A

CN1119790A - 结晶硅膜、半导体器件及其制造方法

Info

Publication number: CN1119790A
Application number: CN 95106423
Authority: CN
Inventors: 牧田直树; 船井尚
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-07-06
Filing date: 1995-06-07
Publication date: 1996-04-03
Anticipated expiration: 2015-06-07
Also published as: JP3422435B2; JPH0822954A; CN1055791C

Abstract

本发明的结晶硅膜系于在基板上形成一受导入有供助长结晶化之触媒元素的非晶硅膜之后，使其在一因热处理而会产生结晶核之时期的一部分或整个时期当中，产生结晶核，然后，在于防止产生结晶核之状态下，进行结晶生长。结果，可以获得一结晶粒之尺寸具有均一性的良质硅膜。

Description

结晶硅膜、半导体器件及其制造方法

本发明涉及一种供利用于一例如在玻璃等绝缘基板上形成有薄膜晶体管的有源矩阵(active matrix)型液晶显示装置或图像感测器等，由非晶硅膜加以结晶化而成的结晶硅膜，以及具有该结晶硅膜的半导体器件及其制造方法。

上述有源矩阵型液晶显示装置或图像感测器等当中所使用的半导体器件已知有一种构成是在玻璃等绝缘基板上形成薄膜晶体管(TFT)，再藉由该TFT来驱动像素。

在上述TFT中，一般都使用硅半导体膜，而作为该硅半导体膜者又可大类分成两种，即一由非晶硅(a-Si)半导体所组成，以及一由具有结晶性的硅半导体所组成。前者的非晶硅半导体由于其制造温度相当低，且可以以汽相生长法较简易地制作可以批量生产，因而最广泛地为一般使用，然而，其导电性等物理性质比起内有结晶性的硅半导体则较差。因此，以后，为了获得更高速的特性，强烈要求确立后者的由具有结晶性的硅半导体所组成的TFT的制作方法。

又，已知有使用多晶硅、微晶硅、包含结晶成分的非晶硅、处于结晶与非晶中间状态的半非晶硅等来作为该具有结晶硅半导体，而获得该硅半导体的方法则已知有下述几种。

(1)在成膜时，直接形成一具有结晶性膜的方法(第一种方法)；

(2)先形成一非晶半导体膜，再以激光的能量使其具有结晶性的方法(第二种方法)；

(3)先形成一非晶半导体膜，再藉由增加热能而使其具有结晶性的方法(第三种方法)。

然而，在第一种方法中，由于结晶化与成膜制程一起进行，因而若要获得粒径较大的结晶硅的话，将必须使硅膜加厚，而要在基板上全面均匀地形成一具有良好半导体物性的膜在技术上又相当困难。而且，由于成膜温度高达600℃以上，将不能使用便宜的玻璃基板，而有成本上升的问题。

又，在第二种方法中，由于系利用膜的熔融固化过程中的结晶现象，因而虽然粒径小，但可以将晶界(grain boundary)处理成良好状态，而能获得高品质的结晶硅膜。但是，以现今一般最常使用的激光为例，首先，由于激光的照射面积相当小，因而会有生产量低的问题，其次，要均匀处理整块大面积基板时，激光的稳定性不够，因而强烈感觉到可说是下世纪的技术。

第三种方法与第一、第二种方法相较，虽具有一可以对应于大面积的优点，然而，在结晶化时，却需要进行一种在600℃以上的高温下经过数十小时的热处理。亦即，若考量到便宜的玻璃基板的使用以及生产量的提高的话，则必须要能同时解决一降低加热温度并使其在短时间内结晶化的矛盾问题。又，在此种方法中，由于系利用固相结晶化(外延)现象，因而在成长的结晶粒之间会相互接触而形成晶界，且该晶界会作用成一相对于载流子的陷阱能级。因此，当其结晶粒径相当小时，将会使TFT的场效应迁移率降低，进而成为一使特性参差不齐。

因此，目前提出一使晶界大粒径化的特开平4-245482号所揭露的方法(第四种方法)以及特开平5-243575号案所揭露的方法(第五种方法)。具体而言，在第四种方法中系藉由使结晶硅膜的平均粒径成为该结晶硅膜的厚度的1/2～4倍，以获得一具高迁移率的TFT。另外，在第五种方法中系藉由以多晶硅膜来形成TFT的沟道(channal)区域，并使该多晶硅膜的结晶粒径大小为TFT的沟道长度的1/5以上，且为TFT的沟道宽度的1/3以上，以获得一具高迁移率、低漏泄电流的TFT。

又，一种用以减低该因晶界所引起的TFT特性参差不齐的方法最常使用的是特开平3-291972号所提出的方法(第六种方法)。该方法系藉由一具有结晶粒径在0.5～5μm的多晶硅膜来构成该TFT的沟道区域，并将结晶粒径作得比沟道宽度小，而使晶界存在于所有TFT的沟道部中，藉此而缩小TFT元件的参差不齐。

又，为了抑制晶界对TFT的影响，提出了一种人为地控制晶界的第七种方法(特开平5-136048号)。在该方法中，系在非晶硅膜上形成一具有注入窗的掩模(mask)，再透过该注入窗，将一将成为结晶生长的核(晶核)的外加物质选择性地导入该非晶硅膜中，并进行加热，藉此，而得到一以注入窗为中心而长成的单晶粒，再进一步在该单晶粒上形成TFT元件。藉此，一不受晶界影响的半导体器件即被制作出来了。又，上述外加物质系使用粒径在10～100nm之间的硅粒子，并将该硅粒子与高压氮气一起喷射向非晶硅膜而形成生长晶核。

还有，在上述有源矩阵基板或是图像感测器等当中，由于要求一种能在整个大面积基板上具有均一特性的高性能TFT，因而以一种简便的过程来形成一在整块基板上具有均一且良好结晶性的半导体薄膜的技术即不可欠缺。

然而，以上述常规方法要获得那样的半导体薄膜则相当困难，以下具体说明其理由。

在现状之下，若考虑到大面积基板的对应要求的话，以使用上述第三种方法所获得的结晶性在基板内有某一程度的稳定的固相结晶化法最好。可是，如上所述，由于其到现在还有晶界的问题，因而用以获得上述半导体薄膜并不太好。而且，以第四种或第五种方法的话由于使用大粒径的结晶硅膜，TFT的特性虽然提高，但相反，TFT的沟道内所存在的晶界数将减低，因而因晶界数不同所引起的TFT元件的参差不齐的情形将变得非常显著。再者，在第六种方法中，系一藉由将结晶粒径变上，且各个元件均等地受到晶界的影响，以使特性的均一化，然而，其中(特开平5-136048)所记载的结晶硅膜实际上系一种混合有一些大小在5μm以下的各种大小晶粒的结晶硅膜，各别元件内的晶界数差矩将变大，进而元件的均一性无法改善。

此外，在上述第4、5与6种方法中，将有下述问题。其主要原因系在于固相结晶化现象本身。亦即，在上述各种方法中，如同这些方法所载实施例所述者，所使用的是一种在600℃之下，长时间对一以低压化学汽相生长法(LPCVD)成膜的非晶硅膜进行热处理，并在固相状态下进行结晶化的手法。该手法为最普遍的结晶硅膜制作方法，在这样子的固相结晶化法当中，在热处理之后，结晶核的产生并不会马上开始，而是要经过一段潜伏期，例如在600℃下4小时之后，才开始结晶核的产生。之后，再以一定的晶核产生速度，持续该结晶核的产生。因此，首先产生的晶核将生长得相当大，但是后面产生的晶核则因接触到先形成的结晶粒而无法生长，而成为一较小的结晶料。如此一来，结果所得到的结晶硅膜的结晶粒径大小将分布于一相当大的延伸范围，并形成一其间混合有一大小在0～5μm间的晶粒的膜。

从以上所述的理由观之，可知当以上述利用固相结晶化法的第4、5与6种方法所得的结晶硅膜来制作TFT时，将无法防止一因晶界数的参差不齐所引起的TFT元件间的差距(参差不齐)。

又，在在第七种方法中，虽系透过注入窗来选择性地将硅粒子导入非晶硅膜中，以形成结晶生长所用的晶核，然而在该注入窗内部所产生的结晶核并不只有一个，而是有多个结晶核产生，且由该处开始结晶生长。因此，在实际上，将没辨法产出一如特开平5-136048号所记载的以硅粒子的注入窗为中心的单晶粒，而会因该在注入窗内所产生的多数晶核，而形成晶界。是以，在所提出的一些方法中，实际上将不可能控制晶界，而所将要制作于其上的TFT也会受到晶界的影响，而难以获得特性稳定的TFT。由于在将作为结晶核的硅粒子选择性导入时，需要一注入掩模，反而在本来的半导器件制造过程中，增加一没有直接关系的多余制程。因此，其生产重复性的缺点相当大，结果制品的成本高。

再者，在上述任一第4、第5、第6或第7种方法中，用以结晶化的热处理制程中的问题并无法解决，亦即，采用这些方法时，必须在600℃的温度下，进行热处理达10小时以上，是以，就SOI基板或是SOS基板而言虽系一项有效的技术，但对便宜的玻璃基板而言，要制作出结晶硅膜，并形成TFT元件则相当困难。例如，在有源矩阵型液晶显示装置中所使用的康宁7059型玻璃的变形点(distortionpoint)在590℃，当考虑到基板大面积化时，600℃以上的加热即会有问题。

如上所述般，以常规各方法来进行时，要在整块基板上形成一均一且具有良好结晶性的半导体薄膜几乎不可能。是以，例如一液晶显示装置的有源矩阵基板之类，要在具高性能、且具有均一性与良好生产性的下来制作高达数十万个形成于一基板上的TFT的话，以上述各种方法将相当困难。

此外，随著半导体器件的低成本化、大面积化的需求，要求一种能够对应于对角在400mm以上的玻璃基板这种程度的均一性优良且具有良好结晶性的半导体薄膜、以及均一性、稳定性优良的半导体器件和其制造方法。

本发明的结晶硅膜系一种藉由在利用热处理使非晶硅膜结晶化时，使结晶核在一产生结晶核期间的其中一部份或全部时间内产生，然后，于防止晶核再产生的状态下使结晶生长的方式而得的结晶硅膜。

在一实施例中，在该非晶硅膜中包含有一助长结晶化的触媒元素。

在另一实施例中，使该结晶核在与相邻的各个结晶核之间有一段距离的下分布。

在另一实施例中，结晶粒径的大小差距(参差不齐度)在±20％以下。

在另一实施例中，该使非晶硅膜结晶化的加热温度设定在580℃以下。

本发明的半导体器件为一种利用具有结晶性的硅膜而在一具有一绝缘表面的基板上构成一有源区域的半导体器件。

本发明其它半导体器件为一种在一具有绝缘表面的基板上具有多个薄膜晶体管，且各薄膜电晶体管利用一具结晶性的硅膜构设成一沟道区域的半导体器件，其中在该沟道区域内的横切沟道方向的晶界个数在各个薄膜晶体管间的差距在±20％以内。

本发明其它半导体器件为一种在一具有绝缘表面的基板上具有多个薄膜电晶体管，且各薄膜晶体管利用一具结晶性的硅膜构设成一沟道区域的半导体器件，其中，该沟道区域内的横切沟道方向的晶界个数在各个薄膜晶体管之间的差距在一个以内。

本发明其它半导体器件为一种于具有绝缘表面的基板上具有多个薄膜晶体管，且各薄膜晶体管利用一具结晶性的硅膜构设成一沟道区域的半导体器件，其中，在所有形成于该基板上的薄膜晶体管中，有70％以上者当中的在该沟道区域内的横切沟道方向的晶界个数相同。

根据本发明而成的半导体器件的制造方法包含有：一在基板上形成一受导入有供助长结晶化的触媒元素的非晶硅膜的制程；以及，一对该非晶硅膜进行加热，并在会发生结晶核产生的整个期间或部分期间内使结晶核产生，然后再于阻止结晶核产生的状态下使结晶生长的制程。

在一个实施例中，该方法还包含一将强光照射至该因结晶生长而得的结晶硅膜上，以助长该结晶硅膜的结晶性的制程。在另一实施例中，该强光为一激光

在又一实施例中，选用Ni、Co、Pd、Cu、Ag、Au、In、Sn、P、As、Sb、Al等其中一种或数种元素作为该触媒元素。

最好，该于阻止结晶核产生的状态使结晶生长的制程包含有一比发生结晶核的产生的温度还低的温度下进行热处理的制程。

本发明的目的为提供一种可以以600℃以下的热处理进行制作，且可以对应于大面积基板而能处于一在整块基板上具有均一结晶性状态的半导体薄膜，以及具有此种半导体薄膜的半导体器件和其制造方法。

参考附图，本领域的技术人员在读到从而理解下述说明时，就会清楚本发明的所有优点。

图1A至1D为一显示第一实施例中的TFT制程的截面图。

图2A至2D为一显示第二实施例中的TFT制程的截面图。

图3A至3D为一显示第三实施例中的TFT制程的截面图。

图4为一显示本发明的概要图，显示退火时间与晶核产生速度间的关系。

图5为一显示本发明的概要图，显示结晶粒径与频度间的关系。

图6为一显示本发明的概要图，显示结晶核的邻接距离与频度间的关系。

本发明的发明人藉由在非晶硅膜上导入一助长结晶化的触媒元素再使其结晶化而获得以下的实验结果。亦即，

(1)在藉由热处理来使非晶硅硅膜结晶化时，结晶核的产生集中于热处理的初期产生，亦即结晶核会产生的期间中，该期间之后，不产生新的结晶核。

(2)在使非晶硅膜结晶化的过程中，结晶核的产生系在各个相邻接的结晶核间具有一特定距离下进行；

(3)藉由使用如此获得的结晶硅膜，与以常规固相结晶化法制作而成的结晶硅膜相较，其性能显著提高。更具体地说，本发明的结晶硅膜由结晶粒径基本相等的极均匀的结晶组成。

图4中显示一藉由热处理(退火)来对非晶硅膜进行结晶化的情况下，晶核产生速度(纵轴)与退火时间(横轴)间的关系。图中，虚线402为使用常规固相结晶化法下的关系，图中的实线401则表示一根据本发明而成的关系。

如图4所示，在使用以虚线402所表示的常规固相结晶化法的情况下，晶核的产生在经过核产生速度为0的潜伏期后才开始发生，之后，至结晶化终了前，都以一定的速度持续晶核的产生。相对于此，根据该以实线401表示的本发明来形成半导体薄膜时，由于晶核的产生仅集中于结晶生长初期的某一期间内，显示在一瞬间有非常大的晶核产生速度，但之后结晶核的产生则停止，晶核产生速度约为0。在该时刻，结晶化未终了，而是进一步以该等晶核为中心，继续进行结晶生长。

图5以横轴为结晶粒径、以纵轴为频度来显示所制作的结晶硅膜中的结晶粒径分布。图中的虚线502显示出使用常规固相结晶化法下的分布，实线501则表示依据本发明而成的分布。

如图5所示，在利用该以虚线502显示的常规固相结晶化法获得的结晶硅膜中，其结晶粒径分布于0～数μm的相当大的范围。相对于此，在一以实线显示的本发明所揭结晶硅膜中，结晶粒径则基本上以相等的粒径分布。由上述情形观的，可见结晶粒径的大小系依该集中发生晶核的产生时的晶核产生密度而定。

因此，藉由使结晶核的产生集中发生于结晶核会产生的初期的某一期间，之后再使其结晶生长，将可以获得一结晶粒径大约一致的结晶硅膜。又，藉由利用该结晶硅膜来作成多个要形成于基板上的半导体元件，将可以获得均一性与稳定性都非常优良的半导体器件。

图6以横轴表结晶核的邻接距离，以纵轴表频度来显示一在非晶硅膜结晶生长过程中的结晶核产生阶段，各个相邻结晶核间的距离的分布情形。图中的虚线602显示使用常规固相结晶化法时的分布情形，而图中的实线601表示依据本发明时的分布情形。

由该图可以理解，藉由以虚线602所示的常规固相结晶化法来进行结晶化时，结晶核的产生完全随机发生，且相邻产生的结晶核之间的距离分布在一相当大的范围。相对于此，在依据实线601所示的本发明时，相邻产生的结晶核间的距离则基本不变。

由上述情形观之，可知在结晶生长的过程中，各生长的结晶粒之间会相互接触，而使结晶粒径决定，并结束结晶生长。又，相邻结晶核间的距离亦很重要，亦即，其值差距愈大的话，结果结晶粒径的差距亦愈大。

因此，要使该于让非晶硅膜结晶生长的过程中的结晶核的产生，在各别相邻结晶核间保持基本上相等的距离下进行，来获得结晶硅膜。而且，在利用该结晶硅膜下，就可在基板上获得具有多个半导体元件且能获得均一性、稳定性非常优良的半导体器件。

又，藉由使用本发明的结晶硅膜，亦可适应于一种条件相当严格的液晶显示装置的有源矩阵基板上。以下，说明其理由。

在单一基板上具有多个半导体元件的半导体器件中，液晶显示装置的有源矩阵基板由于在一基板上具有数十万个以上元件，且各个半导体元件的特性若参差不齐的话，显示将变得不均匀，因而元件的均一性非常重要。换言之，在满足有源矩阵基板所要求的均一性之下，即使在其它种半导体器件中，亦可以获得对其所要求的水准以上的良好均一性。以目前而言，在液晶显示装置的有源矩阵基板中所普遍要求的半导体元件的特性均一性为其埸效应迁移率、S值在±20％以内，若元件的特性差距在该值以上的话，肉眼在看画面时将明显感受到显示不均匀的现象，因此，目前，在液晶显示装置的有源矩阵基板中，一般主要系使用一种特性差距少的a-Si TFT。其理由系使用常规结晶硅膜的话，在作为单一TFT时，元件的性能虽提高，但因晶界的差距大而使元件的特性参差不齐，无法满足上述条件。

然而，在本发明所示结晶硅膜中，尤其是结晶硅膜中的结晶粒径大小差距在±20％以内者，则可以越过如上所述有源矩阵基板所要求的严格基准。进一步，在使用该半导体薄膜之下，周边驱动电路亦可形成在同一基板上，故能生产出高性能、尺寸小、低成本的器件。

又，本发明由于可以将一用于非晶硅膜的结晶化的加热温度设定在580℃以下，因而可以在便宜的玻璃基板上制作良好的结晶硅膜。因其比康宁7059型玻璃的玻璃变形点温度593℃还低，且即使另考虑玻璃的收缩，亦低了20℃左右之故。

在本发明中设定：在一种在基板上具有多个TFT且利用具有结晶硅膜来构成沟道区域的半导体器件中，当TFT的沟道长度L与平均结晶粒径R的关系为L＞5R时，将沟道区域内的横切沟道方向的晶界数设定成各TFT间的差距在±20％以内。藉此，依TFT大小与结晶粒径间的关系而定，各个TFT中所含的晶界个数即使改变，TFT的特性在其沟道区域中，亦不为该横切沟道方向(载流子移动方向)的晶界个数所左右。故可以达成上述有源矩阵基板所要求的均一性，并获得一在均一性这一方面优良的半导体器件。

又，若TFT的沟道长度L与平均结晶粒径R间的关系为L＜5R的话，则将沟道区域内的横切沟道方向的晶界个数设定成各TFT间差距±1个以内。藉此，可以达成上述有源矩阵基板所要求的均一性，并获得一在均一性这一方面优良的高性能半导体器件。

另，若TFT的沟道长度L与平均结晶粒径R间的关系为L≤R的话，则将沟道区域内的横切沟道方向的晶界个数设定成在基板上的70％以上的TFT中都相同。藉此，可以达成上述有源矩阵基板所要求的均一性，并获得一不管在高性能方面或是均一性方面都非常优良的高性能半导体器件。若是用常规结晶硅膜的话，要在上述条件之下，在基板上设置一具有多个TFT的半导体器件是不可能的，然利用本发明的结晶硅膜的话则首次实现了这种半导体器件。

又，如上所述，用以制作本发明的结晶硅膜的方法系一种在非晶硅膜上导入一助长其结晶化的触媒元素，再藉由加热而使其结晶化的方法，这是一种最有效率且简使的方法。在该方法中，根据本案各发明人的研究，藉由使微量的镍或钯等金属元素导入非晶硅膜的表面上，然后对其进行加热，获知其在550℃下在4小时左右的处理时间下，可以进行结晶化。这一机构由下述情形可理解，即，以该金属元素为核心的结晶核的产生将首先较早发生，然后该金属元素成为一触媒而助长结晶生长，结晶化便急剧进行。依该意思，本案说明书中，便将该等金属元素称为触媒元素。

在藉由这样的触媒元素来助长结晶化而结晶生长的结晶硅膜的结晶粒中，与一般的固相生长法由一个结晶核生长而成的结晶粒呈双晶构造不同，其系呈一加入有很多根钉状结晶或是柱状结晶的结构，且各个针状结晶或柱状结晶内部呈一理想的单结晶状态。在该情况下，结晶核产生密度依所导入的触媒元素的量而定，且由于结晶核集中在某一定期间产生，因而藉由改变触媒元素之量，即可调制结晶粒径的大小。又，此时所产生的结晶核间的相邻距离基本上彼此相等。其理由可视为因为触媒元素会扩散于a-Si膜中，而成为晶核产生的前阶段，并变成某一程度的簇状物，再开始变成晶核之故。此外，在以激光或强光照射下，将进一步助长该结晶粒内的结晶性，且晶界亦受到处理，而获得一在整块基板上具有良好结晶性的结晶硅膜。

另，要调制结晶粒径的大小，并将各结晶核间的邻接距离齐平于某一定寸尺时，不只藉由调整触媒元素的导入量，亦可藉由调整结晶核的产生量。例如，根据图4所示的退火时间与晶核产生速度间的关系的实线401，采用一在结晶核会集中产生的一预定时间T的一段时间内，亦即到中途为止的一段时间内，使结晶核产生，然后，于一防止结晶核产生的状态下，使其结晶生长的方法，要使其在防止结晶核产生的状态下结晶生长的话，只要以一比结晶核产生时的温度还低的温度进行热处理即可。例如，在导入有触媒元素下，可以在约550℃的热处理下使结晶核产生，并在约520℃的热处理之下，边防止结晶核产生，边进行结晶核的生长。在该方法中，若调整一使结晶核产生的时间(＜T)的话，即可调节结晶核的产生量，或是结晶核间的特定相邻距离。又，同于之后才使其结晶生长，因而结晶粒径亦可调整。另，依上述触媒元素的导入量的不同，来进行结晶核的产生量或是结晶核间的特定相邻距离，甚至是结晶粒径等的调整者，是在上述一预定时间T全部经过之后才进行；其中，该利用触媒元素的导入量所进行的调整即使亦被应用于该在上述一预定时间T的中途即令结晶核终止产生的方法。

进一步，亦可以采用一种不导入触媒元素，而根据图4的虚线402，在结晶核会产生的时段的一部或全部中，使结晶核产生，然后再于一防止结晶核产生的状态下，使其结晶生长的方法。另，在使其结晶生长之际，之所以要防止结晶核的产生是为了要防止多余结晶核的产生会使结晶粒径的大小调整不能进行之故。就在该状态下使结晶生长的手法而言，相当于将加热温度降低至结晶核不会产生的温度，而使其结晶生长。

藉由上述的晶核产生或是结晶生长，即可进行上述L＞5R、L＞5R、或是L≤R等情况下的所需要进行的晶界数调整。

在本发明中，以Ni来作为触媒元素时可获得最显著的效果，然而其它可以利用的触媒元素亦有Co、Pd、Pt、Cu、Ag、Au、In、Sn、P、As、Sb等。只要是选自这些元素的其中一种或多种的元素，由于在微量下(膜中浓度1×10¹⁶cm^-2以上)即具有结晶化助长效果，因而不会有对TFT等半导体元素造成影响的问题。

进一步，本案的各发明人已确认出在将本发明应用于构成液晶显示装置的有源矩阵基板或是图象感测器、三维IC等半导体器件中的半导体薄膜之下，将可以获得一更高性能的半导体器件。

以下，参考附图以具体说明本发明的实施例。

实施例1

就本发明的第一实施例作说明。在本实施例中，为一于玻璃基板上制作N型TFT时的制程中，利用了本发明的情形。

图1为一显示本实施例中的TFT制程概要的截面图，在该制程中，是依图1A至图1D的顺序进行。

首先，如图1A所示，在玻璃基板101上，藉由诸如溅射法形成一厚度在2000nm左右的由氧化硅所成的底膜102。该底膜102是用以防止玻璃基板101中的杂质扩散而设。

其次，藉由低压CVD法或是等离子CVD法，形成一厚度约25～100nm的例如80nm的本征(intrinsic)(I型)非晶硅膜(a-Si膜)103。

其次，藉由真空蒸发法，形成一极薄的镍膜104。此时，镍在基板上的面密度设定成在1×10¹¹～1×10¹⁴原子/cm²之间，例如1×10¹³原子/cm²。接着，将其置于氢还原环境或非活性气体环境下，在520～580℃的加热温度下，使其退火数小时至数十小时，例如在550℃下4小时，使其结晶化。此时，蒸发于表面上的极薄镍膜104中的镍将成为核心，且在加热15分钟后，结晶核的产生结束。此时(加热15分钟后)的晶核产生密度为6～8×10⁷个/cm²，且各个结晶核间的相邻距离为1～1.5μm。在其之后的热处理中，结晶核不会新产生，而仅以热处理后的15分钟内所产生的晶核，进行结晶生长。结果，所得到的结晶粒径为1～1.5μm，且此时的结晶粒径差距在±15％以内。

其次，如图1B所示，将结晶硅膜103不要的部分除去，以进行各TFT间的分离，之后，即形成一成分TFT的有源区域(源极/漏极区域、沟道区域)的岛状结晶硅膜103n。

其次，如图1C所示，形成一覆盖该结晶硅膜103n，且厚度在20～150nm之间，在此为100nm的氧化硅膜，来作为一栅极绝缘膜105。在形成氧化硅膜时，在此是以四乙基原硅酸盐(TEOS)为原料，与氧气一同在基板温度为150～600℃，最好是300～450℃之下，以RF等离子CVD法进行分解、沉积而成。或者，以TEOS为原料，与臭氧气体一同通过低压CDV法或是常压CVD法，将基板温度设定为350～600℃，最好是400～550℃而形成。

其次，在成膜之后，为提高栅极绝缘膜本身的整体特性以及结晶硅膜/栅极绝缘膜的界面特性，于非活性气体环境下，在400～600℃，进行30～60分钟的退火。

其次，藉由溅射法，形成一厚度在400～800nm，例如600nm的铝膜，接着，并将该铝膜图案化，而形成栅极电极106。

其次，对该铝栅极电极的表面进行阳极氧化，而在表面上形成氧化物层107。阳极氧化是在一含有1～5％的酒石酸的乙基乙二醇溶液中进行，最初在一定电流下将电压上升至220V，并在该状态下保持1小时后使其结束。所得到的氧化物层107的厚度为200nm。另，该氧化物层107在后续的离子掺杂制程中，由于会变成一供形成偏置栅极(off set gate)区域的厚度，因而可以以上述阳极氧化制程决定偏置栅极区域的长度。

其次，藉由离子掺杂法，以该栅极电极106和其周围的氧化物层107为掩模，将杂质(磷)注入有源区域中。其中以PH₃(磷)作为掺杂气体，并将加速电压设定为60～90kV，例如80kV，而将渗入量设定为1×10¹⁵～8×10¹⁵cm^-2，例如2×10¹⁵cm^-2。藉由该制程，受注入有杂质的区域109与110在稍后将成为TFT的源极/漏极区域，而为栅极电极106与其周围的氧化层107所遮住的未受杂质注入的区域108则成为TFT的沟道区域。此时的沟道长度L若设定为10μm的话，在沟道区域内的横切沟道方向的晶界数将在7～10之间，且各TFT间的差距将在±20％以内。

其次，藉由激光的照射进行退火，对由离子注入的杂质进行活性化，同时，使结晶性因该杂质导入制程而劣化的部分的结晶性改善。此时，所使用的激光为XeCl激元(excimer)激光(波长308nm、脉宽40nsec)，且在能量密度为150～400mJ/CM²之间，最好200～250mJ/cm²之下进行照射。这样形成的N型杂质(磷)区域109、110的片电阻为200～800Ω/□。

其次，如图1D所示，形成一厚600nm左右的氧化硅膜或氮化硅膜，作为层间绝缘膜111。要利用氧化硅膜时，若以TEOS为原料，并将其与氧气藉由等离子CVD法，或是将其与臭氧通过低压CVD法或常压CVD法形成的话，将可以获得一阶梯覆盖性佳的良好层间绝缘膜。又，若利用一以SiH₄和NH₃为原料，并以等离子CVD法形成的氮化硅膜的话，则具有一将氢原子供给至有源区域/栅极绝缘膜的界面，并减低一会使TFT特性劣性的悬挂键效果。

其次，在层间绝缘膜111上形成一接触孔，而藉由金属材料，例如氮化钛膜与铝膜所成的多层膜，形成TFT的电极配线112、113。

最后，在1个气压的氢气环境下，进行350℃、30分钟的退火，而使TFT完成。

在将本TFT作为象素电极的开关元件使用时，是将电极配线112和113连接至一由ITO等透明导电膜所组成的象素电极，再由另一电极输入信号。又，在将本TFT使用于薄膜集成电路时，只要在栅极电极106上再形成一接触孔，施以必要的配线即可。

根据以上实施例所实际制作而成的NTFT显示出一场效应迁移率在50～70cm²/Vs、S值在0.8～1.0V/位数、临界电压2～3V的良好特性。而在基板内的所有TFT的特性差距为场效应迁移率为±12％以内、临界电压为±8％以内。

本实施例的TFT除了利用于有源矩阵型液晶显示装置的驱动器电路或象素部分乃是理所当然的之外，亦可作为一在同一基板上构成CPU的元件使用。另，TFT的应用范围不限于液晶显示装置，不用说亦可利用于一般所说的薄膜集成电路中。此点在以下的各实施例中亦同。

实施例2

就本发明的实施例2作说明。在本实施例中，利用了本发明以在一玻璃基板上制作P型TFT的制程。

图2为一显示和本实施例相关的TFT制程的截面图，在该制程中，依图2A至图2D的顺序进行。

首先，如图2A所示，在玻璃基板201上，藉由诸如溅射法形成一厚度在200nm左右的由氧化硅所成的底膜202。

其次，藉由等离子CVD法，形成一厚度约25～100nm的例如50nm的本征(I型)非晶硅膜(a-Si膜)203。

其次，在整块基板上涂布一例如醋酸镍或硝酸镍等镍盐的水溶液204，然后藉由旋涂器使其均匀干燥。此时，水溶液中的镍浓度适于在5～100ppm，在此设为25ppm。接着，将其置于氢还原环境或非活性环境下，在520～580℃的加热温度下，进行数小时至数十小时的退火，例如在550℃下4小时，使其结晶化。此时，析出表面上的镍离子将成为核心，且在加热15分钟后，结晶核的产生结束。此时(加热15分钟后)的晶核产生密度为8×10⁶～2×10⁷个/cm²，且各个结晶核间的相邻距离为2～3μm。在其之后的热处理中，结晶核不会新产生，而仅以热处理后的15分钟内所产生的晶核，进行结晶生长。结果，所得到的结晶粒径为2～3μm，且此时的结晶粒径的差距在±15％以内。

其次，如图2B所示，将结晶硅膜203的不要部分除去，以进行TFT间的隔离，之后，即形成一成为TFT的有源区域(源极/漏极区域、沟道区域)的岛状结晶硅膜203p。

其次，形成一覆盖该成为该有源区域的结晶硅膜且厚度在20～150nm之间，在此为100nm的氧化硅膜，来作为一栅极绝缘膜205。在本实施例中，栅绝缘膜205是以溅射技术沉积的，以氧化硅作为靶，且溅射时的基板温度为200～400℃，例如350℃，而溅射时的周围气体为氧气与氩气，且氧/氩的比为0～0.5，例如0.1以下。

其次，如图2C所示，藉由溅射法，形成一厚度在400nm的铝膜，并将该铝膜图案化，而形成栅极电极206。

其次，藉由离子掺杂法，以该栅极电极206为掩模，将杂质(硼)注入有源区域中。其中以B₂H₆(二硼烷)作为掺杂气体，并将加速电压设定为40～80kV，例如65kV，而将掺入量设定为1×10¹⁵～8×10¹⁵cm^-2，例如5×10¹⁵cm^-2。藉由该制程，受注入有杂质的区域209与210在稍后将成为TFT的源极/漏极区域，而为栅极电极206所遮住的未受杂质注入的区域208则成为TFT的沟道区域。此时的沟道长度L若设计成为10μm的话，在沟道区域内的横切沟道方向的晶界数在3～5之间，且各TFT间的差距在一个以内。

其次，藉由激光的照射进行退火，对离子注入的杂质进行活性化，同时，使结晶性因该杂质导入制程而劣化的部分的结晶性改善。此时，所使用的激光为KrF激元激光(波长248nm、脉宽20nsec)，且能量密度为150～400mJ/cm²之间，最好200～250mJ/cm²之下进行照射。这样形成的P型杂质(硼)区域209、210的薄层电阻为500～900Ω/□。

其次，如图2D所示，形成一厚600nm左右的氧化硅膜作为层间绝缘211。在利用氧化硅膜时，若以TEOS为原料，并将其与氧气藉由等离子CVD法，或是将其与臭氧通过低压CVD法或常压CVD法形成的话，将可以获得一阶梯被覆盖性佳的良好层间绝缘膜。

其次，在层间绝缘膜211上形成一接触孔，而藉由金属材料，例如氮化钛膜与铝膜所成的多层膜，形成TFT的电极配线212、213。

最后，在氢气的等离子气体中，以350℃、进行30分钟的退火，而使TFT完成。

在将本TFT作为象素电极的开关元件使用时，是将电极配线212和213连接至一由ITO等透明导电膜所组成的象素电极，再由另一电极输入信号。又，在将本TFT使用于薄膜集成电路时，只要在栅极电极106上再形成一接触孔，施以必要的配线即可。

根据以上实施例所实际制作而成的PTFT显示出一场效应迁移率在40～50cm²/Vs、S值在1.0～1.2V/位数、临界电压-6～-7V的良好特性。而在基板内的所有TFT的特性差距为场效应迁移率在±10％以内、临界电压约在±5％以内。

实施例3

就本发明的实施例3作说明。在本实施例中，为一有关在一于玻璃基板上，制作一有源矩阵型液晶显示装置的周边驱动电路，或是一互补型地构成了一用以形成一般薄膜集成电路的NTFT与PTFT的CMOS结构电路的例子。

图3为一显示一和本实施例相关的TFT制程的截面图，在该制程中，依图3A至图3D的顺序进行。

首先，如图3A所示，在玻璃基板301上，藉由诸如溅射法形成一厚度在100nm左右的由氧化硅所成的底膜302。

其次，藉由等离子CVD法，在底膜302上形成一厚度约25～100nm的例如50nm的本征(I型)非晶硅膜(a-Si膜)303。

其次，在整块基板上涂布一例如醋酸镍或硝酸镍等镍盐的水溶液304，然后藉由旋涂器使其均匀干燥。此时，水溶液中的镍浓度设定为10ppm。接着，将其置于氢还原环境或非活性环境下，在520～580℃的加热温度下，进行数小时至数十小时的退火，例如在550℃下4小时，使其结晶化。此时，析出表面上的镍离子将成为核心，且在加热15分钟后，结晶核的产生结束。此时(加热15分钟后)的晶核产生密度为1～2×10⁶个/cm²，且各个结晶核间的相邻距离为8～12μm。在其之后的热处理中，不会产生新结晶核，而仅以热处理后的15分钟内所产生的晶核，进行结晶生长。结果，所得到的结晶粒径为8～12μm，且此时的结晶粒径的差距在±20％以内。

其次，藉由激光照射，来助长结晶硅膜303的结晶性。此时，所使用的激光为XeCl激元激光(波长308nm、脉宽40nsec)，且激射光的照射条件为照射时将基板加热至200～450℃，例如400℃，且以200～400mJ/cm²，例如300mJ/cm²的能量密度进行照射。

其次，如图3B所示，留下一稍后要成为TFT的有源区域(器件区域)303n、303p的结晶硅膜，将其以外的区域蚀刻除去，而进行TFT间的分离。

其次，如图3C所示，形成一覆盖该结晶硅膜303n与303p且厚度100nm的氧化硅膜，来作为一栅极绝缘膜305。在本实施例中，是以TEOS为原料，并与氧气一同在基板温度为350℃下，以RF等离子CVD法对其加以分解、沉积而作为栅极绝缘膜305的成膜方法。

其次，藉由溅射法，形成一厚度在400～800nm的铝膜(含有0.1～2％的硅)，例如500nm，并将该铝膜图案化，而形成栅极电极306、307。

其次，藉由离子掺杂法，以该栅极电极306、307为掩模，将杂质(磷与硼)注入有源区域303n、303p中。其中以PH₃和B₂H₆作为掺杂气体，且在PH₃的例中，将加速电压设定为60～90kV，例如80kV，而在B₂H₆中则将加速电压设定为40～80kV，例如65kV，另外将将掺入量设定在1×10¹⁵～8×10¹⁵cm^-2，例如磷时为2×10¹⁵cm^-2，而硼时则为5×10¹⁵cm^-2。藉由该制程，由栅极电极306、307遮住的未受杂质注入的区域稍后将成为TFT的沟道区域308、309。此时的沟道长度L若设计成为10μm的话，在沟道区域内的横切沟道方向的晶界数在所有TFT的80％中都为1个，而在其它TFT中则为0个或2个。据此，所有TFT中的在沟道区域内的横切沟道方向的晶界数差距将在1个以内。又，在进行掺杂之际，是藉由以光刻胶来覆盖住不要掺杂的区域，而对各元素选择性地进行掺杂。结果，形成N型杂质区域310和311、P型杂质区域312和313，且如图3D所示，可以形成N沟道型TFT(NTFT)和P沟道型TFT(PTFT)。

其次，藉由激光的照射进行退火，对离子注入的杂质进行活性化。此时，所使用的激光为XeCl激元激光(波长308nm、脉宽40nsec)，且激光的照射条件为以250mJ/cm²的能量密度对每一扫描地方以激光的二个脉冲进行照射。

其次，如图3D所示，藉由等离子CVD法形成一厚600nm的氧化硅膜来作为层间绝缘膜311。并在其上形成一接触孔，而藉由金属材料，例如氮化钛膜与铝膜所成的多层膜，形成TFT的电极配线315、316、317。

最后，在1个大气压的氢气体中，以350℃、进行30分钟的退火，而使TFT完成。

在根据上述实施例制作而成的CMOS结构电路中，显示出一非常好的特性，亦即，各别TFT的场效应迁移率就NTFT而言高达100～130cm²/Vs、而就PTFT而言高达80～100cm²/Vs，而临界电压在NTFT中为1.5～2V，在PTFT中为-2～-3V。另，在基板内的所有TFT的场效应迁移率差距就NTFT而言为±15％以内、就PTFT而言为±10％以内。

另，在本实施例中，虽是利用一种激元激光(或脉冲激光)照射所达成的加热法，来作为一助长结晶硅膜的结晶性的手段，然以其它激光(例如连续振荡的氩(Ar)激光等)亦可进行同样的处理。又，取代激光，而利用一些使用红外线光、闪光灯而在短时间内使其上升至1000～1200℃(硅监控器的温度)并加热样本的所谓RTA(快热退火)(亦称作RTP(快热处理))等与所谓激光同等强度的强光亦可。

又，在前述实施例1-3中，导入镍的方法虽是采用一“藉由在非晶硅膜表面涂布镍盐水溶液，或是沉积一镍薄膜(由于极薄，因而要将其视为膜来观察相当困难)，来进行镍的微量添加，然后再藉由热处理，进行结晶生长”的方法；然而，采用一“在该非晶硅膜成膜前，在底膜表面上进行微量的添加”的方法亦可。亦即，该结晶生长既可由非晶硅膜的上表面侧进行，亦可由下表面侧进行。此外，镍的添加方法采用离子掺杂法以外，采用一将镍离子选择性地注入非晶硅膜中的方法亦可，在此情况下，将具有一可以控制镍元素浓度的特征。此外，不使用沉积镍薄膜的做法，另利用镍电极而藉由等离子处理进行镍的微量添加亦可。又，该用以助长结晶化的杂质金属元素除了镍以外，使用钴、钯、白金、铜、银、金、铟、锡、磷、砷、锑等亦可获得同样的效果。

另外，在上述实施例1-3中，虽是使结晶核开始产生至结晶核停止产生时的时间(15分钟)为止，然本发明并不限于此，在15分钟之前即使其停止，然后于防止结晶核产生的状态下使其结晶生长亦可。

此外，在上述实施例1-3中，由于使结晶核的产生至该结晶核停止产生时间(15分钟)为止，因而是使其在一与结晶核产生时的温度相同的温度下结晶生长，然而使其结晶生长的温度不同亦可。

实施例4

以下，就本发明的实施例4例作说明。在本实施例中，是一在不使用前述实施例1-3所说明的触媒元素的情况下，在基板上制作本发明的半导体薄膜的例子。

首先，藉由低压CVD法，在基板上形成一厚80～300nm，例如150nm的本征(I型)非晶硅膜(a-Si膜)。此时的成膜条件为：以Si₂H₆气体作为材料气体、将基板温度设定在450℃、将成膜速度设定在3nm/min。

其次，藉由在非活性气体环境下，在600℃下进行退火；此时，以上述条件形成的a-Si膜经过4小时左右的潜伏期后，开始产生结晶核。因此，藉由自热处理开始4小时后，将加热温度自600℃降温至550℃～580℃，并持续进行该热处理，在此之下新结晶核的产生将受到抑制，且将以600℃时所产生的结晶核为中心开始结晶生长。至于到晶核产生为止的潜伏期长短则依a-Si膜的成膜方法以及成膜条件而定，本实施例的半导体薄膜的晶核产生率是依该供晶核产生用的退火时间而定。

在如上所述的制程中，虽然必须进行600℃的热处理，且在那时所产生的结晶核之间的邻接距离未齐平成等间隔，然而如此制作而成的结晶硅膜将成为一其结晶核仅会在某一时期集中进行的膜。因此，藉由利用一以上述实施例制成而成的结晶硅膜，来形成半导体器件的话，将可以实现TFT均一性优良的半导体器件。

实施例5

以下，就本案的实施例5作说明。在本实施例中，和实施例4一样，为一在不使用触媒元素下，在基板上制作本发明的半导体薄膜的例子。

首先，藉由低压CVD法，在基板上形成一厚30～100nm，例如50nm的本征(I型)非晶硅膜(a-Si膜)。此时的成膜温度设定在480℃以下。

其次，藉由离子注入法，将硅离子(Si⁺)导入aSi膜中。此时的掺入量设定在1×10¹²～1×10¹⁴原子/cm²之间，例如1×10¹³原子/cm²。

其次，以非活性气体环境，在580～600℃之下进行退火。此时，所被导入的Si⁺变成结晶核，且结晶生长以所产生的结晶核为中心进行；惟，由于Si⁺不具有一助长结晶生长的触媒的效果，因而仅作用于晶核的产生，至于稍后的晶核生长则没有影响。因此，在此方法中，在580℃以下的温度下，要短时间(4小时左右)进行结晶生长乃是不可能，然而，象这样作成的结晶硅膜的结晶核的产生会集中于某一时期进行，且那时所产生的结晶核之间的相邻距离约略齐平于等间隔。因此，藉由利用一以上述实施例制作而成的结晶硅膜来形成半导体器件的话，将可以实现TFT均一性优良的半导体器件。

以上，虽然就一根据本发明的实施例5具体作说明，然而本发明并不限定于上述实施例，根据本发明的技术性思想而成的各种变形都有可能。

又，本发明的应用除了液晶显示用的有源矩阵型基板以外，诸如：紧接触(close-contact)型图象感测器、驱动器单片式热感应头、以有机的电致发光(EL)等作为发光元件制成的驱动器单片光写入器件或显示器件、三维IC等半导体器件。藉由使用本发明，可实现这些器件的高速响应、高解析度化等高性能特性。又，本发明并不限于应用在上述实施例中所说明的MOS薄膜晶体管，也可以全面地广泛应用于一些以利用结晶性半导体作为器件材料制成的双极型晶体管、或是静电感应型晶体管等的半导体器件中。

藉由使用本发明，将可以实现一在整块大面积基板上具有均一且良好结晶性的半导体薄膜。进一步，利用该半导体薄膜，亦可以以简单的制造程序来获得一在整块基板上都具有特性均一且稳定特性好的高性能半导体元件的半导体器件。尤其是，在液晶显示装置中，通过在同一基板上构设有源矩阵部分与周边驱动电路部分，可以同时可以满足有源矩阵基板所要求的象素切换用TFT的特性均一的性能、以及该构成周边驱动电路部的TFT所要求的高性能。因而能以低成本、小型化来制造高性能的组件。

Claims

1.一种结晶硅膜，其特征在于，这种结晶硅膜，是藉由在以热处理使非晶硅膜结晶化之际，使结晶核于会产生结晶核之时期的一部或全部内产生，然后，于防止结晶核产生之状态下，使其结晶生长而得。

2.如权利要求1所述的结晶硅膜，其特征在于，它是由导入一供助长结晶化的触媒元素于该非晶硅膜上。

3.如权利要求1所述的结晶硅膜，其特征在于使该等结晶核在各相邻结晶核之间有一基本上不变的距离之下产生。

4.如权利要求1所述的结晶硅膜，其特征在于，各结晶粒径的大小差距在±20％以内。

5.如权利要求1所述的结晶硅膜，其特征在于使该非晶硅膜结晶化的加热温度设定在580℃或以下。

6.一种半导体器件，其系利用一具有结晶硅膜，包括一具有绝缘表面的基板，和一有源区域，该有源区域由权利要求1所述结晶硅膜所构成的。

7.一种半导体器件，包含多个薄膜晶体管，其中的沟道区域在基板的绝缘表面上用结晶硅膜形成，其特征在于：

各个薄膜晶体管间的在该沟道区域内横切沟道方向的晶界个数差距在±20％以内。

8.一种半导体器件，包含多个薄膜晶体管，其中的沟道区域在基板的绝缘表面上用结晶硅膜形成，其特征在于：

各个薄膜电晶体间的在该沟道区域内横切沟道方向的晶界个数差距在1个以内。

9.一种半导体器件，包括多个薄膜晶体管，其中的沟道区域在基板的绝缘表面上用结晶硅形成，其特征在于：

在形成于该基板上的所有薄膜晶体管中，有70％以上的薄膜晶体管的在该沟道区域内横切沟道方向的晶界个数相同。

10.一种半导体器件的制造方法，包含下列步骤：

在基板上形成一导入有供助长结晶化的触媒元素的非晶硅膜；以及，

一对该非晶硅膜进行加热，并使其在会产生结晶核的时期的一部分或整个时期中，产生结晶核，然后，于防止结晶核产生的状态下，使其结晶生长。

11.如权利要求10所述的半导体器件的制造方法，其特征在于，其还包含一将强光照射至一利用前述结晶生长而得的结晶硅膜上，以助长该结晶硅膜的结晶性。

12.如权利要求11所述的半导体器件的制造方法，其特征在于，该强光为激光。

13.如权利要求10所述的半导体器件的制造方法，其特征在于，其中以Ni、Co、Pd、Pt、Cu、Ag、Au、In、Sn、P、As、Sb、Al等其中的一种或多种元素作为触媒元素。

14.如权利要求11所述的半导体器件的制造方法，其特征在于，在防止结晶核产生的装态下使其结晶生长的制程还包含一比产生该结晶核的温度还低的温度进行热处理的制程。