[go: up one dir, main page]

CN111934537B - 一种级联变流器驱动信号抗干扰方法 - Google Patents

一种级联变流器驱动信号抗干扰方法 Download PDF

Info

Publication number
CN111934537B
CN111934537B CN202010849854.2A CN202010849854A CN111934537B CN 111934537 B CN111934537 B CN 111934537B CN 202010849854 A CN202010849854 A CN 202010849854A CN 111934537 B CN111934537 B CN 111934537B
Authority
CN
China
Prior art keywords
code
pwm
signal
drive signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010849854.2A
Other languages
English (en)
Other versions
CN111934537A (zh
Inventor
陈兮
张思远
张先鹤
韩涛
蔡林
王晋伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Normal University
Original Assignee
Hubei Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Normal University filed Critical Hubei Normal University
Priority to CN202010849854.2A priority Critical patent/CN111934537B/zh
Publication of CN111934537A publication Critical patent/CN111934537A/zh
Application granted granted Critical
Publication of CN111934537B publication Critical patent/CN111934537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明属于多电平变流技术领域，公开了一种级联变流器驱动信号抗干扰方法，FPGA将内部载波调制生成的PWM驱动信号按照特定形式进行编码，编码中添加起始码和停止码，并按照一定波特率连续不断地发送；CPLD接收编码信号并逐一比对解码，当接收到的起始码、PWM信号编码以及停止码均正确时，CPLD输出的PWM驱动信号才更新为当前接收到的逻辑电平；否则，输出的PWM驱动信号电平状态保持不变。本发明避免PWM驱动信号直接长线路传输而受到功率器件开关过程中产生的高频电磁干扰的影响，提高PWM驱动信号长线路传输的抗干扰能力；同时也可自动滤除高频调制产生的PWM窄脉冲信号，降低大功率开关器件的开关损耗。

Description

一种级联变流器驱动信号抗干扰方法
技术领域
本发明属于多电平变流技术领域，尤其涉及一种级联变流器驱动信号抗干扰方法。
背景技术
目前，多电平变流器以其输出电平数多，电压/电流谐波特性好，开关器件电压应力小，电磁干扰小，以及可采用低压器件实现高压输出等特点，因而广泛应用于中高压大功率场合。
其中，级联多电平电路为典型多电平拓扑，每相由若干单相全桥电路串联叠加而成，相比于钳位型和飞跨电容型多电平电路，无需考虑复杂的电容电压均衡问题，且省去了大量钳位二极管和飞跨电容，同时还具有较高等效开关频率以及模块化易于扩展等优点，因而在高压电机驱动、光伏新能源并网发电/电池储能系统和静止同步补偿器中得到大量应用。该电路拓扑在实际应用时，每个H桥臂需提供四路驱动信号，又由于每相有若干H桥，造成整个电路需要较多的PWM驱动信号。因而，为了满足级联多电平电路多路PWM驱动信号的需求，以及兼顾功率单元模块化控制与管理的目的。
在单个数字信号处理器(digital signal processor,DSP)难以提供多路驱动信号的现实条件下，通常借助多个处理器组合的方式来生成所需的多路PWM驱动信号，同时实现功率单元的模块化控制与管理。
通过上述分析，现有技术存在的问题及缺陷为：(1)现有技术多处理器组合方式也就造成了PWM驱动信号需经过较长的线路传输才能作用到目标开关器件上。中高压大功率工业应用场合下，功率器件开关过程会产生较强的高频电磁干扰，很容易使经长线路传输的PWM驱动信号受到高频电磁干扰的影响，造成驱动信号中出现异常脉冲，这些异常干扰脉冲可能使功率开关器件出现误动作，进而造成系统控制效果变差，甚至不能正常工作，最终会对电力电子系统的可靠、安全与稳定运行构成威胁。
(2)高频调制产生的PWM驱动信号存在窄脉冲，在高压大功率应用场合，由于功率器件开关过程响应时间相对较长，很窄的驱动脉冲作用于开关器件上会出现开关器件导通极短时间又立即关断，或没完全导通又立即关断的现象，使得开关过程时间与实际导通时间的比值很大，因而，造成开关损耗明显增加，进而对电力电子装置散热系统提出更高的要求，可能需更换散热方式，自然冷却变为强制风冷，甚至可能强制风冷变为水冷才能满足要求，会对整个散热系统提出更高的要求，系统结构也将会更加复杂。
解决以上问题及缺陷的意义：消除高频电磁干扰造成的异常脉冲，能够保证电力电子系统运行更可靠、更安全与更稳定；自动滤除PWM信号中的窄脉冲，降低大功率开关器件的开关损耗，进而降低对电力电子装置散热系统的要求。
发明内容
针对现有技术存在的问题，本发明提供了一种级联变流器驱动信号抗干扰方法。
本发明，一种级联变流器PWM驱动信号抗干扰方法，FPGA将PWM驱动信号以特定的编码形式发送，再由CPLD接收编码信号并解码，获得PWM驱动信号，避免了驱动信号直接长线路传输易受高频电磁干扰的影响，提高PWM驱动信号的抗干扰能力，从而保证电力电子系统可靠、安全与稳定地运行；同时该方法可自动滤除高频调制产生的PWM窄脉冲信号，降低大功率开关器件的开关损耗。
进一步，附图2为系统框图，为提高PWM驱动信号传输过程中的抗干扰能力，采用附图3编码方法和附图4对应的解码方法。
进一步，附图3中PWM驱动信号抗干扰的编码方法，具体执行步骤如下：
步骤S1、主控制器中FPGA按照设定的波特率逐位发送PWM编码信号的起始编码v1v2v3“011”；
步骤S2、起始码发送完毕后，立即读入FPGA内部载波调制生成的PWM信号电平值，若电平值为“1”，则信号编码v4v5v6取“101”，若电平值为“0”，则信号编码v4v5v6取“010”，同时在编码末尾添加停止码v7，恒取“1”；
步骤S3、按照步骤S1波特率继续逐位发送步骤S2生成的编码v4v5v6v7；
进一步，附图4中PWM驱动信号抗干扰的解码方法，具体执行步骤如下：
步骤S1、IGBT驱动器中CPLD按照权利要求3步骤S1的波特率实时采样输入的PWM编码信号，CPLD逐位接收比对起始编码v1v2v3，若逐位比对完全相同，继续接收后续编码；否则，立即结束本轮采样，同时CPLD当前输出的驱动信号电平保持不变；
步骤S2、如果起始码逐位比对完全相同，则继续接收后续四位编码v4v5v6v7，此过程中无需考虑四位编码的具体逻辑电平值；
步骤S3、后续四位编码接收完毕后，立即将最末尾编码v7与“1”进行比对，如果相同，再进行驱动信号解码；否则，立即结束本轮采样，同时CPLD输出的驱动信号电平保持不变；
步骤S4、若停止码相同，再对编码v4v5v6判断，如果取值为“101”，则CPLD输出驱动信号为高电平“1”，如果取值为“010”，则CPLD输出驱动信号为低电平“0”，否则，CPLD输出的驱动信号电平保持不变。
进一步，能够避免PWM驱动信号经长线路传输而受到功率开关器件产生的高频电磁干扰的影响，提高PWM驱动信号的抗干扰能力，从而保证电力电子系统的可靠、安全与稳定运行。
进一步，只要高频调制产生的PWM窄脉冲信号不是出现在起始码发送完毕的PWM信号电平值读取时刻，附图3中PWM驱动信号抗干扰的编码方法可以自动滤除PWM信号中的窄脉冲，降低大功率开关器件的开关损耗。
本发明另一目的在于提供一种计算机设备，所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行如下步骤：
FPGA将内部载波生成的PWM驱动信号进行编码，并对所述编码添加起始码和停止码，按照一定的波特率发送；
CPLD接收编码信号并逐一比对解码；
接收到的起始码、PWM信号编码以及停止码均正确时，CPLD输出的PWM驱动信号更新为当前接收到的逻辑电平；否则，输出的PWM驱动信号电平保持不变。
本发明另一目的在于提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如下步骤：
FPGA将内部载波生成的PWM驱动信号进行编码，并对所述编码添加起始码和停止码，按照一定的波特率发送；
CPLD接收编码信号并逐一比对解码；
接收到的起始码、PWM信号编码以及停止码均正确时，CPLD输出的PWM驱动信号更新为当前接收到的逻辑电平；否则，输出的PWM驱动信号电平保持不变。
本发明方法适用性较广，不仅适用于级联多电平电力电子系统，也适用于其他类型多电平变流控制系统，如：二极管钳位五电平、七电平或更高电平电路，以及MMC。
结合上述的所有技术方案，本发明所具备的优点及积极效果为：
本发明通过FPGA将内部载波生成的PWM驱动信号进行编码，为了保证传输编码的可靠性，编码中添加起始码和停止码，并按照一定的波特率发送；CPLD接收编码信号并逐一比对解码，只有当接收到的起始码、PWM信号编码以及停止码均正确时，CPLD输出的PWM驱动信号才更新为当前接收到的逻辑电平；否则，输出的PWM驱动信号电平保持不变。该方法可以避免PWM驱动信号直接长线路传输而受到功率器件开关过程中产生的高频电磁干扰的影响，提高PWM驱动信号长线路传输的抗干扰能力；同时该方法可以自动滤除高频调制产生的PWM窄脉冲信号，降低大功率开关器件的开关损耗。
本发明FPGA不直接输出PWM驱动信号，而是以特定的编码形式发送，由CPLD接收编码信号并解码，获得PWM驱动信号，避免了PWM驱动信号直接长线路传输易受高频电磁干扰的影响，提高PWM驱动信号的抗干扰能力，从而保证电力电子系统可靠、安全与稳定地运行；同时该方法可以自动滤除高频调制产生的PWM窄脉冲信号，降低大功率开关器件的开关损耗。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图做简单的介绍，显而易见地，下面所描述的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的级联变流器驱动信号抗干扰方法流程图。
图2是本发明实施例提供的级联五电平变流器控制系统结构框图；
图3为本发明实施例1所述的级联变流器PWM驱动信号抗干扰的编码方法流程图。
图4为本发明实施例1所述的级联变流器PWM驱动信号抗干扰的解码方法流程图。
图5(a)-(e)为本发明实施例1所述的级联变流器PWM驱动信号抗干扰方法正常工作时的示意图；
图6(a)-(e)为本发明实施例2所述的PWM编码信号起始编码受干扰时的处理示意图；
图7(a)-(e)为本发明实施例3所述的PWM编码信号中PWM信号编码受干扰时的处理示意图。
图8(a)-(e)为本发明实施例4所述的PWM编码信号中停止码受干扰时的处理示意图。
图9(a)-(d)为本发明实施例1所述的级联变流器PWM驱动信号抗干扰方法正常工作时的实验波形。
图10为本发明实施例1所述的级联变流器PWM驱动信号抗干扰方法自动滤除PWM窄脉冲信号的实验波形。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
针对现有技术存在的问题，本发明提供了一种级联变流器驱动信号抗干扰方法，下面结合附图对本发明作详细描述。
如图1所示，本发明提供一种级联变流器驱动信号抗干扰方法，包括：
S101，FPGA载波调制生成的PWM驱动信号进行编码，并对所述编码添加起始码和停止码，按照一定的波特率发送。
S102，CPLD接收编码信号并逐一比对解码。
S103，接收到的起始码、PWM信号编码以及停止码均正确时，CPLD输出的PWM驱动信号更新为当前接收到的逻辑电平；否则，输出的PWM驱动信号电平状态保持不变。
本发明提供的一种级联变流器驱动信号抗干扰方法业内的普通技术人员还可以采用其他的步骤实施，图1本发明提供的仅仅是一个具体实施例而已。
下面结合具体实施例对本发明作进一步描述。
实施例1
本发明实施例提供了一种级联变流器PWM驱动信号抗干扰方法。具体以级联五电平变流器为例，所述级联五电平变流器系统结构示意图，如图2所示，该系统主要包括主控制器、接口与采样电路、IGBT驱动器和H桥功率单元，其中功率单元共有A、B和C三相。每相由两个H桥串联而成，级联五电平变流器总共有二十四个IGBT，需二十四路PWM驱动信号；为了满足系统所需的多路PWM驱动信号，同时兼顾级联五电平变流器模块化设计要求，采用图2中DSP、FPGA与CPLD三个处理器的方案，图2中信号调理表示对采样的电流与电压信号进行处理以满足DSP输入要求。需要说明的是，由于A、B和C三相电路PWM驱动信号生成方法完全相同，图2中仅以A相为例。
DSP根据控制指令与采样得到的电流、电压信号以及被控对象模型生成A相参考电压信号，该信号传送到FPGA完成调制，并生成所需的0°和180°与90°和270°两组四路移相PWM信号，其中0°和180°组送至A相H桥1，且0°PWM信号为左桥臂驱动信号，180°PWM信号为右桥臂驱动信号；90°和270°组送至A相H桥2，且90°PWM信号为左桥臂驱动信号，270°PWM信号为右桥臂驱动信号；
为了提供每个H桥所需的四路PWM信号，需由IGBT驱动器中CPLD按照输入的两路PWM驱动信号(0°和180°或90°和270°)生成上、下桥臂互补，且含死区的四路驱动信号，即CPLD将0°(或90°)PWM信号生成两路含一定死区时间的PWM信号分别驱动A相H桥1(或2)的T1和T2；180°(或270°)PWM信号生成两路含一定死区时间的PWM信号分别驱动A相H桥1(或2)的T3和T4。
图3为所述级联变流器PWM驱动信号抗干扰编码方法流程图，图4为所述级联变流器PWM驱动信号抗干扰解码方法流程图。
具体包括以下步骤：
步骤S1、主控制器中FPGA按照设定的波特率逐位发送PWM编码信号的起始编码v1v2v3“011”；
步骤S2、起始码发送完毕后，立即读入FPGA内部载波调制生成的PWM信号电平值，若电平值为“1”，则信号编码v4v5v6取“101”，若电平值为“0”，则信号编码v4v5v6取“010”，同时在编码末尾添加停止码v7，恒取“1”；
步骤S3、按照步骤S1的波特率继续逐位发送步骤S2生成的编码v4v5v6v7；
步骤S4、IGBT驱动器中CPLD按照步骤S1的波特率实时采样输入的PWM编码信号，CPLD逐位接收比对起始编码v1v2v3，若逐位比对完全相同，继续接收后续编码，否则立即结束本轮采样，同时CPLD当前输出的驱动信号电平状态保持不变；
步骤S5、如果起始码逐位比对完全相同，则继续接收后续四位编码v4v5v6v7，此过程中无需考虑四位编码的具体逻辑电平值；
步骤S6、后续四位编码接收完毕后，立即将最末尾编码v7与“1”进行比对，如果相同，再进行驱动信号解码；否则，立即结束本轮采样，同时CPLD输出的驱动信号电平状态保持不变；
步骤S7、若停止码相同，再对编码v4v5v6判断，如果取值为“101”，则CPLD输出驱动信号为高电平“1”，如果取值为“010”，则CPLD输出驱动信号为低电平“0”；否则，CPLD输出的驱动信号电平状态保持不变；
5(a)-(e)为级联变流器PWM驱动信号抗干扰编码和解码方法正常工作时的波形示意图。图5(c)为FPGA输出的PWM编码信号，图5(d)为CPLD接收到的PWM编码信号。由于起始码、PWM信号编码以及停止码均正确，因而到图5(e)解码信号，t1时刻前v4v5v6编码为“101”，故图5(e)中t1时刻输出高电平；t2时刻前v4v5v6编码为“010”，故图5(e)中t2时刻输出低电平。
实施例2
本发明实施例为PWM编码信号起始编码受干扰时的处理机制，同样以级联五电平变流器为例。图6(a)-(e)为PWM编码信号起始编码受干扰时的波形示意图，由于高频电磁干扰使得图6(c)FPGA输出的PWM编码信号变成了图6(d)所示波形，即CPLD接收到的起始编码出错。图6(e)中t1时刻前CPLD采样到的起始码v1出错，故t1时刻输出PWM驱动信号保持为高电平，且立即结束当前轮采样；图6(e)中t2时刻前CPLD采样到的起始码v2出错，故t2时刻输出PWM驱动信号保持为低电平，且立即结束当前轮采样。
实施例3
本发明实施例为PWM编码信号中PWM信号编码受干扰时的处理机制，同样以级联五电平变流器为例。图7(a)-(e)为PWM编码信号中PWM信号编码受干扰时的波形示意图，由于高频电磁干扰使得图7(c)FPGA输出的PWM编码信号变成了图7(d)所示波形，即CPLD接收到的信号编码v4v5v6出错。图7(e)中t1时刻前CPLD采样到的信号编码v6出错，故t1时刻输出PWM驱动信号保持为高电平，并结束当前轮采样；图7(e)中t2时刻前CPLD采样到的信号编码v5出错，故t2时刻输出PWM驱动信号保持为低电平，并结束当前轮采样。
实施例4
本发明实施例为PWM编码信号中停止码受干扰时的处理机制，同样以级联五电平变流器为例。图8(a)-(e)为PWM编码信号停止码受干扰时的波形示意图，由于高频电磁干扰使得图8(c)FPGA输出的停止码变成了图8(d)所示波形，即CPLD接收到的停止码v7变为“0”。图8(e)中t1时刻前CPLD采样到的停止码v7出错，故t1时刻输出PWM驱动信号保持为高电平，并立即结束当前轮采样。
下面结合效果对本发明作进一步描述。
本发明公开了一种级联变流器PWM驱动信号抗干扰方法。FPGA不直接输出内部载波调制生成的PWM驱动信号，而是对驱动信号进行特定形式的编码，其中编码包含起始码、PWM信号编码以及停止码，再由FPGA按照设定的波特率进行发送，并由CPLD接收编码信号并解码。只有当接收到的起始码、PWM信号编码以及停止码均正确时，CPLD输出的PWM驱动信号才更新为当前接收到的逻辑电平；否则，输出PWM驱动信号电平状态保持不变。
本发明所述的技术方案采用编码方式传输PWM驱动信号，避免了PWM驱动信号直接长线路传输易受高频电磁干扰的影响，提高PWM驱动信号的抗干扰能力，从而保证电力电子系统可靠、安全与稳定地运行；同时本发明所述的技术方案也可以自动滤除高频调制产生的PWM窄脉冲信号，降低大功率开关器件的开关损耗。方案简单，仅由软件实现，不额外增加系统硬件成本；本发明不仅适用于级联多电平电力电子系统，也适用于其他类型多电平变流控制系统，如：二极管钳位五电平、七电平或更高电平电路，以及MMC。
下面结合具体实验对本发明作进一步描述。
图9(a)-(d)级联变流器PWM驱动信号抗干扰编码和解码方法正常工作时的实验波形；其中，通道3为FPGA载波调制输出的PWM信号，通道1为FPGA输出的PWM信号对应编码信号；通道2为CPLD接收到的编码信号，通道4为CPLD解码输出的PWM信号。
图9(a)中FPGA载波调制输出的PWM信号为低电平，CPLD接收到的编码信号与FPGA输出的编码信号完全相同，故CPLD解码输出的PWM信号对应为低电平。同理，图9(b)中FPGA载波调制输出的PWM信号为高电平时，结论与图9(a)相同。
图9(c)中FPGA载波调制输出的PWM信号由低电平变为高电平，整个过程中CPLD接收到的编码信号与FPGA输出的编码信号始终相同，由于编码造成一定的延时，故CPLD解码输出的PWM信号也经较小延时后由低电平变为高电平。同理，图9(d)中FPGA载波调制输出的PWM信号由高电平变为低电平时，结论与图9(c)相同。
图10为本发明实施例1所述的级联变流器PWM驱动信号抗干扰方法自动滤除PWM窄脉冲信号的实验波形；其中，通道3为FPGA载波调制输出的PWM信号，通道1为FPGA输出的PWM信号对应编码信号；通道2为CPLD接收到的编码信号，通道4为CPLD解码输出的PWM信号。当FPGA中高频载波调制产生的PWM信号为窄脉冲时，如图10所示极窄脉冲为320ns，高频调制产生的窄脉冲不是出现在起始码发送完毕的PWM信号电平值读取时刻，使得PWM窄脉冲信号无法被编码，FPGA输出的编码信号与CPLD接收到的编码信号始终保持为低电平信号的编码，故CPLD解码输出的PWM信号为低电平，实现自动滤除PWM窄脉冲信号的功能。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”、“前端”、“后端”、“头部”、“尾部”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
应当注意，本发明的实施方式可以通过硬件、软件或者软件和硬件的结合来实现。硬件部分可以利用专用逻辑来实现；软件部分可以存储在存储器中，由适当的指令执行系统，例如微处理器或者专用设计硬件来执行。本领域的普通技术人员可以理解上述的设备和方法可以使用计算机可执行指令和/或包含在处理器控制代码中来实现，例如在诸如磁盘、CD或DVD-ROM的载体介质、诸如只读存储器(固件)的可编程的存储器或者诸如光学或电子信号载体的数据载体上提供了这样的代码。本发明的设备及其模块可以由诸如超大规模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现，也可以用由各种类型的处理器执行的软件实现，也可以由上述硬件电路和软件的结合例如固件来实现。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种级联变流器驱动信号抗干扰方法，其特征在于，所述级联变流器驱动信号抗干扰方法包括：
FPGA将内部载波调制生成的PWM驱动信号进行编码，并对所述编码添加起始码和停止码，按照一定波特率连续不断地发送；
CPLD接收编码信号并逐一比对解码；
接收到的起始码、PWM信号编码以及停止码均正确时，CPLD输出的PWM驱动信号更新为当前接收到的逻辑电平；否则，输出的PWM驱动信号电平状态保持不变；
所述CPLD接收编码信号并逐一比对解码的方法包括：
步骤1、IGBT驱动器中CPLD按照步骤S1的波特率实时采样输入的PWM编码信号，CPLD逐位接收比对起始编码v 1 v 2 v 3，若逐位比对完全相同，继续接收后续编码，否则立即结束本轮采样，同时CPLD当前输出的驱动信号电平保持不变；
步骤2、如果起始码逐位比对完全相同，则继续接收后续四位编码v 4 v 5 v 6 v 7；
步骤3、后续四位编码接收完毕后，将最末尾编码v 7与“1”进行比对，如果相同，再进行驱动信号解码；否则，立即结束本轮采样，同时CPLD输出的驱动信号电平保持不变；
步骤4、若停止码相同，再对编码v 4 v 5 v 6判断，如果取值为“101”，则CPLD输出驱动信号为高电平“1”，如果取值为“010”，则CPLD输出驱动信号为低电平“0”；否则，CPLD输出的驱动信号电平保持不变。
2.如权利要求1所述的级联变流器驱动信号抗干扰方法，其特征在于， 所述FPGA将内部载波调制生成的PWM驱动信号进行编码的方法包括：
S1、主控制器中的FPGA按照设定的波特率逐位发送PWM编码信号的起始编码v 1 v 2 v 3“011”；
S2、起始码发送完毕后，立即读入FPGA内部载波调制生成的PWM信号电平值，若电平值为“1”，则信号编码v 4 v 5 v 6取“101”，若电平值为“0”，则信号编码v 4 v 5 v 6取“010”，同时在编码末尾添加停止码v 7，恒取“1”；
S3、按照步骤S1的波特率继续逐位发送步骤S2生成的编码v 4 v 5 v 6 v 7。
3.一种计算机设备，其特征在于，所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行权利要求1~2任意一项级联变流器驱动信号抗干扰方法。
4.一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行权利要求1~2任意一项级联变流器驱动信号抗干扰方法。
5.一种实施权利要求1~2任意一项级联变流器驱动信号抗干扰方法的级联变流器。
6.一种实施权利要求1~2任意一项级联变流器驱动信号抗干扰方法的二极管钳位五电平、七电平或更高电平电路以及MMC多电平变流控制系统。
CN202010849854.2A 2020-08-21 2020-08-21 一种级联变流器驱动信号抗干扰方法 Active CN111934537B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010849854.2A CN111934537B (zh) 2020-08-21 2020-08-21 一种级联变流器驱动信号抗干扰方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010849854.2A CN111934537B (zh) 2020-08-21 2020-08-21 一种级联变流器驱动信号抗干扰方法

Publications (2)

Publication Number Publication Date
CN111934537A CN111934537A (zh) 2020-11-13
CN111934537B true CN111934537B (zh) 2023-07-21

Family

ID=73305485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010849854.2A Active CN111934537B (zh) 2020-08-21 2020-08-21 一种级联变流器驱动信号抗干扰方法

Country Status (1)

Country Link
CN (1) CN111934537B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114499122B (zh) * 2022-04-18 2022-07-05 深圳库马克科技有限公司 一种功率单元控制电路及其控制方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075754A (zh) * 2007-05-18 2007-11-21 南京力导科技股份有限公司 同步采样控制和数据传输方法
CN102170326A (zh) * 2011-03-23 2011-08-31 武汉华中数控股份有限公司 一种位置测量装置的串行通信方法及其装置
CN102981438A (zh) * 2012-12-10 2013-03-20 哈尔滨九洲电气股份有限公司 链式svg多功率单元串联的fpga控制装置及控制方法
CN203014384U (zh) * 2012-12-10 2013-06-19 哈尔滨九洲电气股份有限公司 链式svg多功率单元串联的fpga控制装置
CN103311932A (zh) * 2013-05-29 2013-09-18 国电南京自动化股份有限公司 一种基于链式svg的双dsp控制系统
CN104158853A (zh) * 2014-07-23 2014-11-19 中国人民解放军海军工程大学 基于曼彻斯特码的电力电子变流系统的通信控制构架
CN106655259A (zh) * 2016-11-18 2017-05-10 上海电机学院 一种多电平变流器控制系统
CN106787875A (zh) * 2015-11-20 2017-05-31 台达电子企业管理（上海）有限公司 脉冲驱动系统及脉冲驱动方法
CN109756303A (zh) * 2019-03-04 2019-05-14 北方天穹信息技术（西安）有限公司 一种单工异步曼彻斯特码接收解码方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031092A1 (de) * 2004-06-28 2006-01-12 Giesecke & Devrient Gmbh Transpondereinheit
CN102856902A (zh) * 2012-09-12 2013-01-02 哈尔滨九洲电气股份有限公司 链式svg功率单元控制电路
CN106982199B (zh) * 2016-05-06 2020-04-14 深圳市永联科技股份有限公司 一种基于fpga和cpld的曼彻斯特码通讯协议自适应方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075754A (zh) * 2007-05-18 2007-11-21 南京力导科技股份有限公司 同步采样控制和数据传输方法
CN102170326A (zh) * 2011-03-23 2011-08-31 武汉华中数控股份有限公司 一种位置测量装置的串行通信方法及其装置
CN102981438A (zh) * 2012-12-10 2013-03-20 哈尔滨九洲电气股份有限公司 链式svg多功率单元串联的fpga控制装置及控制方法
CN203014384U (zh) * 2012-12-10 2013-06-19 哈尔滨九洲电气股份有限公司 链式svg多功率单元串联的fpga控制装置
CN103311932A (zh) * 2013-05-29 2013-09-18 国电南京自动化股份有限公司 一种基于链式svg的双dsp控制系统
CN104158853A (zh) * 2014-07-23 2014-11-19 中国人民解放军海军工程大学 基于曼彻斯特码的电力电子变流系统的通信控制构架
CN106787875A (zh) * 2015-11-20 2017-05-31 台达电子企业管理（上海）有限公司 脉冲驱动系统及脉冲驱动方法
CN106655259A (zh) * 2016-11-18 2017-05-10 上海电机学院 一种多电平变流器控制系统
CN109756303A (zh) * 2019-03-04 2019-05-14 北方天穹信息技术（西安）有限公司 一种单工异步曼彻斯特码接收解码方法

Also Published As

Publication number Publication date
CN111934537A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
US10116227B2 (en) System and method for pulse driving for reducing number of optical fibers
CN109391166B (zh) 一种变换电路、控制方法和供电设备
EP2975754B1 (en) Energy conversion system and method
Najafi et al. Design and implementation of a new multilevel inverter topology
RU2676752C2 (ru) Одноячеечная структура с возможностью вложения для использования в системе преобразования энергии
EP3654518A1 (en) Method for shutdown of an active neutral point clamped converter
CN204304822U (zh) 一种混合结构的模块化多电平换流器
CN111934537B (zh) 一种级联变流器驱动信号抗干扰方法
CN101860249B (zh) 一种三电平逆变器及其过零切换逻辑控制方法
CN115459568A (zh) 准z源简化型三电平逆变器的共模电压抑制方法及系统
CN103151946A (zh) 一种中性点箝位h桥五电平高压变频器及其调制方法
CN112117922B (zh) 一种单相三电平变流器的半周期空间矢量脉冲调制方法
CN114465491A (zh) 一种经济型双向隔离dc/dc四象限变换器及控制方法
CN105811742A (zh) 一种mmc阀子模块保护用晶闸管门极触发控制系统和方法
CN107689764A (zh) 带安全转矩关断功能的变频器控制装置以及安全变频器系统
WO2024032487A1 (zh) 三相单级式隔离型双向变换器及其控制方法
CN110829805A (zh) 一种级联变流器pwm驱动信号滤除窄脉冲的方法及系统
CN101800472A (zh) 一种单极性驱动电路
CN112803823A (zh) 脉冲宽度调制方法、逆变器和控制器
CN115149833A (zh) 一种三电平anpc逆变器、控制方法及光伏系统
CN116032140A (zh) 列车牵引传动系统中anpc型三电平逆变器及其控制方法
CN105406722B (zh) 二极管钳位功率开关串联高压直流变压器
CN110311542B (zh) 模块化多电平换流器虚拟电抗控制方法及控制装置
CN203406795U (zh) 一种中性点箝位/h桥五电平高压变频器
CN109149988A (zh) 一种辅助电源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant