CN111835497B - 一种基于fpga的光纤数据传输精确时间同步方法 - Google Patents

Abstract

本发明涉及一种基于FPGA的光纤数据传输精确时间同步方法，其中包括：光纤数据发送端在触发脉冲到来时将唯一定义的COMMA字符或由COMMA字符及其他字符组合而成的数据作为该帧光纤数据包包头第一个数据，其他信息数据和控制命令都跟随在其后面；光纤数据接收端从接收到的光纤数据包中探测COMMA字符，并没有利用传统方式中的将COMMA字符作为串并转换对齐序列处理，而只是利用该COMMA字符的唯一性作为每帧光纤数据的同步触发命令；光纤数据接收端在探测到COMMA字符后根据COMMA字符位置对产生同步触发信号的时钟进行相应的延时，以确保所有光纤数据接收端在根据COMMA字符产生的时间同时恢复出光纤数据发送端的同步触发信号。

Description

一种基于FPGA的光纤数据传输精确时间同步方法

技术领域

本发明涉及一种基于光纤数据传输的精确时间同步方法。尤其涉及一种在相控阵雷达领域中有源天线面阵内大量的数字T/R组件的精确时间同步。

背景技术

随着相控阵雷达技术的发展，构成有源天线面阵的器件由模拟T/R组件向数字T/R组件及瓦片式子阵的方向发展，在没有获得革命性的技术变革之前，T/R组件即是核心器件，也是数量最多的器件，大量的数字T/R组件需要在精确的同步时间下同时进行工作，同时产生几乎没有相位差的信号。在处理速率比较低的年代，最常见的做法是通过差分对以电信号的方式将同步触发信号发送给每个组件。但随着相控阵雷达中单通道发射功率的增大、有源面阵规模的扩大、以及器件处理速率的提升，采用差分对来传输电信号同步触发的方式面临越来越大的噪声干扰、电磁干扰，以及传输抖动、处理时钟的抖动、同步触发信号上升沿陡峭程度减缓等干扰因素，使得这种方式的可靠性急剧下降。

在技术发展过程中，有源天线面阵需要发射的信号形式越来越多样化和复杂化，工作脉冲宽度的变化、工作周期的捷变等因素使得有源天线面阵中的数字T/R组件难以满足自行产生信号的要求，将信号产生向系统后级移动，仅提供产生好的数字基带信号给数字T/R组件这种方式孕育而生。通常采用光纤传输的方式将数字基带信号发送到有源天线面阵中的数字T/R组件。虽然发送给每个数字T/R组件的基带信号都是相同的，但是根据天线面阵资源调度的灵活性要求，在同一时刻对每个数字T/R组件的控制是完全不同的，所以每个数据接收端都有对应的光纤与数据发送端直接相连。在此基础上可以利用这根本就必不可少的光纤，通过在数据发送端对传输数进行特殊编码，以及在数据接收端增加同步解码逻辑等方式，取代使用差分对以电信号的形式传输同步触发。既能解决噪声及电磁干扰对电触发的影响，提升可靠性，也能减少有源天线面阵与后级资源调度之间的物理连线，降低成本，简化设计，降低调试及维护难度。

通常在数字T/R组件中都由FPGA来完成数字信号的收发及处理，FPGA芯片生产厂商提供了高速串行接口的IP核来简化设计者对芯片内特定资源的调用，缩短设计开发周期。但是随着芯片的迭代，早期芯片内部的接口逻辑存在不确定延时，现阶段不同型号的芯片所支持的IP核的开放程度不同。无论是早期芯片还是现在的芯片，简单利用厂商提供的IP核都无法完成基于光纤数据传输的时间同步。目前在相控阵雷达中，数字T/R组件的时间同步大多是采用基于差分电信号的方式来传输同步触发信号，这种方式在抗干扰、自身健壮性方面存在较大的缺陷，同步触发信号易收到外部电磁干扰或时钟抖动的影响，从而影响时间同步的准确性。而基于光纤传输时间同步信号的方式又受限与对芯片硬件资源利用的复杂性，使得过于依靠芯片厂家的开放程度。

发明内容

本发明解决了基于FPGA的光纤数据传输精确时间同步受限于FPGA芯片型号及其厂家提供的高速串行收发器核约束的问题，仅利用高速串行收发器的基本原理实现了时间的精确同步，利用芯片的共性物理特征，绕开了厂商IP核的限制，提出了一种适用性更广的方法，可应用与不同型号不同种类的芯片。

本发明提供的一种基于FPGA的光纤数据传输精确时间同步方法，在光纤数据的发送端将COMMA字符或由COMMA字符及其他字符组合而成的数据作为该帧光纤数据包包头第一个数据，光纤数据接收端从接收到的光纤数据包中探测COMMA字符，在探测到COMMA字符后，根据COMMA字符的位置对产生同步触发信号的时钟进行相应的延时，以确保所有光纤数据接收端在根据COMMA字符产生的时间同时恢复出光纤数据发送端的同步触发信号。

本发明提出了一种基于FPGA的光纤数据传输精确时间同步方法，在数据发送端(资源调度或波束控制模块)对要发送给天线面阵上的各数字T/R组件产生发射信号的数字基带信号数据进行打包，将COMMA字符或由COMMA字符及其他字符组成的数据作为数据包中的第一个数据，而后根据需要排列数据包中的其他数据。数据包组成后将整个数据包进行8b/10b编码，然后经光纤以串行方式向各数据接收端(数字T/R组件)发送。数据接收端利用FPGA的高速串行收发器接收由数据发送端发送的高速串行数据，并将串行数据转换为并行数据，同时输出接收恢复并行数据时钟。同步逻辑首先对FPGA的高速串行收发器输出的恢复并行数据时钟进行时钟对齐，然后在该时钟下扩展一个2倍并行数据位宽的移位寄存器，用于存储上一个时钟周期收到的并行数据和当前时钟周期收到的并行数据，每个时钟周期都将上一个时钟周期收到的并行数据在移位寄存器中向高位移动，然后低位移入本周期内收到的并行数据。COMMA字符探测器在移位寄存器中检测数据包中的COMMA字符或由COMMA字符及其他字符组成的，经8b/10b编码后的对应数据，将检测到的数据与发送端发送数据包中的第一个数据进行对比，计算接收到的数据中COMMA字符边界与发送的数据相差多少个bit，然后根据串行传输速率计算高速串行收发器输出的恢复并行数据时钟需要延迟的时间，并对该时钟进行相应的延时，延时后的时钟作为RAM的读时钟及系统的主时钟。同时，计算得到接收到的数据与发送的数据相差多少个bit后，再2倍数据位宽的移位寄存器中截取相应宽度的数据，在高速串行收发器输出的恢复并行数据时钟下将数据存储到RAM中。RAM仅作为跨时钟域的数据缓冲器，因为高速串行收发器输出的恢复并行数据时钟与其延时后的时钟仅仅在相位上有区别，其频率是一致的，并且相同的RAM也具有相同的固定延时，为避免超过180度的相位延时对时钟的采样沿产生影响，RAM不使用相同的读写地址，只需要留出一个周期的写入空间即可满足要求，因为高速串行收发器恢复出的时钟的时间差必然小于一个并行时钟周期。

附图说明

图1数据接收端功能逻辑框图。

图2数据接收端时钟数据结构框图。

图3各数据接收端RXOUTCLK时钟时序图。

具体实施方式

数据发送端将一个由COMMA字符或COMMA字符及其他字符组成的32bit的数据(本例中将此数据设置为由COMMA字符和其他字符组合的十六进制数240978BC，其中BC为COMMA字符)作为每个发送给数据接收端的数据包中的第一个数据。然后将32bit并行数据进行8b/10b转换为40bit的数据，经光纤以5Gbps的速率向数据接收端发送。数据发送端需确保发送的每一路数据都是同时发送的，如果使用了发送数据缓冲器，需确保每一路的数据从发送缓冲器中输出的时间一致。

在数据接收端将光信号转换为电信号后，进入FPGA的GTH高速串行收发器，如图1所示。Xilinx为GTH高速串行收发器提供了相应的IP Core，便于用户调用完成高速串行数据的收发。GTH高速串行收发器将速率为5Gbps的串行数据进行串并转换，输出一个40bit的并行数据和125MHz的恢复并行数据时钟。然后这个40bit的数据在这个125MHz的时钟下首先进入一个80bit的移位寄存器的第39到第0位，在下一个时钟周期，先进入的这个40bit数据移动到移位寄存器的第79到第40位，将第39到第0位空出留给本周期新输入的40bit数据，这样在2个周期后就将80bit的移位寄存器填满，然后在同一个周期下，对移位寄存器中的80bit数据进行判断，在同一时刻，取移位寄存器中第39到第0位、第40到第1位、第41到第2位……直到第78到第39位，分别与十六进制数240978BC进行10b编码后的RD+(对应的10b数据953693317C(16进制))和RD-(对应的10b数据9ACA9CCE83(16进制))进行比较(这里仅列出了RD+和RD-的一种组合情况)。然后将比较的结果记录到一个40bit的比较寄存器中(在同一时刻，从移位寄存器中截取的数据只可能与RD+或RD-中的一个数据相同，所以比较结果是逻辑或的关系。例如移位寄存器中第40到第1位与RD-相同，但是与RD+不同，则将40bit的比较寄存器置为0000000002(16进制)；如果与RD+相同与RD-不同，同样将40bit的比较寄存器置为0000000002(16进制)；如果既不与RD+相同，也不与RD-相同，则将40bit的比较寄存器置为0000000000(16进制))。然后控制GTH高速串行收发器输出的并行数据时钟与高速串行收发器核内的分频时钟进行相位对齐，即将图2中RXOUTCLK与RXOUTCLKPMA进行相位对齐。时钟对齐以后，比较寄存器的值会发生变化(例如从之前的0000000002(16进制)变为0000400000(16进制))，此时，根据比较寄存器的值，数据选择器会从移位寄存器中截取变化后相应bit位的数据，在对齐后时钟的作用下将数据输出到8b/10b解码模块中，将40bit的并行编码数据进行解码，解码后得到32bit的并行解码数据。然后再将解码后的32bit数据写入到RAM中(例如比较寄存器的值从0000000002(16进制)变为0000400000(16进制)，则应该将从80bit位宽的移位寄存器中截取的位数由第40到第1位变为第61到第22位，然后数据选择器将移位寄存器中的第61到第22位截位为一个40bit的并行数据，发送到8b/10b解码模块，解码后输出与输入数据对应的32bit并行数据，最后将这个数据写入到RAM中。在设计中RAM作为跨时钟域的时钟相位调节器)。

因为在GTH高速串行收发器核的设置中，为了确保接收端具有固定延时，需要将接收数据缓冲器旁路。这样导致了GTH高速串行收发器输出的125MHz的恢复并行数据时钟只能是来自于RXOUTCLKPMA，见图2所示，RXOUTCLK的源端虽然有多个选项，但是由于旁路了数据缓冲器而无法选择(受限与厂商对硬件资源的开放程度)。同时，也因为接收数据缓冲器被旁路，选择手动对齐串行数据的RX Slide在GTH高速串行收发器核的设置中也只能选择PCS模式。如果想通过手动对齐串行数据的方式来调节串行时钟的相位，最终使GTH高速串行收发器核输出的数据和时钟能对齐以实现多个数据接收端的同步，则需要将串行数据的RX Slide在GTH高速串行收发器核的设置中选择为PMA模式，这样在通过RX Slide调节接收串行数据在并行寄存器中位置的时候可以同步调节串行时钟相位。在本发明中，在不对GTH高速串行收发器核的源文件进行修改的前提下，无法将RX Slide设置为PMA模式(Xilinx开发软件原则上不支持对任何IP Core的源文件进行修改)，因而上述传统方法是无法完成同步功能的。本发明并不单独使用RX Slide，而是结合使用了FPGA内的一个时钟资源——MMCM(在较老型号的FPGA中该时钟资源的名称不同，但可实现相同功能)，将MMCM设置为动态移相模式。延时计算器模块根据时钟对齐后的比较寄存器值来计算需要延时的时间。延时计算器模块将比较寄存器的值等于0000000001(16进制)为基准，用输入的比较寄存器中的40bit十六进制数与之相比较，然后计算得到两个数相差了多少个bit，再根据当前光纤传输的串行速率，计算得到需要延时的时间(例如比较寄存器输入的数为0000400000(16进制)，与0000000001(16进制)相比，两个数之间相差了22bit，如果光纤传输速率为5Gbps(200ps/bit)，则计算得到需要延时22bit×200ps＝4400ps)。延时计算器模块将计算得到的延时数据发送到延时控制器模块，延时控制器模块根据MMCM的VCO频率计算需要对MMCM进行多少次延时操作(每次延时为VCO周期的1/56)，然后根据每次操作需要的工作时间及等待时间，以及对MMCM操作后的各状态监测，控制MMCM进行延时，并最终输出相位稳定的延时时钟。该时钟作为RAM的读数据时钟，以及整个数字T/R组件的系统主时钟。对时钟进行移相是由于GTH高速串行收发器核中时钟分频器的存在，使得每个数据接收端的RXOUTCLKPMA时钟会在相位上具有较大差距，如图3所示。假设CLK_1为标准时钟，其他为每个数据接收端的CDR根据本地时钟和接收恢复时钟综合得到的RXOUTCLK时钟，可以看出数据相对于CLK_1既满足建立时间也满足保持时间；对CLK_2、CLK_3和CLK_N而言，其上升沿相对CLK_1滞后了一段时间，如果这段时间足够小，则采样到的数据与CLK_1采样到的相同。如果这段时间大到无法满足数据的保持时间(如图3中CLK_N)，则将在一个数据包周期内都无法检测到COMMA字符。对CLK_N-1而言，其上升沿相对其CLK_1超前了一段时间，如果这段时间过大，导致无法满足数据的建立时间，则同样会造成在一个数据包周期内都无法检测到COMMA字符。如果COMMA字符是连续发送的，则导致CLK_N时钟下检测到COMMA字符要比CLK_1时钟检测到COMMA字符晚一个时钟周期；而CLK_N-1时钟检测到COMMA字符要比CLK_1时钟检测到COMMA字符早一个时钟周期。本发明中在MMCM中对时钟的延时，实际上就是将图3中的CLK_2到CLK_N通过延时，最后都与CLK_1对齐，只不过这个对齐是在延时器之后，而不是在GTH高速串行收发器核中进行。

在完成以上操作后，同步触发产生模块在完成延时的时钟作用下从RAM中读取数据，同时检测读取的数据是否与发送端发送的数据包中的第一个数据相同(在本例中这个数据为COMMA字符和其他字符组合的32bit数据240978BC(16进制))，如果相同，则产生同步触发信号，供后续的其他逻辑在此同步触发下同步工作。

本发明的这种基于光纤数据传输的精确时间同步方法，使得相控阵雷达天线面阵中的数字T/R组件的精确同步不再依靠基于差分对的电信号，提高了同步触发信号在天线面阵的复杂电磁环境中的抗干扰性；同时，这种方法利用的是数据传输中必不可少的光纤通道，并没有增加额外的开销，反而消减了差分对电缆，节约了成本；由于电缆的减少，天线面阵内的各种线缆的布线裕量更加充分，也降低了天线面阵的设计难度。

Claims (2)

1.一种基于FPGA的光纤数据传输精确时间同步方法，其特征在于：光纤数据的发送端将COMMA字符或由COMMA字符及其他字符组合而成的数据作为该帧光纤数据包包头第一个数据，光纤数据接收端从接收到的光纤数据包中探测COMMA字符，在探测到COMMA字符后根据COMMA字符的位置对产生同步触发信号的时钟进行相应的延时，以确保所有光纤数据接收端在根据COMMA字符产生的时间同时恢复出光纤数据发送端的同步触发信号；延时计算器将COMMA字符探测器检测到的数据与基准数据进行比较，得到数据中COMMA字符的边界位置与基准数据中COMMA字符的位置相差的bit数；再根据比较结果和约定的串行传输速率计算需要延时的时间，再由延时控制器计算得到延时时钟数，然后控制延时器将高速串行收发器核恢复出的时钟进行延时，将延时后的时钟作为RAM的读取时钟及系统的主时钟；然后同步触发恢复器在延时时钟下从RAM中读取数据，判断当前数据是否是作为触发产生标志的COMMA字符或其组合，如果是则产生整个光纤收发系统同步触发，实现多个接收端与发送端的触发同步产生。

2.根据权利要求1所述的一种基于FPGA的光纤数据传输精确时间同步方法，其特征在于：光纤数据接收端利用FPGA的高速串行收发器核将光电转换后的串行数据转换为并行数据，并输出一个根据接收数据恢复得到的时钟(C)，然后将该时钟域下两个时钟周期的并行数据组合在一个移位寄存器中，COMMA字符探测器在该移位寄存器中检测光纤数据发送端所发出的COMMA字符或组合字符，同时，延时计算器对高速串行收发器核输出的时钟(C)进行对齐；COMMA字符探测器在检测到COMMA字符后由数据选择器根据COMMA字符在移位寄存器中的位置进行数据位宽选择，并提取相应宽度的并行数据，然后将交由8b/10b解码器对编码数据进行解码，再将解码后的数据送入RAM。

Images