CN111819630A - 动态存储器电力管理 - Google Patents
动态存储器电力管理 Download PDFInfo
- Publication number
- CN111819630A CN111819630A CN201980015728.2A CN201980015728A CN111819630A CN 111819630 A CN111819630 A CN 111819630A CN 201980015728 A CN201980015728 A CN 201980015728A CN 111819630 A CN111819630 A CN 111819630A
- Authority
- CN
- China
- Prior art keywords
- memory
- mode
- voltage
- active mode
- memory array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 173
- 230000008878 coupling Effects 0.000 claims abstract description 24
- 238000010168 coupling process Methods 0.000 claims abstract description 24
- 238000005859 coupling reaction Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 40
- 230000014759 maintenance of location Effects 0.000 claims description 28
- 230000004913 activation Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 101100379068 Caenorhabditis elegans apc-2 gene Proteins 0.000 description 1
- 101100438971 Caenorhabditis elegans mat-1 gene Proteins 0.000 description 1
- 101100491335 Caenorhabditis elegans mat-2 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
Abstract
本文描述了各种方面。在一些方面中,本公开提供了存储器结构的部分与电压供应的选择性耦合。某些方面提供了一种计算设备。计算设备包括存储器,存储器包括多个部分,多个部分能够单独地电力崩溃。计算设备还包括第一电压轨,第一电压轨供应第一电压。计算设备还包括第二电压轨,第二电压轨供应第二电压。该计算设备还包括多个开关电路,每个开关电路被配置为将多个部分中的一个对应部分与第一电压轨或第二电压轨选择性地耦合。计算设备还包括控制器,控制器被配置为基于存储器的当前激活模式和在多个部分中的每个部分的当前操作模式,来控制多个开关电路中的每个开关电路。
Description
优先权要求
本专利申请要求于2018年2月28日提交的申请号为15/908,534的、题为“动态存储器电力管理”的非临时申请的优先权,并且转让给本申请的受让人,并且在此明确地通过引用的方式并入本文。
技术领域
本公开的教导总体上涉及用于易失性存储器的电力管理,并且在某些方面中,涉及将存储器结构的部分选择性地耦合到电压供应。
背景技术
诸如实现片上系统(SoC)架构的计算设备的计算设备可以包括多个子系统。例如,SoC总体上包括一个或多个中央处理单元(CPU)子系统(CPUSS)、图形处理单元(GPU)子系统(GPUSS)、数字信号处理器(DSP)子系统(DSPSS)等。每个子系统可以包括多个计算核和与多个计算核相关联的易失性存储器(例如,寄存器、高速缓存器(诸如L1高速缓存器、L2高速缓存器、L3高速缓存器)等)。例如,CPUSS可以包括嵌入集成电路或芯片、并且耦合到本地总线的多个CPU核。CPU核还可以布置到一个或多个计算集群中。
在某些情况下,单独子系统的计算核由单独电压轨供电,这意味着不同子系统的核可以在不同的电压处操作。在与计算核的子系统相关联的电压轨上供应给该计算核的电压被称为VDD_APC(例如,用于应用处理器核的电压)。另外,跨计算设备的易失性存储器可以由公共电压轨供电,这意味着在每个子系统中的易失性存储器都在相同的电压处操作。在存储器的电压轨上被供应到该存储器的电压被称为VDD_MX(例如,用于存储器的电压)。
子系统(例如,子系统的计算核)可以被配置为在不同的主动操作模式中运行,其中子系统的计算核在不同的频率处运行。例如,子系统可以在标称模式中运行,其中计算核在第一频率处运行,并且可以在加速(turbo)模式中运行,其中计算核在第二频率处运行,该第二频率高于第一频率。因而,当子系统处于标称模式时,在子系统中的存储器还可以需要能够以第一频率处置存储器事务,而在子系统处于加速模式中时,在子系统中的存储器也可以需要能够以第二频率处置存储器事务。存储器在第二频率处运行所需要的电压可以高于在第一频率处运行所需要的电压。
例如,如果计算设备的所有子系统都在标称模式中操作,则存储器可以需要第一电压电平来操作。因而,VDD_MX可以被设置为第一电压。然而,如果计算设备的第一子系统然后在加速模式中操作,则与第一子系统相关联的存储器需要高于第一电压电平的第二电压电平来进行操作。使用第二电压电平来为第一子系统的存储器供电的一种方法是将VDD_MX增加到第二电压。然而,由于与所有子系统相关联的所有存储器共享VDD_MX,所以与在标称模式中操作的子系统相关联的一些存储器可以使用更高的第二电压电平进行操作(即使这是不需要的,并且这也浪费了电力)。
发明内容
下面呈现了本公开的一个或多个方面的简化概述,以便提供对这些方面的基本理解。该概述不是对本公开的所有预期特征的广泛概述,既不旨在标识本公开的所有特征的关键元素或重要元素,也不旨在描绘本公开的任何特征或所有特征的范围。其唯一目的是以简化形式呈现本公开的一个或多个方面的一些概念,作为稍后呈现的具体实施方式的序言。
在一些方面中,本公开提供了一种计算设备。该计算设备包括存储器,存储器包括多个部分,多个部分能够单独地电力崩溃(individually power collapsible)。计算设备还包括第一电压轨,第一电压轨供应第一电压。计算设备还包括第二电压轨,第二电压轨供应第二电压。计算设备还包括多个开关电路,每个开关电路被配置为将多个部分中的一个对应部分与第一电压轨或第二电压轨选择性地耦合。计算设备还包括控制器,控制器被配置为基于存储器的当前主动模式和多个部分中的每个部分的当前操作模式,控制多个开关电路中的每个开关电路。
在一些方面中,本公开提供了一种用于将存储器的部分选择性地耦合到不同电压轨的方法。方法包括确定存储器的当前主动模式。方法还包括确定存储器的多个部分中的每个部分的当前操作模式,这些部分能够单独地电力崩溃。方法还包括:基于存储器的当前主动模式和多个部分中的每个部分的当前操作模式,控制多个开关电路中的每个开关电路,每个开关电路被配置为,将多个部分中的对应一部分与第一电压轨或第二电压轨选择性地耦合。
在一些方面中,本公开提供了一种计算设备。计算设备包括用于存储数据的器件,器件包括多个部分,该多个部分能够单独地电力崩溃。计算设备还包括用于供应第一电压的器件。计算设备还包括用于供应第二电压的器件。计算设备还包括多个器件,该多个器件用于基于用于存储数据的器件的当前主动模式和多个部分中每个部分的当前操作模式,将多个部分中的每个对应一部分与用于供应第一电压的器件或用于供应第二电压的器件选择性地耦合。
在一些方面中,本公开提供一种非暂态计算机可读介质,其上存储有指令,当由电路执行该指令时,使得电路执行用于将存储器的部分选择性地耦合到不同电压轨的方法。方法包括:确定存储器的当前主动模式。方法还包括:确定存储器的多个部分中的每个部分的当前操作模式,多个部分能够单独地电力崩溃。方法还包括:基于存储器的当前主动模式和多个部分中的每个部分的当前操作模式,控制多个开关电路中的每个开关电路,每个开关电路被配置为将多个部分中的对应一部分与第一电压轨或第二电压轨选择性地耦合。
通过阅读下面的具体实施方式,将更加充分地理解本发明的这些和其他方面。在结合附图阅读以下对本发明的具体示例性实施例的描述之后,对于本领域技术人员而言,本发明的其他方面、特征和实施例将变得显而易见。虽然可以相对于下文的某些实施例和附图对本发明的特征进行了讨论,但是本发明的所有实施例可以包括本文中所讨论的有利特征中的一个或多个有利特征。换句话说,虽然一个或多个实施例可以讨论为具有某些有利特征,但是根据本文中所讨论的本发明的各个实施例,也可以使用一个或多个这种特征。以类似方式,虽然下文的示例性实施例可以作为设备实施例、系统实施例或方法实施例进行讨论,但是应当理解,可以在各种设备、系统和方法中实现这种示例性实施例。
附图说明
为了可以详细地理解本公开的上述特征的方式,可以通过参考各个方面来进行上文所简要概述的更具体描述,其中一些方面在附图中图示。然而,应当指出,因为该描述可以承认其他等同方面,所以附图仅图示了本公开的某些典型方面,因此不应被认为是对其范围的限制。
图1是根据本公开的某些方面的计算设备的简化示意图。
图2是根据本公开的某些方面的可以被包括在图1的计算设备中的开关电路的简化示意图。
图3是根据本公开的某些方面的可以被包括在图1的计算设备中的开关电路的简化示意图。
图4是图示了根据本公开的某些方面的用于将存储器的部分选择性地耦合到不同电压轨的示例操作的流程图。
具体实施方式
下文结合附图所阐述的具体实施方式旨在作为各种配置的描述,并且不旨在表示可以实践本文中所描述的概念的唯一配置。具体实施方式包括具体细节,用于提供对各种概念的透彻理解。然而,对于本领域技术人员而言,显而易见的是,可以在没有这些具体细节的情况下实践这些概念。在一些实例中,以框图形式示出了公知结构和部件,以免使这些概念晦涩难懂。
尽管鉴于以集成电路(例如,SoC)作为计算设备的示例对本公开的教导进行了说明,但是该教导可适用于其他领域。所公开的教导不应被解释为限于SoC设计或所图示的实施例。所图示的实施例仅是描述和说明本文中所公开的发明教导的示例的载具。
图1是根据本公开的某些方面的示例性计算设备100的简化示意图。具体地,计算设备100被示出为SoC,并且在本文中被称为SoC 100。SoC 100可以包括多于或少于所示出的部件的部件,SoC 100还可以通过诸如外围部件互连快速(PCIe)、通用串行总线(USB)、串行外围接口(SPI)等的一个或多个芯片-芯片接口与其他芯片互连。
如所示出的,SoC 100包括CPU子系统(CPUSS)105。CPUSS 105包括多个CPU核111、112、121和122。尽管CPUSS 105被示出为具有特定数目的CPU核,但是应当指出,在CPUSS105中可以具有更多或更少个核。另外,CPU核111和112是集群110的一部分,而CPU核121和122是集群120的一部分。再者,尽管示出了具有特定数目的CPU集群,但是CPUSS 105可以包括更多或更少个集群。另外,每个集群可以包括相同或不同数目的CPU核。CPU核111、112、121和122可以是相同类型的CPU核,也可以是不同类型(例如,ARM设计、非ARM设计等)的CPU核。另外,给定集群(例如,CPU集群110或120)的CPU核可以是相同类型的CPU核,也可以是不同类型(例如,集群内big.LITTLE设计、基于集群的big.LITTLE设计等)的CPU核。big.LITTLE设计可以指一种计算架构,该计算架构包括提供节省电池的低电力、慢速度处理器核(例如,LITTLE)以及提供更好处理性能的高电力、高速度的处理器核(例如,big)。
另外,CPUSS 105可以包括CPU资源,诸如由CPU核用于存储器存储的一个或多个易失性存储器(例如,高速缓存器)。例如,CPUSS105包括高速缓存器113、114、116、123、124、126和130。高速缓存器113、114、123和124可以专用于CPU核(例如,L1高速缓存器),这意味着高速缓存器113、114、123和124中的每个高速缓存器与CPU核111、112、121和122中的一个CPU核相关联,并且由其使用。如所示出的,高速缓存器113、114、123和124分别与CPU核111、112、121和122相关联。高速缓存器116和126可以专用于CPU集群(例如,L2高速缓存器),这意味着高速缓存器116和126中的每个高速缓存器与CPU集群110和120中的一个CPU集群的CPU核中的每个CPU核相关联,并且由其使用。如所示出的,高速缓存器116和126分别与CPU集群110和120相关联。因而,由CPU核111和112可以共享高速缓存器116,并且由CPU核121和122可以共享高速缓存器126。高速缓存器130可以专用于CPUSS(例如,L3高速缓存器),这意味着CPUSS 105的CPU核111、112、121和122共享高速缓存器130。应当指出,CPUSS 105可以包括与所示出的CPU资源相比更多或不同的CPU资源。
SoC 100还可以包括一个或多个附加CPUSS、诸如GPUSS 107的一个或多个GPUSS以及诸如DSPSS 109的一个或多个DSPSS。在某些方面中,与CPUSS 105相似,GPUSS 107和DSPSS 109中的每项可以具有其自身的计算核和易失性存储器。SoC 100的内部部件可以通过总线(未示出)耦合在一起。应当指出,尽管关于CPUSS和CPU核作为计算核对某些方面进行了描述,但是本文中的技术和方面也可以用于具有其他计算核类型(例如,GPUSS、DSPSS等)的其他子系统类型(例如,GPU、DSP等)。
SoC 100的每个子系统CPUSS 105、GPUSS 107和DSPSS 109分别由单独电压轨141、143和145供电。具体地,电压轨141、143和145被配置为分别向CPUSS 105、GPUSS 107和DSPSS 109供应电压(其被称为VDD_APC),诸如为CPUSS 105、GPUSS 107和DSPSS 109的计算核供电。电压轨141向CPUSS 105供应第一电压VDD_APC_1,电压轨143向GPUSS 107供应第二电压VDD_APC_2,并且电压轨145向DSPSS 109供应第三电压VDD_APC_3。尽管未示出,但是在某些方面中,每个集群可以由单独电压轨供电。
另外,SoC 100的每个子系统CPUSS 105、GPUSS 107和DSPSS 109由公共电压轨150供电。具体地,电压轨150被配置为向CPUSS 105、GPUSS 107和DSPSS 109中的每项供应电压(其被称为VDD_MX),诸如为CPUSS 105、GPUSS 107和DSPSS 109中的每个的高速缓存器供电。
如所讨论的,每个子系统CPUSS 105、GPUSS 107和DSPSS 109可以被配置为在不同的主动操作模式(例如,标称模式、加速模式等)中运行,其中子系统的计算核在不同的频率处运行。例如,CPUSS 105可以在标称模式中运行,其中CPU核111、112、121和122在第一频率处运行,并且可以在加速模式中运行,其中CPU核111、112、121和122在第二频率处运行,该第二频率高于第一频率。因而,在CPUSS 105中的高速缓存器113、114、116、123、124、126和130还可以需要能够在CPUSS 105在标称模式中时以第一频率处置存储器事务,并且需要能够在CPUSS 105在加速模式中时以第二频率处置存储器事务。高速缓存器113、114、116、123、124、126和130在第二频率处运行所需要的电压可以高于在第一频率出运行所需要的电压。
每个子系统的各个计算核还可以能够在主动模式、或在诸如电力崩溃模式、保留模式等的一个或多个低电力模式中运行。例如,CPU核111、112、121和122的每个CPU核可以在与CPUSS 105的主动操作模式相对应的主动模式(例如,加速模式或标称模式)、保留模式或电力崩溃模式中运行。在保留模式中,可以对计算核进行时钟门控,并且可以保留与计算核相关联的易失性存储器,以便在不改变值的情况下保持在易失性存储器中存储的当前值。在电力崩溃模式中,可以对易失性存储器进行刷新(例如,到非易失性存储装置)。在保留模式/电力崩溃模式中,计算核可以由供应较低电压(例如,低于VDD_MX和VDD_APC的保留电压)(未示出)的不同轨供电,也可以不对计算核供电。
在某些方面中,SoC 100包括开关电路(例如,其被称为阵列电力复用器(APM)),该开关电路允许诸如高速缓存器113、114、116、123、124、126和130的易失性存储器选择性地耦合到供应VDD_APC的电压轨(诸如电压轨141),或耦合到供应VDD_MX的电压轨(诸如电压轨150)。
图2是根据本公开的某些方面的可以被包括在SoC 100中的开关电路200的简化示意图。具体地,开关电路200被示出为耦合到关于图1所描述的高速缓存器130。应当指出,尽管关于高速缓存器130对某些示例进行了描述,但是在本文中所讨论的技术可以被应用于其他合适类型的存储器。
开关电路200包括数个开关205。开关205可以被称为APM拼片。每个开关205可以被配置为选择性地耦合到供应VDD_APC的电压轨141和供应VDD_MX的电压轨150。例如,开关205可以包括电路(例如,晶体管),以在一时间处选择性地耦合到电压轨141或电压轨150。每个开关205还被耦合到电力轨210。因而,可以对开关205进行切换以便在一时间处将电压轨141或电压轨150耦合到电力轨210。
高速缓存器130可以是能够单独地电力崩溃存储器的示例,并且还可以被划分为能够单独地电力崩溃的部分220(例如,诸如与单独可寻址高速缓存器线相对应的存储器实例)。例如,如所示出的,高速缓存器130被划分到不同部分220中,这些不同部分220被示出为探听滤波器(被单独示出为部分220)和具有对应标签RAM的数据RAM(其一起被示出为部分220),该RAM存储用于关联数据的标签。在某些方面中,如果特定部分220被置于低电力模式(例如,保留模式或电力崩溃模式)中,则数据RAM和对应标签RAM可以一起被置于低电力模式中。
经由一个或多个开关230,每个部分220可以选择性地耦合到以下各项中的一项:电力轨210(例如,当处于主动模式时)、无电压源(例如,当处于电力崩溃模式时)、或保留电压源(例如,被示出为承载保留电压的电力轨212)(例如,当处于保留模式时)。在某些方面中,在一起被控制的电力轨212或电力轨210与单个部分220之间可以存在多个开关230(未示出),该多个开关230与单个部分220相关联,以减小沿着跨开关230到单个部分220的路径的电阻,从而提高了电力传送效率。保留电压源可以被配置为供应低于VDD_APC或VDD_MX的电压(例如,其被称为保留电压)。因而,在某些方面中,可以从电力轨210向每个部分220供应电压,可以不从电力轨210向每个部分220供应电压,或可以从电力轨210向每个部分220供应保留电压。例如,对于部分220,如果对应的一个或多个开关230没有被耦合到电压源,则不向该部分220供应电压。另外,对于部分220,如果对应的一个或多个开关230耦合到电力轨210,则向部分220供应VDD_APC或VDD_MX(基于开关205的开关)。对于部分220,如果对应的一个或多个开关230耦合到保留电压源,则向部分220供应保留电压。
在某些方面中,作为每个部分220选择性地可耦合到同一电力轨210的替代,每个部分220可以选择性地可耦合到单独电力轨(诸如关于图3描述的,其中每个部分320可耦合到单独电力轨段310)。在某些这样的方面中,可以移除一个或多个开关230,并且每个部分220反而可以直接耦合到单独电力轨。在这样的方面中,在每个电力轨上的电压可以由对应开关205控制,以将部分220置于以下各项中的一项中:主动模式、电力崩溃模式或保留模式。
开关电路200还包括电源管理控制器240。电源管理控制器240被配置为控制开关230。例如,对于每个部分220,电源管理控制器240被配置为控制对应开关230,以将部分220选择性地耦合到以下各项中的一项:电力轨210、无电压源、或保留电压源,以将部分220分别置于以下各项中的一项中:主动模式、电力崩溃模式或保留模式。在某些方面中,电力管理控制器240被配置为基于关联计算核的当前操作模式(例如,主动模式、保留模式或电力崩溃模式)来控制用于每个部分220的开关230,以在当前操作模式中对部分220进行操作。
例如,如果诸如高速缓存器130的存储器仅与给定计算核相关联,并且该计算核被置于主动模式中,则存储器的每个部分220也可以被置于主动模式中。如果诸如高速缓存器130的存储器仅与给定计算核相关联,并且该计算核被置于低电力模式(例如,保留模式或电力崩溃模式)中,则存储器的每个部分220也可以被置于低功耗模式中。
如果在计算核之间共享存储器,并且与存储器相关联的一个或多个计算核被置于低电力模式中,则该存储器的一部分(例如,部分220的数目与被置于低电力模式中的、与存储器相关联的计算核的数目成比例)也可以对应地被置于低电力模式中。
在某些方面中,在部分220中的每个部分与高速缓存器130的标签或路径相对应。在某些方面中,按计算核对部分220进行划分,以及将部分220分配给特定计算核,并且该部分220专用于该特定计算核。因而,可以基于对应计算核的模式来控制部分220。在某些方面中,在低电力模式或主动模式中操作的部分220的数目是基于SoC100的电力和性能要求(例如,动态要求)的。
开关电路200还包括APM控制器250,其部分控制开关205的切换。开关电路200还包括存储器阵列定序器(MAS)260,其部分控制开关205的切换。
具体地,APM控制器250和MAS 260可以被配置为基于CPUSS105的主动操作模式,将电力轨210选择性地耦合到电压轨141或电压轨150。例如,如果CPUSS 105处于标称模式中,则APM控制器250和MAS 260被配置为对开关205进行切换,以将电力轨210耦合到电压轨150。此外,如果CPUSS 105处于加速模式中,则APM控制器250和MAS 260被配置为对开关205进行切换,以将电力轨210耦合到电压轨141。在某些方面中,APM控制器250可以被配置为向MAS 260指示开关205是应当被切换为耦合到电压轨150还是耦合到电压轨141。MAS 260可以被配置为将开关205的切换串行化,以如由APM控制器250所指示地耦合到电压轨150或电压轨141。
如所讨论的,如果诸如高速缓存器130的存储器仅与给定计算核相关联,并且该计算核被置于低电力模式(例如,保留模式或电力崩溃模式)中,则存储器的每个部分220也可以被置于低电力模式(基于由电力管理控制器240对开关230进行的操作)中。
然而,如果诸如高速缓存器130的存储器在主动模式中与一个或多个计算核相关联,则基于由电力管理控制器240对开关230进行的操作,高速缓存器130的部分220中的至少一个部分220耦合到电力轨210。因而,APM控制器250和MAS 260被配置为如果CPUSS 105的主动操作模式发生改变(例如,从加速模式改变为标称模式,反之亦然),则执行对开关205的切换,以确保任何主动部分220从电力轨210接收适当电压。因此,如果子系统CPUSS105从一个模式转换为另一模式(例如,从标称模式转换为加速模式),则基于用于将诸如高速缓存器130的相关联的存储器从耦合到一个电压轨(例如,电压轨150)切换到耦合到另一电压轨(例如,电压轨141)的延迟时间,在开关中将存在延迟时间。具体地,在对开关205进行切换、以改变电力轨210从一个电压轨的耦合到另一电压轨的耦合时存在延迟时间,从而在改变CPUSS 105的主动操作模式中导致了延迟。
如所讨论的,MAS 260可以被配置为对切换开关205(例如,以任何次序)耦合到电压轨150或电压轨141(以如由APM控制器250指示的)进行串行化,这意味着对开关205一次一个地进行串行切换,以便诸如把包括在电压轨上的下降的浪涌管理考虑在内。在开关205之间的箭头指示用于执行从MAS 260到开关205的切换的控制信号的路径,其中如所示出的,每个开关205将控制信号传递到在串行路径中的下一路径。在某些方面中,用于切换子系统的存储器(诸如高速缓存器130)的开关205的数目可以基于存储器的部分220的数目。例如,可以选择开关205的数目,以处置在电压轨上的静态IR下降和动态IR下降。在某些方面中,动态IR下降是指当存在与在相同时钟沿上的所有部分220相关联的主动事务时情况最糟糕的IR下降。因此,存储器越大,延迟时间就越长。另外,由于用于开关205的泄漏和拨动电力而导致的功耗也与开关205的数目成比例。在开关205之间示出了点,以指示可能存在数目与所图示的开关的数目不同的开关205。进一步地,仅出于易于说明的目的,开关205被示出为与单独部分220相对应的单独组,并且不应推断为将一个组的开关205局限于仅向特定部分220供电。
基于开关电路200的设计,在主动模式中基于子系统的主动操作模式(例如,标称模式或加速模式),与至少一个计算核相关联的子系统中的所有存储器通过切换开关205的所有开关而耦合到VDD_MX或VDD_APC。这意味着基于(多个)对应计算核的状态,不管存储器的单个部分220的状态(例如,主动模式(例如,加速模式或标称模式)或低电力模式)如何,都基于子系统的主动操作模式来对与存储器相关联的所有开关205进行切换。如所讨论的,因为也对在低电力模式中用于存储器的部分220的开关205进行了切换,所以这导致了过量的延迟时间和功耗。
因而,本文中的某些方面涉及用于基于部分是否处于降低的电力模式还是主动模式中,来选择性地将存储器结构的部分耦合到第一电压轨或第二电压轨的系统和方法。
图3是根据本公开的某些方面的可以被包括在SoC 100中的开关电路300的简化示意图。具体地,开关电路300被示出为耦合到关于图1所描述的高速缓存器130。应当指出,尽管关于高速缓存器130,对某些示例进行了描述,但是本文中所讨论的技术可以被应用于其他合适类型的存储器。
开关电路300可以与关于图2所讨论的开关电路200相似,并且包括与开关电路200相同的一些部件。具体地,开关电路300包括多个开关305,其可以与开关205相同、并且每次被选择性地耦合到电压轨141或电压轨150。然而,代替将开关305中的每个开关耦合到相同电力轨,不同的开关305(例如,开关305的集合)耦合到不同的电力轨310,这可以称为电力轨段310。
进一步地,高速缓存器130被划分为不同的单独可崩溃部分320(例如,与关于图2所述的部分220相同)。每个部分320(或部分320的集合)可以与单独电力轨段310相关联。进一步地,每个电力轨段310可以与一个或多个开关305相关联,并且耦合到该一个或多个开关305。与电力轨段310相关联的开关305的数目可以对应于与电力轨段310相关联的部分320的尺寸。
开关电路300还包括一个或多个开关330,其可以与开关230类似,该一个或多个开关330将每个部分320选择性地耦合到以下各项中的一项:其关联电力轨段310(例如,当处于主动模式时)、无电压源(例如,当处于电力崩溃模式时)和/或保留电压源(未示出)(例如,当处于保留模式时)。
开关电路300还包括与电力管理控制器240相似的电力管理控制器340。电力管理控制器340被配置为控制开关330。例如,对于每个部分320,电力管理控制器340被配置为控制对应开关330,以将部分320选择性地耦合到以下各项中的一项:其关联电力轨段310、无电压源或保留电压源,以将部分320分别置于以下各项中的一项中:主动模式、电力崩溃模式或保留模式。在某些方面中,电力管理控制器340被配置为基于关联计算核的操作模式(例如,主动模式、保留模式或电力崩溃模式)来控制每个部分320的开关330(如关于图2所讨论的)。电源管理控制器340还包括串行器342,如果多个部分320要在一时间处切换操作模式,则对不同部分320的开关330的切换进行串行化。
在某些方面中,可以移除一个或多个开关330,并且每个部分320反而可以直接耦合到关联电力轨段310,并且在电力轨段310上的电压可以由对应开关305控制,以将部分320置于以下各项中的一项中:主动模式、电力崩溃模式或保留模式(诸如下文关于提供保留电压的开关305所讨论的)。在这样的方面中,电力管理控制器340可以被配置为与对应MAS 360通信以控制开关305,其中每个部分320与单独MAS 360相关联。如关于MAS 260所解释的,MAS 360被配置为对开关305的切换进行串行化(如下文所进一步讨论的)。
开关电路300还包括APM控制器350和多个MAS 360,其中每个部分320与一个MAS360相关联。另外,开关电路300包括MAS选择器365、缩放器367(例如,APM拼片菊花链缩放器)、以及多个多路复用器369,其中每个MAS 360与一个多路复用器369相关联。APM控制器350、多个MAS 360、MAS选择器365、缩放器367和多个多路复用器369一起可以控制开关305的切换。经由MAS选择器365,电力管理控制器340也被连接到多个MAS 360,以部分控制开关305的切换(如下文所进一步讨论的)。
与其中基于包括高速缓存器130的子系统的主动操作模式,对所有开关205进行相同切换的开关电路200不同,开关电路300被配置为,基于包括高速缓存器130的子系统的主动操作模式和开关305与之相关联的部分320的当前操作模式两者,对开关305进行选择性地切换。
例如,在某些方面中,如果特定部分320基于一个或多个关联的计算核处于低电力模式中而处于低电力模式(例如,保留模式或电力崩溃模式)中,并且当子系统从一个操作模式(例如,标称模式)改变为另一操作模式(例如,加速模式),则不对与特定部分320相关联的开关305进行切换。如果特定部分320基于一个或多个关联的计算核处于主动模式中而处于主动模式中,并且子系统从一个操作模式(例如,标称模式)改变为另一操作模式(例如,加速模式),则对与特定部分320相关联的开关305进行切换。因而,即使子系统的主动操作模式已经被改变,由于部分320不是主动的,所以也不对处于低电力模式中的部分320的开关305进行切换,从而减少了延迟时间并且节省了切换电力。
在某些方面中,如果处于低电力模式中的部分320被切换到主动模式,诸如基于一个或多个关联的计算核被从低电力模式切换到主动模式,则将对应开关305进行切换(如果需要的话),以基于子系统的当前主动操作模式来将部分320耦合到电压轨141或电压轨150。
在某些方面中,电力管理控制器340耦合到MAS选择器365,并且电力管理控制器340被配置为向MAS选择器365提供指示哪些部分320处于低电力模式的信息。MAS选择器365还耦合到每个MAS 360,并且被配置为将每个MAS 360的状态设置为主动状态或非主动状态。具体地,MAS选择器365被配置为基于其关联部分320的操作模式(即,低电力模式或主动模式)来设置MAS 360的状态。对于具有处于低电力模式的关联部分320的MAS 360,MAS选择器365被配置为通过向MAS 360提供将MAS 360的状态设置为非主动状态的指示,来将MAS360设置为非主动状态。对于具有处于主动模式中的关联部分320的MAS 360,MAS选择器365被配置为通过向MAS 360提供将MAS 360的状态设置为主动状态的指示,来将MAS 360设置为主动状态。在某些方面中,仅当确定MAS 360应当从一个状态改变为另一状态时,MAS选择器365才向MAS 360提供指示。
APM控制器350还(例如,直接地、经由其他MAS 360、和/或经由多路复用器369)耦合到每个MAS 360。APM控制器350被配置为向处于主动状态的MAS 360发送用于切换对应开关305的触发信号。在某些方面中,基于多路复用器369的操作,对与多个MAS 360中的每个MAS相对应的开关305进行串行(例如,以从探听滤波器到数据RAM3/标签RAM 3的顺序方式)控制。因而,依据MAS 360的状态,首先对与一个MAS 360相对应的开关305进行切换或不对其进行切换。在完成对与一个MAS 360相对应的开关305进行的选择性切换之后,接着对与下一MAS 360相对应的开关305进行选择性切换,依此类推。具体地,如下文所讨论的,触发可以从一个MAS 360传递到在串行中的下一MAS 360。
在某些方面中,APM控制器350向与探听滤波器部分320相关联的第一MAS 360以及与该第一MAS 360相关联的多路复用器369发送触发(例如,开关信号)。第一MAS 360、对应多路复用器369、对应开关305、对应部分320、对应开关330和对应电力轨段310被示出为由框302划界,以供参考。第一MAS 360被配置为基于第一MAS 360的状态,来向其对应开关305发送开关信号,或不向其对应开关305发送开关信号(例如,旁路、防止切换等)。如果第一MAS 360处于非主动状态,则其被配置为不向与第一MAS 360相对应的开关305传递开关信号。如果第一MAS 360处于主动状态,则其被配置为向与第一MAS 360相对应的开关305发送开关信号。因而,与第一MAS 360相对应的开关305切换。然后,开关信号从与第一MAS 360相对应的开关305传递到与第一MAS 360相关联的多路复用器369。从与MAS 360相对应的开关305传递到与MAS 360相关联的多路复用器369的开关信号,可以与开关305的切换完成的ACKNOWLEDGMENT相对应。ACKNOWLEDGMENT还可以被发送回到第一MAS 360,作为切换成功完成的、对第一MAS 360的反馈。
与第一MAS 360相对应的多路复用器369被配置为向下一MAS 360及其对应复用器369传递直接从APM控制器350接收的开关信号、或者从与第一MAS 360对应的开关305接收的开关信号。具体地,如果第一MAS 360处于主动状态,则对应多路复用器369被配置为向下一MAS 360及其对应的多路复用器369传递从与第一MAS 360相对应的开关305接收的开关信号。这确保了仅在已经对与先前MAS 360相对应的开关进行了切换之后,下一MAS 360才接收开关信号、并且控制其对应的开关305,从而确保了与不同的MAS 360相对应的开关305的切换串行进行。如果第一MAS 360处于非主动状态,则对应的多路复用器369被配置为向下一MAS 360及其对应的多路复用器369传递直接从APM 350接收的开关信号(或对于后续MAS 360,直接从与先前MAS 360相对应的多路复用器369接收的开关信号)。这允许与下一MAS 360相对应的开关305由下一MAS 360更快地控制,而无需等待来自与先前MAS 360相对应的开关305的信号。如下文所进一步讨论的,由缩放器367执行对要传递其开关信号的多路复用器369的控制。后续MAS 360和对应的多路复用器369以相似方式进行配置,以将对应开关305进行选择性地切换、并且传递开关信号,并且该过程针对每个MAS 360串行继续。因而,接收到开关信号、并且处于主动状态的任何MAS 360都会使得与MAS 360相关联的开关305基于CPUSS 105的当前主动状态来将对应部分320的对应电力轨段310切换、并且耦合到电压轨141或电压轨150。
APM控制器350还耦合到缩放器367,并且APM控制器350被配置为确定其子系统(例如,CPUSS 105)的当前主动操作模式。在某些方面中,如所讨论的,APM控制器350控制缩放器367以控制多路复用器369在向第一MAS 360发送触发之前,选择地传递开关信号中的一个开关信号。如果APM控制器350确定CPUSS 105的当前主动操作模式已经发生了改变(例如,从标称模式改变为加速模式,反之亦然),则APM控制器350向缩放器367发送指示CPUSS105在当前主动操作模式中发生改变的触发。
缩放器367还耦合到每个MAS 360。当缩放器367接收到指示在CPUSS 105的当前主动操作模式中发生改变的触发时,缩放器367被配置为检查每个MAS 360的当前状态。基于每个MAS 360的当前状态,缩放器367被配置为控制每个多路复用器369。例如,如所讨论的,每个部分320与MAS 360相关联,并且每个MAS 360与多路复用器369和一个或多个开关305相关联。
例如,再次关于框302,如果与探听滤波器部分320相对应的第一MAS 360处于主动状态,这意味着探听滤波器部分320处于主动模式中,则如所讨论的,缩放器367被配置为控制与第一MAS 360相对应的多路复用器369,向下一MAS 360及其对应的多路复用器369传递从与第一MAS 360相对应的开关305接收的开关信号。如果与探听滤波器部分320相对应的第一MAS 360处于非主动状态,这意味着探听滤波器部分320处于低电力模式,则如所讨论的,缩放器367被配置为控制与第一MAS 360相对应的多路复用器369向下一MAS 360及其对应的多路复用器369传递直接从APM控制器350接收的开关信号(或对于后续MAS 360,直接从与先前MAS 360相对应的多路复用器369接收的开关信号)。
因而,如所讨论的,缩放器367、多路复用器369和MAS 360被配置为基于在CPUSS105的当前主动操作模式中的改变,来对能够被触发以进行切换的开关305的数目进行缩放。具体地,没有传递开关信号的开关305的数目越大,能够被触发进行切换的开关305的数目大小越小。例如,能够被触发以进行切换的开关305的数目大小可以在从仅与探听滤波器相关联的开关305的数目到与所有部分320相关联的开关305的数目的范围内。
如所讨论的,一旦缩放器367已经对每个多路复用器369进行了适当控制,它就将缩放的完成通信到APM控制器350,因此APM控制器350可以将开关信号发送到第一MAS 360。
更一般地,每个MAS 360可以被配置为基于来自电力管理控制器340的信息,从APM控制器350接收指示CPUSS 105的当前主动操作模式的信息,并且从MAS选择器365接收请求根据需要而改变MAS 360的状态的信号。然后,MAS 360可以相应地控制与MAS 360相关联的开关305。具体地,如果MAS 360的状态为主动、并且CPUSS105的当前主动操作模式发生了改变,则MAS 360基于CPUSS 105的当前主动操作模式来控制开关305。如果MAS 360的状态为非主动,则MAS 360不会基于CPUSS 105的当前主动操作模式来对开关305进行切换,而是可以将开关305保持处于其当前状态中。
在某些方面中,APM控制器350还耦合到MAS选择器365,并且被配置为向MAS选择器365提供指示CPUSS 105的当前主动操作模式的信息。如果MAS选择器365从电力管理控制器340接收到处于低电力模式的特定部分320已经改变为主动模式的信息,则MAS选择器365向与该部分320相关联的MAS 360指示进入主动状态,并且MAS选择器还指示CPUSS 105的当前主动操作模式。然后,如所讨论的,MAS 360可以基于CPUSS 105的当前主动操作模式来控制与部分320相关联的开关305。因而,当基于CPUSS 105的当前主动操作模式来从低电力模式切换到主动模式时,部分320耦合到适当电压轨141或150。
在某些方面中,如果特定部分320处于保留模式,则对应MAS 360可以通过控制对应的开关305来将电压从电压轨150或电压轨140提供给部分320(例如,对应于跨开关305的二极管电压降),来提供用于保持存储器部分处于从电压轨150或电压轨140保留的电压的一些或全部电压(例如,160mV)。例如,即使当开关305“断开”时(其中开关305是晶体管),在开关305两端可以存在与保留电压相对应的二极管压降。这样就可以减少泄漏电力,并且节省电力。例如,与该部分相关联的电力轨段310可以是保留电压源的至少一部分。
图4是图示了根据本公开的某些方面的用于将存储器的部分选择性地耦合到不同电压轨的示例操作的流程图。例如,可以由包括开关电路300或另一合适电路的SoC 100的一个或多个控制器执行图4的操作。这样的控制器可以包括电源管理控制器340、APM控制器350、多个MAS 360、MAS选择器365、缩放器367和多个多路复用器369的功能或电路。
在步骤405处,与子系统相关联的控制器确定子系统的当前主动操作模式。例如,控制器可以从另一控制器接收信息,以切换到新的主动操作模式。子系统的当前主动操作模式还可以与子系统的存储器的当前主动模式(例如,标称模式或加速模式)相对应。
在步骤410处,控制器确定存储器的多个部分中的每个部分的当前操作模式(例如,主动模式、电力崩溃模式或保留模式),该多个部分能够单独地电力崩溃。例如,存储器的多个部分中的每个部分的当前操作模式,可以是基于与存储器相关联的一个或多个计算核的当前操作模式的。
在步骤415处,控制器基于子系统的当前主动操作模式和存储器的多个部分中的每个部分的当前操作模式,来控制多个开关电路(例如,每个开关电路包括一个或多个开关)。例如,在某些方面中,多个开关电路中的每个开关电路耦合到存储器的多个部分中的一个部分,并且多个开关电路中的每个开关还选择性地耦合到供应第一电压的第一电压轨和供应第二电压的第二电压轨中的一个电压轨。因而,控制器被配置为控制每个开关电路,以基于子系统的当前主动操作模式和存储器的部分的当前操作模式,来将存储器的对应部分选择性地耦合到第一电压轨和第二电压轨中的一个电压轨。
在某些方面中,控制器被配置为当第一存储器部分的当前操作模式是保留模式时,使得多个开关电路中的第一开关电路,基于来自第一电压轨或第二电压轨中的一个电压轨的电力,来向多个存储器部分中的第一存储器部分供应保留电压,其中该保留电压小于第一电压和第二电压。
在某些方面中,控制器被配置为当第一存储器部分的当前操作模式是低电力模式,并且存储器从第一主动模式改变为第二主动模式时,防止多个开关电路中的耦合到第一存储器部分的第一开关电路进行切换。在某些方面中,控制器被配置为当第一存储器部分的当前操作模式为主动模式、并且存储器从第一主动模式改变为第二主动模式时,使得多个开关电路中的耦合到第一存储器部分的第一开关电路进行切换。
在某些方面中,控制器被配置为当第一存储器部分从低电力模式改变为主动模式时,使得多个开关电路中的耦合到第一存储器部分的第一开关电路,基于存储器的当前主动模式,来将第一存储器部分选择性地耦合到第一电压轨或第二电压轨。
在一些配置中,(多个)术语‘通信(communicate)’、‘通信中(communicating)’和/或‘……的通信(communication)’可以是指‘接收(receive)’、‘接受中(receiving)’和‘……的接收(reception)’和/或其他相关或合适的方面,而不必偏离本公开的范围。在一些配置中,(多个)术语‘通信(communicate)’‘通信中(communicating)’和/或‘……的通信(communication)’可以是指‘传输(transmit)’、‘传输中(transmitting)’和‘……的传输(transmission)’和/或其他相关或合适的方面,而不必偏离本公开的范围。
在本公开中,词语“示例性”用于意指“用作示例、实例或说明”。本文中描述为“示例性”的任何实现方式或方面不必被解释为比本公开的其他方面优选或有利。同样,术语“方面”并不要求本公开的所有方面都包括所讨论的特征、优点或运算模式。术语“耦合”在本文中用于指两个结构之间的直接电耦合或间接电耦合。例如,如果对象A物理触摸对象B,而对象B触摸对象C,则即使对象A和C彼此之间没有直接物理接触,它们仍然可以视为彼此耦合。比如,即使第一对象从不直接与第二对象物理接触,第一对象也可以耦合到第二对象。术语“电路(circuit)和电路(circuitry)”被广泛使用,并且旨在包括电气设备和导体的硬件实现方式,这些电气设备和导体当被连接和配置时,使得能够执行本公开中所描述的功能,而不受电子电路的类型的限制。
本文中所图示的部件、步骤、特征和/或功能中的一个或多个部件、步骤、特征和/或功能可以重新布置和/或组合为单个部件、步骤、特征和/或功能,或以数个部件、步骤、特征和/或功能体现。在不脱离本文中所公开的新颖特征的情况下,还可以添加附加元件、部件、步骤和/或功能。本文中所说明的装置、设备和/或部件可以被配置为执行本文中所描述的方法、特征或步骤中的一个或多个方法、特征或步骤。本文中所描述的新颖算法也可以以软件高效实现和/或嵌入硬件中。
应当理解,所公开的方法中步骤的特定次序或层次是示例性过程的图示。基于设计偏好,应当理解,可以重新布置方法中步骤的特定次序或层次。除非本文中特别阐述,否则所附方法权利要求以示例次序呈现了各个步骤的要素,并且并不意味着局限于所呈现的特定次序或层次。
提供先前描述以使本领域的任何技术人员能够实践本文中所描述的各个方面。对于本领域技术人员而言,对这些方面的各种修改将是显而易见的,并且本文中所定义的一般原理可以应用于其他方面。因此,权利要求书不旨在局限于本文中所示出的各个方面,而是要符合与权利要求书的语言一致的完整范围,其中除非有特别说明,否则以单数形式提及元件并不旨在意指“一个且仅一个”,而是“一个或多个”。除非另有特别说明,术语“一些”是指一个或多个。提及项列表中的“至少一个”的短语是指那些项的任何组合,包括单个成员在内。例如,“a,b或c中的至少一个”旨在涵盖:b;c;a和b;a和c;b和c;以及a,b和c。本领域普通技术人员已知或以后将知道的,贯穿本公开内容所描述的各个方面的元素的所有结构等同物和功能等同物均明确地通过引用并入本文,并且旨在由权利要求书涵盖。而且,无论在权利要求书中是否明确叙述了这种公开内容,都不打算将本文中所公开的内容奉献于公众。除非使用短语“用于……的器件”明确表述元素或者在方法权利要求的情况下使用短语“用于……的步骤”表述元素,否则根据35U.S.C.§112(f)的规定,不得解释任何权利要求元素。
通过各种框、模块、部件、电路、步骤、过程、算法等(统称为“元素”)在具体实施方式中对这些装置和方法进行了描述并且在附图中进行了图示。可以使用硬件、软件或其组合来实现这些元素。将这些元素实现为硬件还是软件取决于特定应用以及强加于整个系统上的设计约束。
通过示例,一个元素或一个元素的任何部分或多个元素的任何组合可以使用包括一个或多个处理器的“处理系统”来实现。处理器的示例包括微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑设备(PLD)、状态机、门控逻辑、分立硬件电路、以及被配置为执行在整个本公开中描述的各种功能的其他合适硬件。处理系统中的一个或多个处理器可以执行软件。应当对软件进行广义解释为无论是被称为软件、固件、中间件、微码、硬件描述语言还是其他形式,都意指指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、固件、例程、子例程、对象、可执行文件、执行线程、过程、功能等。
因而,在一个或多个示例性实施例中,所描述的功能可以以硬件、软件或其组合来实现。如果以软件实现,则功能可以存储在计算机可读介质上或编码为一个或多个指令或代码。计算机可读介质包括计算机存储介质。存储介质可以是计算机可以访问的任何可用介质。作为示例而非限制,这种计算机可读介质可以包括RAM、ROM、EEPROM、PCM(相变存储器)、闪存、CD-ROM或其他光盘存储装置、磁盘存储装置或其他磁性存储设备、或可以用于以指令或数据结构形式携带或存储期望程序代码且可以由计算机访问的任何其他介质。如本文中所使用的磁盘和光盘包括光盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘和蓝光盘。上述的组合也应当包括在计算机可读介质的范围之内。
Claims (28)
1.一种计算设备,包括:
存储器,包括多个部分,所述多个部分能够单独地电力崩溃;
第一电压轨,供应第一电压;
第二电压轨,供应第二电压;
多个开关电路,每个开关电路被配置为,将所述多个部分中的对应部分与所述第一电压轨或所述第二电压轨选择性地耦合;以及
控制器,被配置为基于所述存储器的当前主动模式和所述多个部分中的每个部分的当前操作模式,来控制所述多个开关电路中的每个开关电路。
2.根据权利要求1所述的计算设备,其中所述控制器被配置为,当所述第一部分的所述当前操作模式是保留模式时,使得所述多个开关电路中的第一开关电路,基于来自所述第一电压轨或所述第二电压轨中的电压轨的电力,向所述多个部分中的第一部分供应保留电压,其中所述保留电压小于所述第一电压和所述第二电压。
3.根据权利要求1所述的计算设备,其中
所述控制器被配置为,当所述第一部分的所述当前操作模式为低电力模式、并且所述存储器从第一主动模式改变为第二主动模式时,防止所述多个开关电路中的耦合到第一部分的第一开关电路进行切换;以及
所述控制器被配置为,当所述第一部分的所述当前操作模式为主动模式、并且所述存储器从所述第一主动模式改变为所述第二主动模式时,使得所述多个开关电路中的耦合到所述第一部分的所述第一开关电路进行切换。
4.根据权利要求1所述的计算设备,其中所述控制器被配置为,当所述第一部分从低电力模式改变为主动模式时,使得所述多个开关电路中的耦合到第一部分的第一开关电路,基于所述存储器的所述当前主动模式,将所述第一部分选择性地耦合到所述第一电压轨或所述第二电压轨。
5.根据权利要求1所述的计算设备,其中所述控制器包括:
多个存储器阵列定序器,与所述多个开关电路和所述多个部分相对应;
存储器阵列定序器选择器,耦合到所述多个存储器阵列定序器,所述存储器阵列定序器选择器被配置为,基于所述对应部分的所述当前操作模式,来设置所述存储器阵列定序器中的每个存储器阵列定序器的状态;以及
阵列电力复用器控制器,被配置为当所述存储器从第一主动模式改变为第二主动模式时,向所述多个存储器阵列定序器中的每个存储器阵列定序器发送用于切换所述多个开关电路的触发信号,其中所述多个存储器阵列定序器中的每个存储器阵列定序器被配置为,基于所述存储器阵列定序器的所述状态,将所述触发信号选择性地传递到与所述触发信号相对应的开关电路。
6.根据权利要求5所述的计算设备,其中所述控制器还包括:
多个多路复用器,与所述多个存储器阵列定序器相对应;以及
缩放器电路,耦合到所述多个多路复用器,所述缩放器电路被配置为,使得所述多个多路复用器中的每个多路复用器,基于对应的存储器阵列定序器的状态,向所述存储器阵列定序器中的另一存储器阵列定序器传递从所述对应的存储器阵列定序器的对应的开关电路接收的触发信号、或旁路所述对应存储器阵列定序器所接收的触发信号。
7.根据权利要求1所述的计算设备,其中所述控制器被配置为串行切换所述多个开关电路。
8.一种用于将存储器的部分选择性地耦合到不同电压轨的方法,所述方法包括:
确定存储器的当前主动模式;
确定所述存储器的多个部分中的每个部分的当前操作模式,所述多个部分能够单独地电力崩溃;以及
基于所述存储器的所述当前主动模式,以及所述多个部分中的每个部分的所述当前操作模式,控制多个开关电路中的每个开关电路,每个开关电路被配置为将所述多个部分中的对应部分与第一电压轨或第二电压轨选择性地耦合。
9.根据权利要求8所述的方法,还包括:当第一存储器部分的所述当前操作模式是保留模式时,使得所述多个开关电路中的第一开关电路,基于来自所述第一电压轨或所述第二电压轨中的电压轨的电力,将保留电压供应给所述多个存储器部分的所述第一存储器部分,其中所述保留电压小于所述第一电压和所述第二电压。
10.根据权利要求8所述的方法,还包括:
当所述第一存储器部分的所述当前操作模式为低电力模式,并且所述存储器从第一主动模式改变为第二主动模式时,防止所述多个开关电路中的耦合到第一存储器部分的第一开关电路进行切换;以及
当所述第一存储器部分的所述当前操作模式是主动模式,并且所述存储器从所述第一主动模式改变为所述第二主动模式时,使得所述多个开关电路中的耦合到所述第一存储器部分的所述第一开关电路进行切换。
11.根据权利要求8所述的方法,还包括:当所述第一存储器部分从低电力模式改变为主动模式时,使得耦合到第一存储器部分的所述多个开关电路中的第一开关电路,基于所述存储器的所述当前主动模式,将所述第一存储器部分选择性地耦合到所述第一电压轨或所述第二电压轨。
12.根据权利要求8所述的方法,还包括:
当所述存储器从第一主动模式改变为第二主动模式时,向多个存储器阵列定序器中的每个存储器阵列定序器发送用于切换所述多个开关电路的触发信号,所述多个存储器阵列定序器对应于所述多个开关电路和多个部分;
基于所述对应部分的所述当前操作模式,设置所述存储器阵列定序器中的每个存储器阵列定序器的状态;以及
基于所述存储器阵列定序器的所述状态,将所述触发信号选择性地传递到所述触发信号相对应的开关电路。
13.根据权利要求12所述的方法,还包括:
基于所述对应存储器阵列定序器的所述状态,使得对应于所述多个存储器阵列定序器的多个多路复用器中的每个多路复用器,向所述存储器阵列定序器中的另一存储器阵列定序器传递从对应存储器阵列定序器的对应的开关电路接收的触发信号、或旁路对应存储器阵列定序器所接收的触发信号。
14.根据权利要求8所述的方法,还包括串行地切换所述多个开关电路。
15.一种计算设备,包括:
用于存储数据的器件,包括多个部分,所述多个部分能够单独地电力崩溃;
用于供应第一电压的器件;
用于供应第二电压的器件;以及
用于选择性地耦合的多个器件,用于基于用于存储数据的所述器件的当前主动模式和所述多个部分中的每个部分的当前操作模式,将所述多个部分中的每个对应的部分,选择性地耦合到用于供应所述第一电压的所述器件、或用于供应所述第二电压的所述器件。
16.根据权利要求15所述的计算设备,其中用于选择性耦合的所述多个器件中的第一器件被配置为,当所述第一部分的所述当前操作模式是保留模式时,基于来自用于供应所述第一电压的所述器件、或用于供应所述第二电压的所述器件的电力,向所述多个部分中的第一部分供应保留电压,其中所述保留电压小于所述第一电压和所述第二电压。
17.根据权利要求15所述的计算设备,还包括:
用于在所述第一部分的所述当前操作模式为低电力模式,并且用于存储数据的所述器件从第一主动模式改变为第二主动模式时,防止用于选择性地耦合的、所述多个器件中的耦合到第一部分的第一器件进行切换的器件;以及
用于在所述第一部分的所述当前操作模式为主动模式,并且用于存储数据的所述器件从所述第一主动模式改变为所述第二主动模式时,使得用于选择性地耦合的、所述多个器件中的耦合到所述第一部分的所述第一器件进行切换的器件。
18.根据权利要求15所述的计算设备,还包括:用于在所述第一部分从低电力模式改变为主动模式时,使得用于选择性地耦合的、所述多个器件中的耦合到所述第一部分的所述第一器件,基于用于存储数据的所述器件的所述当前主动模式,将所述第一部分选择性地耦合到用于供应所述第一电压的所述器件、或用于供应所述第二电压的所述器件的器件。
19.根据权利要求15所述的计算设备,还包括:
用于在用于存储数据的所述器件从第一主动模式改变为第二主动模式时,向多个存储器阵列定序器中的每个存储器阵列定序器发送针对用于选择性地耦合的所述多个器件的触发信号的器件,所述多个存储器阵列定序器对应于用于选择性地耦合的所述多个器件和多个部分;
用于基于所述对应部分的所述当前操作模式,设置所述存储器阵列定序器中的每个存储器阵列定序器的状态的器件;以及
用于基于所述存储器阵列定序器的所述状态,将所述触发信号选择性地传递到所述触发信号所对应的器件,以便选择性地耦合的器件。
20.根据权利要求19所述的计算设备,还包括:
用于使得与所述多个存储器阵列定序器相对应的所述多个多路复用器中的每个多路复用器,基于对应的存储器阵列定序器的状态,向所述存储器阵列定序器中的另一存储器阵列定序器传递从所述对应的存储器阵列定序器的所述用于选择性地耦合的对应器件接收的触发信号,或旁路所述对应的存储器阵列定序器接收的触发信号的器件。
21.根据权利要求15所述的计算设备,还包括用于串行切换所述多个开关电路的器件。
22.一种非暂态计算机可读介质,其上存储有指令,所述指令当由电路执行时,使得所述电路执行用于将存储器的部分选择性地耦合到不同电压轨的方法,所述方法包括:
确定存储器的当前主动模式;
确定所述存储器的多个部分中的每个部分的当前操作模式,所述多个部分能够单独地电力崩溃;以及
基于所述存储器的所述当前主动模式以及所述多个部分中的每个部分的所述当前操作模式,控制多个开关电路中的每个开关电路,每个开关电路被配置为将所述多个部分中的对应部分与所述第一电压轨或所述第二电压轨选择性地耦合。
23.根据权利要求22所述的非暂态计算机可读介质,其中所述方法还包括:当第一存储器部分的所述当前操作模式是保留模式时,使得所述多个开关电路中的第一开关电路,基于来自所述第一电压轨或所述第二电压轨中的电压轨的电力,来向所述多个第一电路的所述第一存储器部分供应保留电压,其中所述保留电压小于所述第一电压和所述第二电压。
24.根据权利要求22所述的非暂态计算机可读介质,其中所述方法还包括:
当第一存储器部分的所述当前操作模式为低电力模式,并且所述存储器从第一主动模式改变为第二主动模式时,防止所述多个开关电路中的耦合到所述第一存储器部分的第一开关电路进行切换;以及
当所述第一存储器部分的所述当前操作模式是主动模式,并且所述存储器从所述第一主动模式改变为所述第二主动模式时,使得所述多个开关电路中的耦合到所述第一存储器部分的所述第一开关电路进行切换。
25.根据权利要求22所述的非暂态计算机可读介质,其中所述方法还包括:当第一存储器部分从低电力模式改变为主动模式时,使得所述多个开关电路中的耦合到所述第一存储器部分的第一开关电路,基于所述存储器的所述当前主动模式,将所述第一存储器部分选择性地耦合到所述第一电压轨或所述第二电压轨。
26.根据权利要求22所述的非暂态计算机可读介质,其中所述方法还包括:
当所述存储器从第一主动模式改变为第二主动模式时,向多个存储器阵列定序器中的每个存储器阵列定序器发送用于切换所述多个开关电路的触发信号,所述多个存储器阵列定序器对应于所述多个开关电路和多个部分;
基于所述对应部分的所述当前操作模式,设置所述存储器阵列定序器中的每个存储器阵列定序器的状态;以及
基于所述存储器阵列定序器的所述状态,将所述触发信号选择性地传递到所述触发信号对应的开关电路。
27.根据权利要求26所述的非暂态计算机可读介质,其中所述方法还包括:
使得与所述多个存储器阵列定序器相对应的多个多路复用器中的每个多路复用器,基于对应的存储器阵列定序器的状态,向所述存储器阵列定序器中的另一存储器阵列定序器传递从所述对应的存储器阵列定序器的对应的开关电路接收的触发信号,或旁路对应的存储器阵列定序器所接收的触发信号。
28.根据权利要求22所述的非暂态计算机可读介质,其中所述方法还包括串行地切换所述多个开关电路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/908,534 | 2018-02-28 | ||
US15/908,534 US10691195B2 (en) | 2018-02-28 | 2018-02-28 | Selective coupling of memory to voltage rails based on operating mode of processor |
PCT/US2019/017894 WO2019168675A1 (en) | 2018-02-28 | 2019-02-13 | Dynamic memory power management |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111819630A true CN111819630A (zh) | 2020-10-23 |
Family
ID=65529871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980015728.2A Pending CN111819630A (zh) | 2018-02-28 | 2019-02-13 | 动态存储器电力管理 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10691195B2 (zh) |
EP (1) | EP3759713B1 (zh) |
CN (1) | CN111819630A (zh) |
WO (1) | WO2019168675A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10691195B2 (en) | 2018-02-28 | 2020-06-23 | Qualcomm Incorporated | Selective coupling of memory to voltage rails based on operating mode of processor |
US10732697B2 (en) * | 2018-05-14 | 2020-08-04 | Qualcomm Incorporated | Voltage rail coupling sequencing based on upstream voltage rail coupling status |
US20200019229A1 (en) * | 2018-07-11 | 2020-01-16 | Qualcomm Incorporated | Power sequencing based on active rail |
US11544203B2 (en) * | 2019-12-30 | 2023-01-03 | Micron Technology, Inc. | Sequencer chaining circuitry |
US11703932B2 (en) * | 2021-06-24 | 2023-07-18 | Advanced Micro Devices, Inc. | Demand based probe filter initialization after low power state |
US11689204B1 (en) * | 2022-08-23 | 2023-06-27 | Ambiq Micro, Inc. | Memory module with fine-grained voltage adjustment capabilities |
US20240184459A1 (en) * | 2022-12-01 | 2024-06-06 | Lattice Semiconductor Corporation | Selectively powered embedded memory systems and methods |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102334165A (zh) * | 2009-01-16 | 2012-01-25 | 苹果公司 | 用于存储器阵列的动态泄漏控制 |
WO2015183268A1 (en) * | 2014-05-29 | 2015-12-03 | Hewlett-Packard Development Company, L.P. | Voltage selectors coupled to processor cores |
US9529533B1 (en) * | 2016-06-09 | 2016-12-27 | Apple Inc. | Power grid segmentation for memory arrays |
WO2017209835A1 (en) * | 2016-06-02 | 2017-12-07 | Qualcomm Incorporated | System and method for reducing power delivery network complexity through local power multiplexers |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6026014A (en) * | 1996-12-20 | 2000-02-15 | Hitachi, Ltd. | Nonvolatile semiconductor memory and read method |
US7292495B1 (en) * | 2006-06-29 | 2007-11-06 | Freescale Semiconductor, Inc. | Integrated circuit having a memory with low voltage read/write operation |
JP5169773B2 (ja) * | 2008-11-27 | 2013-03-27 | 富士通セミコンダクター株式会社 | 半導体メモリ、半導体メモリの動作方法およびシステム |
US20100138684A1 (en) | 2008-12-02 | 2010-06-03 | International Business Machines Corporation | Memory system with dynamic supply voltage scaling |
US8456140B2 (en) | 2010-07-14 | 2013-06-04 | Arm Limited | Power control apparatus and method for controlling a supply voltage for an associated circuit |
TWI514381B (zh) * | 2012-02-09 | 2015-12-21 | Linear Techn Inc | 低漏洩之電路、裝置與技術 |
US9933827B2 (en) | 2013-02-19 | 2018-04-03 | Qualcomm Incorporated | Method and apparatus for hybrid chip-level voltage scaling |
JP6038699B2 (ja) * | 2013-03-22 | 2016-12-07 | シャープ株式会社 | 電子機器 |
US9733957B2 (en) | 2014-09-05 | 2017-08-15 | Qualcomm Incorporated | Frequency and power management |
US10050448B2 (en) | 2015-04-15 | 2018-08-14 | Qualcomm Incorporated | Providing current cross-conduction protection in a power rail control system |
US9654101B2 (en) | 2015-07-30 | 2017-05-16 | Qualcomm Incorporated | Integrated circuit power rail multiplexing |
JP6590718B2 (ja) | 2016-02-03 | 2019-10-16 | キヤノン株式会社 | 情報処理装置及びその制御方法 |
US10642329B2 (en) * | 2016-03-23 | 2020-05-05 | Qualcomm Incorporated | Peak current support for a power rail system via a shared secondary power supply |
US9665160B1 (en) | 2016-05-17 | 2017-05-30 | Qualcomm Incorporated | Unified retention flip-flop architecture and control |
US10726921B2 (en) * | 2017-09-19 | 2020-07-28 | Sandisk Technologies Llc | Increased terrace configuration for non-volatile memory |
US10691195B2 (en) | 2018-02-28 | 2020-06-23 | Qualcomm Incorporated | Selective coupling of memory to voltage rails based on operating mode of processor |
-
2018
- 2018-02-28 US US15/908,534 patent/US10691195B2/en active Active
-
2019
- 2019-02-13 EP EP19707620.1A patent/EP3759713B1/en active Active
- 2019-02-13 WO PCT/US2019/017894 patent/WO2019168675A1/en unknown
- 2019-02-13 CN CN201980015728.2A patent/CN111819630A/zh active Pending
-
2020
- 2020-05-19 US US15/929,732 patent/US11169593B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102334165A (zh) * | 2009-01-16 | 2012-01-25 | 苹果公司 | 用于存储器阵列的动态泄漏控制 |
WO2015183268A1 (en) * | 2014-05-29 | 2015-12-03 | Hewlett-Packard Development Company, L.P. | Voltage selectors coupled to processor cores |
WO2017209835A1 (en) * | 2016-06-02 | 2017-12-07 | Qualcomm Incorporated | System and method for reducing power delivery network complexity through local power multiplexers |
US9529533B1 (en) * | 2016-06-09 | 2016-12-27 | Apple Inc. | Power grid segmentation for memory arrays |
Also Published As
Publication number | Publication date |
---|---|
US20200278739A1 (en) | 2020-09-03 |
EP3759713C0 (en) | 2023-12-20 |
US11169593B2 (en) | 2021-11-09 |
US20190265778A1 (en) | 2019-08-29 |
US10691195B2 (en) | 2020-06-23 |
EP3759713A1 (en) | 2021-01-06 |
EP3759713B1 (en) | 2023-12-20 |
WO2019168675A1 (en) | 2019-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11169593B2 (en) | Selective coupling of memory to voltage rails for different operating modes | |
US10585448B2 (en) | Low power autonomous peripheral management | |
US5901103A (en) | Integrated circuit having standby control for memory and method thereof | |
KR101496072B1 (ko) | 프로그래머블 회로 및 내장형 프로세서 시스템을 구비한 집적 회로 | |
US10732697B2 (en) | Voltage rail coupling sequencing based on upstream voltage rail coupling status | |
US6895530B2 (en) | Method and apparatus for controlling a data processing system during debug | |
US20140215252A1 (en) | Low Power Control for Multiple Coherent Masters | |
US7861192B2 (en) | Technique to implement clock-gating using a common enable for a plurality of storage cells | |
US20100174933A1 (en) | System and Method for Reducing Processor Power Consumption | |
US20190129836A1 (en) | Computer processing unit (cpu) architecture for controlled and low power save of cpu data to persistent memory | |
KR102104188B1 (ko) | 메모리 디바이스들에서 저 전력 상태들을 종료하기 위한 장치들 및 방법들 | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
US20140379975A1 (en) | Processor | |
CN113986001B (zh) | 芯片及控制方法 | |
US10831667B2 (en) | Asymmetric memory tag access and design | |
US20200019229A1 (en) | Power sequencing based on active rail | |
CN112579005B (zh) | 降低ssd平均功耗的方法、装置、计算机设备及存储介质 | |
US11435804B2 (en) | Active power management | |
US10852810B2 (en) | Adaptive power down of intra-chip interconnect | |
US20160085292A1 (en) | Electronic device | |
US20240248636A1 (en) | Method for controlling clock of controller and storage system | |
US20230129599A1 (en) | Power supply control method | |
US20240004454A1 (en) | Control of power state in computer processor | |
US5862408A (en) | Microprocessor system having multiplexor disposed in first and second read paths between memory CPU and DMA for selecting data from either read path | |
CN115221110A (zh) | 芯片及控制芯片的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |