CN111814495B - 一种基于svg的电路图到盲文转换方法及系统 - Google Patents

Abstract

本发明涉及一种基于SVG的电路图到盲文转换方法及系统，所述方法至少包括：基于SVG文件生成电路图中元器件的基本属性；基于所述基本属性生成元器件类，并判断是否包含并联电路；若包含并联电路，则基于所述元器件类进行并联电路处理以生成并联电路类，其中，所述元器件类和并联电路类为至少描述元器件和并联电路的类型、ASCII码、空间位置关系的有序集合；基于所述元器件类和/或并联电路类进行主电路处理以生成盲文ASCII码电路图。

Description

一种基于SVG的电路图到盲文转换方法及系统

技术领域

本发明涉及计算机机器翻译技术领域，特别是使用SVG实现电路图到盲文转换技术领域，具体涉及一种基于SVG的电路图到盲文转换方法及系统。

背景技术

盲文或称点字、凸字，是专为盲人设计的、靠触觉感知的文字。国际通用的盲文由法国盲人路易·布莱尔发明，以六个凸起的圆点为基本结构的文字符号。在计算机中使用盲文ASCII码(Braille ASCII Code)来表示64个盲文点字。盲文ASCII码是ASCII码字符集的子集，包含64个ASCII码字符。为使健全人和残疾人均能无障碍地获取所需信息，我国制定了《中国盲文数学、物理、化学符号GB/T 18028-2010》国家标准。该标准规定了中国盲文数学、物理、化学符号的写法和使用规则。在数理化公式到盲文公式转换方面，国内外有许多相关研究。但目前尚未发现针对常见电路图到盲文电路图转换的研究。

一方面，目前盲文电路图的制作主要采用人工制作的方法。盲文电路图制作人员需具备较高的专业知识水平，才能够完成合格的盲文翻译工作。这导致了盲文电路图制作人员缺乏、翻译效率低、电子资源匮乏的现状。另一方面，常用的电路图制作软件，如Visio、亿图等，都支持生成SVG格式的电路图文件。SVG(Scalable Vector Graphics)指可伸缩矢量图形，是一种使用可扩展标记语言(Extensible Markup Language,XML)来描述二维矢量图形的语言。所以目前急需一种盲文电路图翻译系统，使用SVG作为转换的中间语言，能够将常用的电路图转换成符合国家标准的盲文电路图，用以辅助盲人获取盲文电路图资源，并填补国内外关于电路图盲文转换的空白。

此外，一方面由于对本领域技术人员的理解存在差异；另一方面由于发明人做出本发明时研究了大量文献和专利，但篇幅所限并未详细罗列所有的细节与内容，然而这绝非本发明不具备这些现有技术的特征，相反本发明已经具备现有技术的所有特征，而且申请人保留在背景技术中增加相关现有技术之权利。

发明内容

针对现有技术之不足，本发明提供了一种基于SVG的电路图到盲文转换方法，所述方法至少包括：

基于SVG文件生成电路图中元器件的基本属性；基于所述基本属性生成元器件类，并判断是否包含并联电路，其中，若包含并联电路，则基于所述元器件类进行并联电路处理以生成并联电路类，其中，所述元器件类和并联电路类为至少描述元器件和并联电路的类型、ASCII码、空间位置关系的有序集合；基于所述元器件类和/或并联电路类进行主电路处理以生成盲文ASCII码电路图。现有技术中针对数学公式、乐谱等盲文翻译领域，通常借助中间转换语言进行翻译。中间语言的选取固然重要，但是数学公式和乐谱中各符号间的逻辑关系才是转换的核心。同理关于电路图的翻译，其电路图中相应元器件与盲文符号间的逻辑关系才是转换的核心。但是，相较于数理化公式和乐谱，电路图中各元器件间存在更为复杂的空间位置关系。而且，由于电路图中各元器件具有较为复杂的空间位置关系，故中间语言经过解析需得到较为准确的元器件空间位置信息。进一步的，连接线ASCII码的长高属性会根据连接线(连接线属于电路中元器件中的一种)空间位置关系产生自适应变化，且各元器件ASCII码的空间位置也需要根据元器件空间位置关系生成。由此可知，电路图中各元器件的空间位置关系是将元器件属性转换为其ASCII码相关属性的核心。因此本发明通过描述电路图结构，将各元器件的空间位置关系转换为对应的形式化描述集合，并保存为元器件输入输出属性，用于后续电路中各元器件ASCII码相关属性的提取。

根据一种优选实施方式，基于SVG文件生成电路图中元器件的基本属性至少包括如下步骤：

解析所述SVG文件，获取元器件的基本属性，其中，所述元器件至少包括电子元器件、连接线和连接点；基于所述基本属性生成元器件的核心点坐标属性，其中，匹配所述连接线的类型且按第一方向更新所述连接线的核心点坐标属性。

根据一种优选实施方式，匹配所述连接线的类型且按第一方向更新所述连接线的核心点坐标属性的步骤如下：

判断连接线的线段类型，并以连接线符号表示；基于所述连接线符号匹配连接线类型；基于所述第一方向及连接线符号类型更新所述核心点坐标属性。

根据一种优选实施方式，判断连接线的线段类型的步骤如下：

解析连接线的路径属性生成连接线的线段数量；以所述连接线段数量为判断次数判断连接线的线段类型；基于线段的两端节点的增量变化判断线段类型，其中，所述线段类型至少包括向上、向下、向左、向右。

根据一种优选实施方式，基于所述元器件类进行并联电路处理以生成并联电路类的步骤包括：

基于核心点坐标属性生成线路连接顺序，其中，线路连接顺序至少包括连接点组；基于所述连接点组生成并联电路核心线组；基于所述并联电路核心线组判断并联电路方向，并基于线路顺序选取并联电路四角核心线；基于所述并联电路方向以及并联电路四角核心线生成并联电路组；基于所述并联电路组生成并联电路类。

根据一种优选实施方式，生成线路连接顺序的步骤至少包括：

读取电路图中的线路起始核心线；更新当前元器件类序号和元器件连接位置；寻找与当前元器件连接位置相连的元器件，直到当前元器件为线路终止连接线；基于核心点坐标间的增量变化判断是否连接；更新元器件输入输出的连接属性、元器件类序号以及连接位置。

根据一种优选实施方式，基于并联电路组生成并联电路类的步骤至少包括：

基于并联电路组以及并联电路内的元器件类的基本属性构建并联电路ASCII码属性，其中，所述元器件类的基本属性至少包括元器件的类型、下标以及核心点坐标，所述并联电路ASCII码属性至少包括并联电路幕布ASCII码属性和并联电路的电路框ASCII码属性；基于并联电路ASCII码属性生成并联电路电子元器件ASCII码属性；基于并联电路ASCII码属性和并联电路电子元器件ASCII码属性生成并联电路ASCII码；基于并联电路ASCII码生成并联电路类。

根据一种优选实施方式，并联电路ASCII码以矩阵的形式存储，其中，基于并联电路电子元器件ASCII码属性生成并联电路ASCII码矩阵的步骤至少包括：

基于并联电路ASCII码属性生成并联电路幕布ASCII码矩阵；将并联电路的电路框ASCII码覆盖至并联电路幕布ASCII码矩阵内；将并联电路内部电子元器件的ASCII码覆盖至并联电路的电路框ASCII码矩阵内。

根据一种优选实施方式，并联电路类取代并联电路组内的元器件类。

根据一种优选实施方式，基于元器件类和/或并联电路类进行主电路处理以生成盲文ASCII码电路图的步骤至少包括：

基于元器件类生成主电路线路连接顺序；基于主电路线路连接顺序生成主电路ASCII码属性，其中，判断线路中电子元器件ASCII码和并联电路ASCII码的重叠状况；基于主电路内的元器件类和并联电路类的基本属性构建主电路ASCII码属性，其中，所述元器件类和并联电路类的基本属性至少包括元器件的类型、下标以及核心点坐标，所述主电路ASCII码属性至少包括主电路幕布ASCII码属性和主电路的电路框ASCII码属性；基于主电路ASCII码属性生成主电路电子元器件ASCII码属性；基于主电路ASCII码属性、主电路电子元器件ASCII码属性和/或并联电路ASCII码属性生成主电路ASCII码。

本发明还提供一种基于SVG的电路图到盲文转换系统，至少包括为交互模块和翻译模块。交互模块接收用户传输的SVG文件并传输至翻译模块。所述翻译模块配置为：

解析基于SVG文件获取电路图中元器件的基本属性；基于元器件的基本属性生成元器件类，并判断是否包含并联电路，其中，若包含并联电路，则基于核心点坐标属性进行并联电路处理以生成并联电路类，其中，所述元器件类和并联电路类为至少描述元器件和并联电路的类型、ASCII码、空间位置关系的有序集合；基于元器件类和/或并联电路类进行主电路处理以生成盲文ASCII码电路图。

根据一种优选实施方式，所述翻译模块将翻译结果返回至交互模块。交互模块将所述翻译结果反馈至用户。

附图说明

图1是本发明方法的一种优选实施方式的步骤示意图；

图2是本发明连接线类型匹配步骤示意图；

图3是本发明线路连接顺序生成步骤示意图；

图4是本发明并联电路组生成步骤示意图；

图5是本发明并联电路类生成步骤示意图；

图6是本发明的一个优选电路图结构及转换结果示意图；

图7是本发明并联电路ASCII码矩阵生成示意图；

图8是本发明主电路ASCII码矩阵生成示意图；

图9是本发明主电路ASCII码矩阵生成步骤示意图；

图10是本发明系统的一种优选实施方式的模块示意图。

附图标记列表

10：并联电路幕布ASCII码矩阵 20：并联电路的电路框ASCII码矩阵

30：并联电路ASCII码矩阵 40：主电路幕布ASCII码矩阵

50：主电路的电路框ASCII码矩阵 60：主电路ASCII码矩阵

100：交互模块 200：翻译模块

具体实施方式

下面结合附图1至10进行详细说明。首先对背景知识和技术术语进行解释。

DOM：文档对象模型(Document Object Model,DOM)是W3C组织推荐的处理可扩展置标语言的标准编程接口。它是一种与平台和语言无关的应用程序接口。它可以动态地访问程序和脚本，更新其内容、结构和www文档的风格。文档可以进一步被处理。处理的结果可以加入到当前的页面。DOM可以处理XML、HTML、SVG等可扩展置标语言。在本发明中，SVG文件经过DOM解析可转换为对应的SVG树结构。SVG树结构包含元素节点，电路图中各元器件图形的信息都保存在对应的元素节点<g>的子节点中。

在计算机领域通常使用盲文ASCII码(Braille ASCII Code)来表示64个盲文字符。盲文ASCII码是ASCII码字符集的子集，共包含64个ASCII码字符。如盲文凸点为“(135)”的盲文符号对应的ASCII码字符为“O”。盲文电路图是用盲文电路图符号来表示电路连接状态的图。根据2010年发布的《中国盲文数学、物理、化学符号GB/T 18028-2010》国家标准中规定的盲文电路图符号的写法和使用规则，可得到如图6所示的电路图对应的盲文电路图。部分盲文电路图符号写法如下表所示。

表1盲文电路图符号写法

盲文电路图符号使用规则如下：

(1)盲文上标符号使用规则。元器件正负两极分别用盲文正极符号和盲文负极符号表示。元器件正负极符号一般位于元器件符号的左上标和右上标的位置。

(2)根据上方标志符和结束符的使用规则，可以将电池左上标处的正极符号写作放于盲文电池符号左侧。将电池右上标处的负极符号写作放于盲文电池符号右侧。

(3)盲文元器件符号使用规则。元器件符号标记中和分别代表元件的两极，以图6中电阻器R1为例，其在盲文电路图中对应的盲文电阻器符号为其中，和分别代表电阻器的左右两极。

(4)盲文导线符号使用规则。盲文电路图中的横向导线和纵向导线分别以盲文横向导线符号和盲文纵向导线符号表示。其连接数目需根据电路实际情况而定。特别的，若横向导线与纵向导线组成折线，其折角处的导线符号会发生改变。具体的，左上折角处导线符号为右上折角处导线符号为右下折角处导线符号为左下折角处导线符号为

(5)盲文结点符号使用规则。常见电路图的结点主要为并联电路和主电路的连接点。在盲文电路图中，横向并联电路的左结点符号用表示，右结点符号用表示，纵向并联电路的上结点符号用表示，下结点符号用表示。

(6)盲文下标符号使用规则。若元件的下标为数字，则可省略下方标志符。以图6中电阻器R1为例，其在盲文电路图中对应的盲文电阻器符号为其中，表示盲文电阻器符号，

“1”表示电阻器下标为数字“1”。

元器件的基本属性至少包括元器件类型描述属性、元器件图形绘制属性以及元器件坐标变换属性。元器件类型描述属性至少包括类型属性type、下标属性subscript。元器件图形绘制属性至少包括路径属性path。元器件坐标变换属性至少包括平移属性translate、旋转属性rotate和缩放属性scale。

元器件图形为矢量图形。矢量图形在数学上定义为一系列由线连成的节点。在SVG文件中，这些节点的位置信息保存在路径属性path中。核心点坐标包括电子元器件和连接线的输入输出点坐标。核心点坐标还包括连接点的图形中心点坐标。连接线类型包括直线类型2种，拐角类型4种，括线类型4种。直线类型包括横线、竖线。拐角类型包括左上拐角、右上拐角、右下拐角、左下拐角。括线类型包括向上括线、向下括线、向左括线、向右括线。连接线的路径属性path为一组描述连接线图形内部节点位置信息的数值。解析path属性可得到连接线图形内部节点的坐标值及节点数量Num^P。

元器件类(Component Class)包括电子元器件类(Electronic ComponentClass)、连接线类(Connection Line Class)、连接点类(Connection Point Class)。电子元器件类的属性包括：电子元器件的并联电路属性part、电子元器件的类型属性type、方向属性direction、电子元器件的ASCII码属性、电子元器件的输入输出核心点坐标属性、电子元器件的输入输出核心点连接属性等。连接线类属性包括：连接线的并联电路属性part、连接线的类型属性type、连接线的ASCII码属性、连接线的输入输出核心点坐标属性、连接线的输入输出核心点连接属性等。连接点类属性包括：连接点的并联电路属性part、连接点的类型属性type、连接点的核心点坐标属性、连接点的核心点连接属性等。

连接点组为一组有序的元素序列。其包含的元素有：第n个连接点的连接点类序号第m个连接线的连接线类序号及其连接位置优选地，第n个连接点的连接点组具体形式如下：

并联电路核心线组为一组有序的元素序列。其包含的元素有：第n个连接点的连接点类序号第m个并联电路核心线的连接线类序号及其连接线类型第n个连接点的并联电路核心线组具体形式如下：

并联电路组：并联电路组是一组有序的元素序列，包含并联电路的方向和内部元器件等信息。其包含的元素有：并联电路方向属性Direction，第i个并联电路元器件类序号并联电路中元器件个数为n。并联电路组具体形式为：

并联电路四角核心线为并联电路四角上的连接线。并联电路四角核心线包括左上角连接线、右上角连接线、右下角连接线、左下角连接线。在并联电路中，其连接线类型分别为左上拐角、右上拐角、右下拐角、左下拐角。

优选地，本发明基于电路图中的矩形线路结构来描述电路图。例如，如图6中虚线框内的电路为并联电路。该并联电路为矩形回路。优选地，图6中整个电路图为主电路。主电路包含并联电路。主电路同样为矩形回路。并联电路和主电路的矩形回路包括“上线”、“下线”、“左线”、“右线”。

优选地，按照第一方向进行判断为例，给出并联电路和主电路的“上线”、“下线”、“左线”、“右线”的说明。

并联电路上线：并联电路中左上角连接线到右上角连接线间的部分为并联电路上线。并联电路下线：并联电路中右下角连接线到左下角连接线间的部分为并联电路下线。并联电路左线：并联电路中左下角连接线到左上角连接线间的部分为并联电路左线。并联电路右线：并联电路中右上角连接线到右下角连接线间的部分为并联电路右线。主电路上线：主电路中左上角连接线到右上角连接线间的部分为主电路上线。主电路下线：主电路中右下角连接线到左下角连接线间的部分为主电路下线。主电路左线：主电路中左下角连接线到左上角连接线间的部分为主电路左线。主电路右线：主电路中右上角连接线到右下角连接线间的部分为主电路右线。

并联电路ASCII码为并联电路的盲文ASCII码表示形式。电路中所有元器件都可用专门的盲文ASCII码来表示。优选地，并联电路ASCII码属性是由并联电路幕布和并联电路框构建的。并联电子元器件ASCII码属性为并联电子元器件的ASCII码输入输出核心点和ASCII码覆盖初始点坐标。并联电子元器件ASCII码属性可以根据并联电路方向进行生成。横向并联电路需生成上线和下线电子元器件ASCII码属性。纵向并联电路需生成左线和右线电子元器件ASCII码属性。优选地，电路图中各元器件具有较为复杂的空间位置关系，这些关系是将元器件属性转换为元器件ASCII码相关属性的关键。本发明提出了一种电路图结构描述方法，该方法可以将各元器件的空间位置关系转换为对应的形式化描述集合，用于各元器件ASCII码相关属性的提取。

优选地，电路图结构描述方法将电路图的空间结构分成三部分，包括矩状回路、矩状回路线路、线路连接顺序。优选地，在电路图的绘制过程中，为使各元器件的空间位置信息更加明确，我们一般将其主电路图形和并联电路图形绘制成方框型。若不考虑电路中的电子元器件和并联电路，那么电路中的连接线可以看作一个矩形框的一部分，而矩形框中非连接线的部分则为电路中电子元器件和并联电路的所在位置。本发明将这个矩形框称为主电路的电路框和并联电路的电路框，将内部含有电路框的电路称为矩状回路。本发明所处理的电路图都是以矩状回路为基本结构的电路图，即只包含主电路和主电路中的并联电路。优选地，本文所处理电路图的结构可以看作矩状回路嵌套结构。电路图的主电路可以看作一个矩状回路，主电路中的并联电路也可看作矩状回路。优选地，本发明将这种嵌套结构转换为一个主电路结构和多个并联电路结构，从而大大简化了电路结构的复杂度。在具体的处理过程中，通过将主电路中嵌套的并联电路看作特殊的电子元器件，这样主电路和并联电路可看作相同的结构，可大大降低处理难度。优选地，矩状回路的核心结构为其电路框，其内部连接线可看作是电路框的一部分。优选地，电路框内部电子元器件和并联电路则刚好覆盖了电路框的非连接线部分。电路框都为矩形框。本发明以电路框四角为分割点，将电路框分为上线、下线、左线、右线四条线路，在其左上角和右上角间的部分为上线，在其右上角和右下角间的部分为右线，在其右下角和左下角间的部分为下线，在其左下角和左上角间的部分为左线。由此，可将矩状回路的二维矩形结构转换为四个一维线路结构，从而大大降低了矩状回路结构的复杂度。优选地，本发明将矩状回路的四条线路中各元器件的连接顺序称为线路连接顺序。线路连接顺序统一按照第一方向判断。优选地，线路中第一个元器件为线路的起始连接线，线路中最后一个元器件为线路的终止连接线。若线路的起始连接线和终止连接线为同一条连接线，那么这条线路中不存在电子元器件或并联电路。由此，可将矩状回路各线路中元器件的连接关系转换成对应的结构化数据，方便存储和表达。优选地，电路图结构描述方法把电路图中各元器件的空间位置关系转换成了对应的结构化描述数据。具体的，将元器件的空间位置信息转换成了元器件所在矩状回路、元器件所在线路、元器件所在线路的线路连接顺序等结构化特征。

实施例1

如图1至9所示，本实施例公开了一种基于SVG的电路图到盲文转换方法，在不造成冲突或者矛盾的情况下，其他实施例的优选实施方式的整体和/或部分内容可以作为本实施例的补充。

如图1所示，本实施例公开的电路图到盲文转换方法包括如下步骤：

S100：基于SVG文件生成电路图中元器件的基本属性。优选地，SVG文件是基于XML格式的文件。优选地，采用DOM解析的方法获取SVG文件中电路图的各元器件图形的基本属性。优选地，电路图中的元器件(Component)至少包括电子元器件(ElectronicComponent)、连接点(Connection Point)、连接线(Connection Line)。优选地，元器件图形的基本属性至少包括元器件类型描述属性、元器件图形绘制属性以及元器件坐标变换属性。

优选地，元器件类型描述属性至少包括类型属性type、下标属性subscript。元器件图形绘制属性至少包括路径属性path。元器件坐标变换属性至少包括平移属性translate、旋转属性rotate和缩放属性scale。

优选地，基于元器件图形的基本属性可以进一步生成元器件的基本属性。优选地，元器件的基本属性至少包括类型属性type、下标属性subscript、输入输出核心点坐标、元器件的ASCII码。优选地，基于基本属性生成核心点坐标属性。

S200：基于元器件的基本属性生成元器件类。判断是否包含并联电路。如果包含并联电路，则基于元器件类进行并联电路处理以生成并联电路类。优选地，所述元器件类和并联电路类为至少描述元器件和并联电路的类型、ASCII码、空间位置关系的有序集合。

S300：基于元器件类和/或并联电路类进行主电路处理以生成盲文ASCII码电路图。

优选地，步骤S100还包括如下步骤：

S110：解析SVG文件，获取元器件的基本属性。优选地，元器件图形为矢量图形。矢量图形在数学上定义为一系列由线连成的节点。在SVG文件中，这些节点的位置信息保存在路径属性path中。路径属性path为一组描述元器件图形内部节点位置信息的数值。每两点数值为一组表示元器件图形内部节点坐标。每个元器件都包含一个或多个路径属性path。元器件类型不同，元器件路径属性path的解析方式不同。

优选地，平移属性获取方式可以为translare＝(T_x,T_y)。其中T_x、T_y分别为元器件图形沿x轴、y轴的平移距离。优选地，旋转属性获取方式可以为rotate＝α。其中α为元器件图形相对于坐标系原点的旋转角度。优选地，缩放属性获取方式可以为scale＝(S_x,S_y)。其中S_x、S_y分别为元器件图形沿x轴、y轴的缩放大小。

S120：基于元器件的基本属性生成元器件的核心点坐标属性。优选地，元器件的核心坐标属性生成方式可以为根据元器件基本属性计算生成核心点坐标属性。优选地，根据元器件类型解析路径属性path，获取元器件核心点相对坐标属性point＝(P_x,P_y)。优选地，根据元器件类型属性type解析路径属性path。优选地，元器件类型包括具体的电子元器件类型，如电阻器、电容器、开关等。元器件类型该包括十种连接线类型以及连接点类型。元器件类型不同，匹配方式不同。具体的，根据元器件类型，匹配路径属性中特定点。例如对某特定电子元器件，其第一条path属性中第五个点，为输入核心点，第三条path属性中第一个点为输出核心点。具体匹配的点包括电子元器件图形中代表元器件引脚的两个连接点，连接线图形中与电子元器件图形相连的两个连接点，连接点图形中心点。优选地，其中P_x、P_y分别为元器件进行坐标变换前相对于坐标系原点的位置。生成元器件核心点坐标属性point′＝(P′_x,P′_y)。其中P′_x、P′_y分别为元器件进行坐标变换后在坐标系中的位置。具体公式如下：

P′_x＝((P_x+T_x)cosα-(P_y+T_y)sinα)*S_x，P′_y＝((P_y+T_y)cosα+(P_x+T_x)sinα)*S_y

优选地，核心点坐标包括电子元器件和连接线的输入输出点坐标。核心点坐标还包括连接点的图形中心点坐标。

S130：匹配元器件中连接线的类型，并按第一方向更新核心点坐标属性。连接线类型匹配目的为匹配连接线的具体形状。优选地，第一方向可以是顺时针方向。按顺时针方向更新核心点坐标属性。优选地，更新连接线输入输出点坐标属性。如图2所示，步骤S130至少包括以下步骤：

S131：生成连接线线段数量Num^Ls。LS表示的是线段Line Segment。优选地，解析连接线的路径属性path生成连接线线段数量Num^LS。连接线的路径属性path为一组描述连接线图形内部节点位置信息的数值。解析path属性可得到连接线图形内部节点的坐标值及节点数量Num^P。P表示的是点Point。连接线图形内部相邻两节点组成一条线段，连接线图形内部线段数量Num^LS＝Num^P-1。

S132：判断连接线的线段类型。线段类型判断次数可以依据连接线图形内部线段数量Num^LS。优选地，需对每条线段进行判断，共判断Num^LS次。线段类型根据线段图形绘制方向共分为向上、向下、向左、向右四种情况，分别用符号U、D、L、R来表示。线段类型判断可以是线段两节点间增量(Δx,Δy)。其中Δx为线段两节点在x轴上的增量。若为正，线段方向向右。若为负，线段方向向左。Δy为线段两节点在y轴上的增量。若为正，线段方向向下。若为负，线段方向向上。

优选地，在进行步骤S132之前可以判断是否还需要判断线段类型。如果需要判断线段类型则进行步骤S132。如果不需要判断线段类型则进行步骤S134。

S133：更新连接线符号。连接线符号为一组包含连接线图形内部线段类型信息的符号。优选地，连接线符号由多个线段的线段符号按线段的对应顺序组成。连接线符号更新方式为每判断一次线段类型，在连接线符号后增加所处理的线段符号。优选地，在连接线的线段类型判断完成之后，线段符合按处理顺序组成连接线符号。如图6的电路图所示，其中对连接线⑨按顺时针方向处理，得到其连接线符号为RDL。其中连接线线段方向分别为向右、向下、向左。

S134：连接线类型匹配。连接线类型匹配的方式可以是将连接线符号或匹配为连接线类型Type^L。其中Type^L为最终匹配的连接线类型。和为步骤S133生成的连接线符号。优选地，L表示的是连接线Line。表示和为连接线符号。优选地，连接线类型包括直线类型2种，拐角类型4种，括线类型4种。直线类型包括横线、竖线。拐角类型包括左上拐角、右上拐角、右下拐角、左下拐角。括线类型包括向上括线、向下括线、向左括线、向右括线。优选地，连接线类型与连接线符号对应表，如表2所示。

表2连接线类型与连接线符号对应表

优选地，图6所示的连接线⑨的匹配连接线类型为向左括线。

S135：基于第一方向及连接线符号类型更新核心点坐标属性。第一方向为连接线图形绘制方向。第一方向为顺时针方向。连接线图形绘制方向有顺时针方向和逆时针方向两种。同一条连接线，图形绘制方向不同，经步骤S133生成的连接线符号不同。优选地，为方便处理，可以将按逆时针方向绘制的连接线更新为按顺时针方向绘制的连接线。连接线路径属性path的默认处理方向即为连接线图形绘制方向。更新方式为对连接线更新输入和输出核心点坐标属性值。具体为两个属性值对换或对调。

优选地，如图6电路图所示，其中连接线⑨若按顺时针方向处理，其连接线符号为RDL。匹配连接线类型为向左括线。若按照逆时针方向处理，其连接线符号为RUL。匹配连接线类型为向左括线。需更新连接线输入和输出核心点坐标属性值。

优选地，步骤S200包括如下步骤：

S210：基于元器件的基本属性生成元器件类。优选地，元器件类(ComponentClass)包括电子元器件类(Electronic Component Class)、连接线类(Connection LineClass)、连接点类(Connection Point Class)。优选地，元器件类以序号形式表示。按照元器件类生成顺序，赋予第n个生成的元器件类序号值为n。优选地，元器件类内部含有描述元器件基本信息的属性。电子元器件类的属性包括：电子元器件的并联电路属性part、电子元器件的类型属性type、方向属性direction、电子元器件的ASCII码属性、电子元器件的输入输出核心点坐标属性、电子元器件的输入输出核心点连接属性等。连接线类属性包括：连接线的并联电路属性part、连接线的类型属性type、连接线的ASCII码属性、连接线的输入输出核心点坐标属性、连接线的输入输出核心点连接属性等。连接点类属性包括：连接点的并联电路属性part、连接点的类型属性type、连接点的核心点坐标属性、连接点的核心点连接属性等。

S220：基于元器件类的属性，判断元件类是否包括并联电路。如果包含并联电路则生成并联电路组。优选地，并联电路组是一组有序的元素序列，包含并联电路的方向和内部元器件等信息。优选地，基于核心点坐标属性进行并联电路处理以生成并联电路组。优选地，基于核心点坐标属性进行并联电路处理以生成并联电路组的步骤如图4所示，步骤如下：

S221：生成连接点组。连接点组为一组有序的元素序列。其包含的元素有：第n个连接点的连接点类序号第m个连接线的连接线类序号及其连接位置优选地，中的P为Point，表示该类为连接点类。中的L为Line，表示该类为连接线类。中的LC表示与连接线相连Line Connection。优选地，第n个连接点的连接点组具体形式如下：

优选地，连接点为并联电路与主电路连接的点。每个并联电路有两个连接点。每个连接点与三条连接线连接。其中两条属于并联电路，一条属于主电路。优选地，第m个连接线为与第n个连接点相连的三条连接线之一。

优选地，通过连接线输入输出核心点坐标与连接点核心点坐标的增量(Δx,Δy)可以判断连接线的选取。若Δx和Δy同时小于阈值β，则判断为相连。β可以取值的范围是0<β<5。

优选地，连接位置为连接线中与连接点相连的核心点位置。若连接线输入核心点与连接点相连，则连接位置为输入input。若连接线输出核心点与连接点相连，则连接位置为输出output。优选地，如图6所示，并联电路包含连接点①和连接点②两个连接点。其中连接点①与连接线③、连接线⑥、连接线⑦三条连接线相连。按顺时针方向判断，连接线③、连接线⑥、连接线⑦的连接位置分别为input、output、output。可得连接点①的连接点组为：

[1,[3,input],[6,output],[7,output]]

S222：生成并联电路核心线组。优选地，并联电路核心线组为一组有序的元素序列。其包含的元素有：第n个连接点的连接点类序号第m个并联电路核心线的连接线类序号及其连接线类型第n个连接点的并联电路核心线组具体形式如下：

优选地，第m个并联电路核心线为与第n个连接点相连且属于并联电路的两条连接线之一。

优选地，基于并联电路核心线组可以判断并联电路方向。基于线路连接顺序可以选取并联电路四角核心线。优选地，并联电路核心线判断方式如下：选取连接点组中连接位置与其他两条连接线不同的连接线。该连接线为第1条并联电路核心线。其连接线类序号为连接线类型为连接位置为再根据第1条并联电路核心线的连接线类型和连接位置匹配第2条并联电路核心线的连接线类型选取连接点组中连接线类型为的连接线。其连接线类序号为优选地，若与第n个连接点相连的三条连接线中有连接线的连接线类型为横线或竖线，必不为并联电路核心线，需优先处理。

优选地，第2条并联电路核心线的匹配对应表，如表3所示。

表3第2条并联电路核心线的匹配对应表

优选地，如图6电路图所示，由步骤S221得到连接点①的连接点组为[1,[3,input],[6,output],[7,output]]。其中连接线③的连接位置与其他两条连接线不同。连接线③为第1条并联电路核心线。连接线③的连接位置为input。连接线类型为左上拐角。连接线③只能与连接线类型为左下拐角的连接线⑥匹配。连接线⑥为第2条并联电路核心线。可得并联电路核心线组为：

[1,[3,左上拐角],[6,左下拐角]]

S223：判断是否生成并联电路组。优选地，判断依据可以是并联电路个数Num^PC。PC为并联电路Parallel Circuit。每个并联电路包含两个连接点。Num^PC为连接点个数Num^P的一半。优选地，若当前执行次数小于Num^PC，则判断为需要生成并联电路组。需进行步骤S224、S225。若当前执行次数大于或等于Num^PC，则判断为不需要继续生成并联电路组。结束执行并返回所有并联电路组。

S224：判断并联电路方向。优选地，并联电路方向属性Direction有横向horizontal和纵向vertical两种。根据并联电路核心线的连接线类型判断。优选地，并联电路核心线的连接线类型与并联电路方向的对应表，如表4所示。其中分别为当前处理并联电路核心线组中第1条和第2条并联电路核心线的连接线类型。Direction为当前处理并联电路核心线组所在并联电路的方向属性。

表4并联电路核心线的连接线类型与并联电路方向的对应表

优选地，如图6所示，与连接点①相连的并联电路核心线为连接线③和连接线⑥。连接线③和连接线⑥的连接线类型分别为左上拐角和左下拐角，可判断连接点①所在的并联电路方向为横向。

S225：选取并联电路四角核心线。优选地，并联电路四角核心线为并联电路四角上的连接线。并联电路四角核心线包括左上角连接线、右上角连接线、右下角连接线、左下角连接线。在并联电路中，其连接线类型分别为左上拐角、右上拐角、右下拐角、左下拐角。优选地，并联电路四角核心线的选取需匹配并联电路核心线组。每个并联电路包含两个连接点。每个连接点对应一个并联电路核心线组。两个并联电路核心线组中的并联电路核心线为并联电路四角核心线。优选地，并联电路核心线组的匹配需区分并联电路方向。对横向并联电路，以其左上角连接线为起始核心线，生成并联电路上线连接顺序。并联电路上线的终止核心线的连接线类型为右上拐角，可得到其上线终止核心线的连接线类序号。根据起始核心线和终止核心线所在的并联电路核心线组，可得到当前处理并联电路的四角核心线。优选地，对纵向并联电路，以其右上角连接线为起始核心线，生成并联电路右线连接顺序。其右线终止核心线的连接线类型为右下拐角，可得到终止核心线的连接线类序号。根据起始核心线和终止核心线所在的并联电路核心线组，可得到当前处理并联电路的四角核心线。优选地，如图6所示，连接点①的并联电路核心线组为[1,[3,左上拐角],[6,左下拐角]]。其所在并联电路方向为横向。以左上角连接线③为起始核心线，生成并联电路上线元器件连接顺序{3、12、4}。其中连接线④的连接线类型为右上拐角，为并联电路上线终止核心线。连接线④属于连接点②的并联电路核心线组[2,[4,右上拐角],[5,右下拐角]]。通过以上，可得连接点①和连接点②的并联电路核心线组属于同一并联电路。从而可得并联电路的四角核心线分别为左上角连接线③、右上角连接线④、右下角连接线⑤、左下角连接线⑥。

优选地，电路图中线路连接顺序的生成步骤示意图，如图3所示。优选地，元器件包括电子元器件、连接线和连接点。通过图3所示的线路连接顺序的生成步骤可以生成线路中元器件连接顺序。优选地，图3所示的线路连接顺序的生成步骤也可以用于生成并联电路或主电路中元器件的连接顺序。优选地，图3所示的线路连接顺序的生成步骤也可以用于搜索线路终止核心线。优选地，图3所示的线路连接顺序的生成步骤如下：

S410：读取电路图中线路的起始核心线。每条线路都有起始核心线和终止核心线。对应并联电路或主电路四角核心线中的两条。

S420：更新当前元器件类序号优选地，C表示元器件的类别。优选地，表示当前电子元器件类序号。表示当前连接线类序号。表示当前连接点序号。优选地，需更新为线路起始核心线的连接线类序号

S430：更新当前元器件连接位置优选地，需更新为线路起始核心线与下一个元器件的连接位置。连接线都按照顺时针方向更新输入输出核心点属性，故起始核心线的与下一个元器件的连接位置为输出核心点。赋值为output。连接位置可以为元器件的输入核心点或输出核心点，赋值分别为input、output。

S440：寻找与当前元器件连接位置相连的元器件。其元器件类序号为直到当前元器件为线路终止连接线。优选地，可以根据终止核心线的连接线类型搜索终止核心线的连接线类序号。

S450：若当前处理元器件不是线路终止核心线，则遍历除当前处理元器件外的所有元器件类。优选地，找到与当前处理电子元器件连接位置连接的元器件，其元器件类序号为其与当前处理元器件的连接位置为是否连接的判断依据可以是核心点间增量(Δx,Δy)。若Δx,Δy同时小于规定阈值β，则两点相连。相连的两个核心点分别为相连两个元器件的连接位置。优选地，阈值β的取值范围为0<β<5。优选地，本发明β＝3。

S460：更新元器件输入输出的连接属性。需更新当前处理元器件的连接位置的连接属性为更新连接元器件的连接位置的连接属性为输入核心点和输出核心点对应的连接属性分别为Input^C和Output^c。

S470：更新当前处理元器件类序号为的值。

S480：更新当前处理元器件连接位置为与相对的值。若值为input，则更新为output。若值为output，则更新为input。优选地，在本实施例中，以表示并联电路或主电路线路中元器件按顺时针方向的连接顺序。其中为按顺时针方向连接的第n个元器件的元器件类序号。

S226：生成并联电路组。优选地，并联电路组为一组有序的元素序列。其包含的元素有：并联电路方向属性Direction，第i个并联电路元器件类序号并联电路中元器件个数为n。并联电路组具体形式为：

优选地，并联电路元器件类为总元器件类中属于当前处理并联电路的元器件类。

优选地，并联电路组生成方式需区分并联电路方向。横向并联电路需生成上线和下线中元器件的连接顺序，纵向并联电路需生成左线和右线中元器件的连接顺序。按照并联电路处理顺序，对第m个处理的并联电路中元器件的并联电路属性part赋值m。优选地，如图6所示，并联电路的方向为横向。并联电路的四角核心线分别为左上角连接线③、右上角连接线④、右下角连接线⑤、左下角连接线⑥。经计算，其上线线路连接顺序为{3、12、4}，下线连接顺序为{5、13、6}。生成并联电路组为：

[horizontal,1,2,3,4,5,6,12,13]

S230：基于并联电路组生成并联电路类。并联电路类内部含有描述并联电路基本信息的属性。优选地，如图5所示，并联电路类生成至少包括如下步骤：

S231：基于并联电路组以及并联电路内的元器件类的基本属性构建并联电路ASCII码属性。元器件类的基本属性至少包括元器件的类型、下标以及核心点坐标。优选地，并联电路ASCII码为并联电路的盲文ASCII码的表示形式。电路中所有元器件都可用专门的盲文ASCII码来表示。优选地，并联电路ASCII码属性是由并联电路幕布和并联电路框构建的。优选地，电路中连接线ASCII码的长高属性会根据电路中各元器件的空间位置关系产生自适应变化。若对每一条连接线的ASCII码长高属性进行单独提取，会大大增加处理复杂度和处理时间。根据电子元器件的类型属性和下标属性，我们可以生成完整的电子元器件ASCII码。但根据连接线的类型属性只能确定连接线ASCII码的映射关系，并不能直接生成连接线的ASCII码。优选地，连接线的ASCII码的长高会根据ASCII码电路图需要产生自适应的变化。电路图中各元器件在电路图中的空间位置也不能直接转换为其ASCII码的空间位置。元器件ASCII码的空间位置同样会根据ASCII码电路图需要进行自适应变换。具体变换信息可由各元器件ASCII码的空间位置关系及其ASCII码的相关属性计算得到。为在保证ASCII码电路图准确性的同时简化转换过程，本发明针对矩状回路的ASCII码生成方法，通过以矩阵的形式存储矩状回路的ASCII码，以覆盖的形式生成矩状回路ASCII码矩阵。本发明使用电路框ASCII码代替矩状回路中所有连接线ASCII码，大大降低了连接线ASCII码长高属性自适应变化的复杂度，同时以覆盖的方式解决了电路框ASCII码中存在非连接线ASCII码的问题。得益于特殊的存储方式和生成方式，本发明将元器件ASCII码的空间位置属性简化为元器件覆盖位置属性和ASCII码长高属性，同时，在计算元器件ASCII码位置特征的过程中可充分考虑ASCII码溢出和重叠的情况。优选地，矩状回路ASCII码矩阵的生成过程可分为三步：第一步生成矩状回路幕布ASCII码矩阵，用于存放矩状回路的ASCII码；第二步生成矩状回路电路框ASCII矩阵，将矩状回路电路框的ASCII码覆盖到幕布ASCII码矩阵的对应位置即可得到；第三步生成矩状回路ASCII码矩阵，将矩状回路中所有电子元器件和并联电路的ASCII码覆盖到电路框ASCII码矩阵的对应位置即可得到。在电路图转换过程中生成的矩状回路ASCII码矩阵包括并联电路ASCII码矩阵和主电路ASCII码矩阵。

优选地，为保证在对矩阵进行ASCII码覆盖的过程中不会出现元器件ASCII码溢出或重叠的状况，需优先确定矩状回路幕布ASCII码矩阵的长高属性、矩状回路电路框ASCII矩阵的长高属性和覆盖位置属性、矩状回路中电子元器件ASCII码和并联电路ASCII码的覆盖位置属性，保证覆盖过程的正常进行。优选地，覆盖位置属性为覆盖初始点坐标。优选地，具体覆盖方式为将覆盖ASCII码以从左到右、从上到下的顺序依次覆盖到被覆盖ASCII码矩阵中。本发明以覆盖ASCII码中首个覆盖的ASCII码，即其左上角ASCII码为覆盖初始点，以其在被覆盖ASCII码矩阵中的坐标为覆盖初始点坐标。各矩阵的相关构建属性需根据各元器件的空间位置关系及其ASCII码相关属性计算得到。优选地，对于横向并联电路，上线电子元器件数目为Num^up。上线电子元器件ASCII码总长为下线电子元器件数目为Num^down。下线电子元器件ASCII码总长为横向并联电路ASCII码属性生成公式如下：

优选地，电路框ASCII码的码长属性为FrameX。电路框ASCII码的码高属性为FrameY。FrameX、FrameY分别为：

优选地，幕布ASCII码的码长属性为ScreenX。幕布ASCII码的码高属性为ScreenY。ScreenX、ScreenY分别为：

ScreenX＝FrameX，ScreenY＝FrameY

优选地，电路框ASCII码覆盖初始点坐标FrameCoverX、FrameCoverY。FrameCoverX、FrameCoverY分别为：

FrameCoverX＝0，FrameCoverY＝0

优选地，ASCII码输入核心点坐标为InputX、InputY。InputX、InputY分别为：

InputX＝0，InputY＝1

ASCII码输出核心点坐标为OutputX、OutputY。OutputX、OutputY分别为：

OutputX＝FrameX-1，OutputT＝1

优选地，对于纵向并联电路，左线电子元器件数目为Num^left。左线电子元器件ASCII码的长度最长为右线电子元器件数目为Num^right。右线电子元器件ASCII码的长度最长为纵向并联电路ASCII码属性生成公式如下：

优选地，电路框ASCII码的码长属性为FrameX。电路框ASCII码的码高属性为FrameY。FrameX、FrameY分别为：

FrameY＝Max(2*Num^left+3,2*Num^right+3)

优选地，幕布ASCII码的码长属性ScreenX。幕布ASCII码的码高属性为ScreenY。ScreenX、ScreenY分别为：

优选地，电路框ASCII码覆盖初始点坐标FrameCoverX、FrameCoverY。FrameCoverX、FrameCoverY分别为：

FremeCoverX＝0，FramaCoverY＝0

优选地，ASCII码输入核心点坐标为InputX、InputY。InputX、InputY分别为：

优选地，ASCII码输出核心点坐标为OutputX、OutputY。OutputX、OutputY分别为：

优选地，如图6中电路图的虚线框所示，其中横向并联电路上线中有一个电子元器件R1。该电子元器件R1为电阻器电阻器的ASCII码为“&，R1Y”。电阻器的ASCII码长度为5。如图6中电路图的虚线框所示，下线中有一个电子元器件L1。该电子元器件L1为电灯电灯的ASCII码为“&，ZM1Y”。电灯的ASCII码长度为6。由此可得，上线电子元器件数目Num^up＝1。上线电子元器件ASCII码总长度下线电子元器件数目Num^down＝1。下线电子元器件ASCII码总长度进一步得到电路框ASCII码的码长属性FrameX＝10。电路框ASCII码的码高属性FrameY＝3。幕布ASCII码的码长属性ScreenX＝10。幕布ASCII码的码高属性ScreenY＝3。电路框ASCII码覆盖初始点坐标FrameCoverX＝0、FrameCoverY＝0。ASCII码输入核心点坐标为InputX＝0、InputY＝1。ASCII码输出核心点坐标为OutputX＝9、OutputY＝1。

S232：基于并联电路ASCII码属性生成并联电路电子元器件ASCII码属性。优选地，并联电子元器件ASCII码属性为并联电子元器件的ASCII码输入输出核心点和ASCII码覆盖初始点坐标。并联电子元器件ASCII码属性可以根据并联电路方向进行生成。横向并联电路需生成上线和下线电子元器件ASCII码属性。纵向并联电路需生成左线和右线电子元器件ASCII码属性。

优选地，上线起始电子元器件的ASCII码输入坐标为上线第k个电子元器件ASCII码的码长属性为上线第k个电子元器件ASCII码的码高属性为并联电路上线电子元器件ASCII码属性生成公式如下：

上线第n个电子元器件的ASCII码输入坐标为分别为：

上线第n个电子元器件的ASCII码输出坐标分别为：

优选地，上线第n个电子元器件的ASCII码覆盖初始点坐标为 分别为：

优选地，下线起始电子元器件的ASCII码输入坐标为下线第k个电子元器件ASCII码的码长属性为下线第k个电子元器件ASCII码的码高属性为并联电路下线电子元器件ASCII码属性生成公式如下：

下线第n个电子元器件的ASCII码输入坐标分别为 分别为：

下线第n个电子元器件的ASCII码输出坐标 分别为：

下线第n个电子元器件的ASCII码覆盖初始点坐标为 分别为：

优选地，左线起始电子元器件的ASCII码输入坐标为左线第k个电子元器件ASCII码的码长属性为左线第k个电子元器件ASCII码的码高属性为并联电路左线电子元器件ASCII码属性生成公式如下：

左线第n个电子元器件的ASCII码输入坐标分别为：

左线第n个电子元器件的ASCII码输出坐标 分别为：

优选地，左线第n个电子元器件的ASCII码覆盖初始点坐标 分别为：

优选地，右线起始电子元器件的ASCII码输入坐标为右线第k个电子元器件ASCII码的码长属性为右线第k个电子元器件ASCII码的码高属性为并联电路右线电子元器件ASCII码属性生成公式如下：

右线第n个电子元器件的ASCII码输入坐标为 分别为：

优选地，右线第n个电子元器件的ASCII码输出坐标 分别为：

优选地，右线第n个电子元器件的ASCII码覆盖初始点坐标 分别为：

优选地，上线、下线、左线、右线这四条线路起始电子元器件的ASCII码输入坐标可以根据并联电路ASCII码属性得到。由电路框ASCII码的码长属性FrameX、电路框ASCII码的码高属性FrameY以及电路框ASCII码覆盖初始点坐标FrameCoverX、FrameCoverY计算可得。优选地，具体公式如下：

上线起始元器件的ASCII码输入坐标分别为：

下线起始元器件的ASCII码输入坐标分别为：

左线起始元器件的ASCII码输入坐标分别为：

右线起始元器件的ASCII码输入坐标分别为：

优选地，如图6中电路图的虚线框图所示，并联电路上线中只有一个电子元器件，为电阻器电阻器的ASCII码为“&，R1Y”。经步骤S231计算可得电路框ASCII码的码长属性为FrameX＝10。电路框ASCII码的码高属性为FrameY＝3。幕布ASCII码的码长属性为ScreenX＝10。幕布ASCII码的码高属性为ScreenY＝3。电路框ASCII码覆盖初始点坐标FrameCoverX＝0、FrameCoverY＝0。由此可计算上线起始元器件的ASCII码输入坐标并联电路上线第1个电子元器件的ASCII码输入坐标ASCII码输出坐标 ASCII码覆盖初始点坐标

S233：基于并联电路ASCII码属性和并联电路电子元器件ASCII码属性生成并联电路ASCII码。优选地，并联电路ASCII码以矩阵的形式存储。从而基于并联电路电子元器件生成并联电路ASCII码矩阵30。优选地，并联电路ASCII码矩阵30分三步生成，如下：

S2331：首先，基于并联电路ASCII码属性生成并联电路幕布ASCII码矩阵10。优选地，并联电路幕布ASCII码矩阵10的长高分别为ScreenX、ScreenY。矩阵内部填充为“*”。

S2332：再根据连接线和电路框的具体映射关系表中的电路框的具体映射关系，将并联电路的电路框ASCII码覆盖到并联电路幕布ASCII码矩阵10内。优选地，连接线和电路框的具体映射关系表为步骤S343中的表6。优选地，电路框中横线符号用“-”表示，纵线符号用“_”表示，横向并联电路的左结点符号用“#”表示，右结点符号用“_”表示，纵向并联电路的上结点符号用“#”表示，下结点符号用“-”表示。优选地，以并联电路覆盖初始点坐标为并联电路电路框ASCII码左上角点的覆盖坐标，按照从左到右，从上到下的顺序将并联电路电路框ASCII码覆盖到并联电路幕布ASCII码矩阵内。覆盖初始点坐标为FrameCoverX、FrameCoverY。并联电路的电路框的长高分别为FrameX、FrameY。通过以上设置方式，生成并联电路的电路框ASCII码矩阵20。

S2333：最后将并联电路内部所有电子元器件的ASCII码覆盖到并联电路的电路框ASCII码矩阵20内。优选地，以电子元器件覆盖初始点坐标为电子元器件ASCII码左上角点的覆盖坐标，按照从左到右，从上到下的顺序将电子元器件ASCII码覆盖到并联电路电路框ASCII码矩阵内。优选地，覆盖初始点坐标为CoverX_n、CoverY_n，得到并联电路ASCII码矩阵30。

优选地，并联电路ASCII码矩阵30的生成示意图，如图7所示。图7为图6中并联电路的并联电路ASCII码矩阵30生成示意图。由步骤S231和步骤S232计算得到并联电路电路框ASCII码长高属性FrameX＝10、FrameY＝3。幕布ASCII码长高属性ScreenX＝10、ScreenY＝3。电路框ASCII码覆盖初始点坐标FrameCoverX＝0、FrameCoverY＝0。电阻器覆盖初始点坐标 电阻器ASCII码为“&，R1Y”。电灯覆盖初始点坐标 电灯ASCII码为“&，ZM1Y”。覆盖过程如图7所示。

S234：基于并联电路ASCII码生成并联电路类。优选地，并联电路类包含并联电路类型属性type、并联电路方向属性direction、并联电路输入输出核心点坐标属性、并联电路输入输出连接属性、并联电路ASCII码长高属性、并联电路ASCII码输入输出核心点坐标属性、并联电路ASCII码覆盖初始点坐标属性等。

优选地，并联电路类将取代并联电路组内的元器件类。具体更新方式为删除总元器件类中属于并联电路组的类，将并联电路组类加入总元器件类中。

优选地，步骤300为对主电路进行处理。优选地，如图1所示，步骤S300还包括如下步骤：

S310：基于元器件类生成主电路线路连接顺序。优选地，主电路线路连接顺序包括主电路上线、下线、左线、右线中元器件的连接顺序。生成时需优先选取主电路四角核心线，再生成各线路连接顺序。

优选地，主电路四角核心线为主电路四角上的连接线。主电路四角核心线包括左上角连接线、右上角连接线、右下角连接线、左下角连接线。优选地，可以根据连接线类型来选取主电路四角核心线。在主电路中，左上角连接线的连接线类型可以为左上拐角、向右括线、向下括线。右上角连接线的连接线类型可以为右上拐角、向下括线、向左括线。右下角连接线的连接线类型可以为右下拐角、向左括线、向上括线。左下角连接线的连接线类型可以为左下拐角、向上括线、向右括线。

优选地，主电路上线连接顺序中，起始核心线为左上角连接线。终止核心线为右上角连接线。下线连接顺序中，起始核心线为右下角连接线。终止核心线为左下角连接线。左线连接顺序中，起始核心线为左下角连接线。终止核心线为左上角连接线。右线连接顺序中，起始核心线为右上角连接线。终止核心线为右下角连接线。优选地，若线路中起始核心线和终止核心线为同一条线，则该线路中无电子元器件或并联电路。

优选地，主电路线路连接顺序的生成方式可以是以线路起始核心线开始，递归查找与当前处理元器件相连的元器件，直到当前处理元器件为线路终止核心线。优选地，第n个元器件的连接信息保存在输入元器件类序号和输出元器件类序号中。优选地，线路中元器件连接顺序的生成方式可以通过图3所示的线路连接顺序的生成步骤得到。

S320：基于主电路线路连接顺序生成主电路ASCII码属性。优选地，主电路ASCII码为主电路的盲文ASCII码的表示形式。电路中所有元器件都可以用专门的盲文ASCII码来表示。优选地，主电路ASCII码属性通过主电路幕布和主电路电路框构建。优选地，基于主电路内的元器件类和并联电路类的基本属性构建主电路ASCII码属性。优选地，元器件类和并联电路类的基本属性至少包括元器件的类型、下标以及核心点坐标。主电路ASCII码属性至少包括主电路幕布ASCII码属性和主电路的电路框ASCII码属性。优选地，主电路ASCII码属性的生成需要判断四条线路中电子元器件ASCII码和并联电路ASCII码的重叠状况。优选地，四条线线路可以是主电路上线、下线、左线、右线。

优选地，主电路上线中电子元器件数量为n。并联电路数量为m。上线第i个电子元器件的并联电路的ASCII码的码长属性为第i个电子元器件的并联电路的ASCII码的码高属性为上线第j个并联电路的幕布ASCII码的码长属性为ScreenX_j。上线第j个并联电路的幕布ASCII码的码高属性分别为ScreenY_j。上线第j个并联电路的电路框ASCII码的码长属性为为FrameX_j。上线第j个并联电路的电路框ASCII码的码高属性为FrameY_j。上线第k个电子元器件的ASCII码的码长属性为上线第k个电子元器件的ASCII码的码高属性主电路上线ASCII码属性具体公式如下：

上线ASCII码最低宽度为：

优选地，主电路上线和下线中并联电路ASCII码的高度不为1，在纵向会超出主电路上下线ASCII码。线路上侧超出ASCII码的高度为线路上侧ASCII码高度，线路下侧超出ASCII码的高度为线路下侧ASCII码高度。优选地，以上所涉及的线路包括上线和下线。上线上侧ASCII码高度为：

上线下侧ASCII码高度为：

优选地，主电路下线中电子元器件数量为n。并联电路数量为m。下线第i个电子元器件的并联电路的ASCII码的码长属性为下线第i个电子元器件的并联电路的ASCII码的码高属性为下线第j个并联电路的幕布ASCII码的码长属性为ScreenX_j。下线第j个并联电路的幕布ASCII码的码高属性为ScreenY_j。下线第j个并联电路的电路框ASCII码的码长属性为FrameX_j。下线第j个并联电路的电路框ASCII码的码高属性为FrameY_j。下线第k个电子元器件的ASCII码的码长属性为下线第k个电子元器件的ASCII码的码高属性为主电路下线ASCII码属性具体公式如下：

下线ASCII码最低宽度为：

下线上侧ASCII码高度为：

下线下侧ASCII码高度为：

优选地，主电路左线中电子元器件数量为n。并联电路数量为m。左线第i个电子元器件的并联电路的ASCII码的码长属性为左线第i个电子元器件的并联电路的ASCII码的码高属性为左线第j个并联电路的幕布ASCII码的码长属性为ScreenX_j。左线第j个并联电路的幕布ASCII码的码高属性为ScreenY_j。左线第j个并联电路的电路框ASCII码的码长属性为FrameX_j。左线第j个并联电路的电路框ASCII码的码高属性为FrameY_j。左线第k个电子元器件的ASCII码的码长属性为左线第k个电子元器件的ASCII码的码高属性为主电路左线ASCII码属性具体公式如下：

左线ASCII码最低高度为：

优选地，主电路左线和右线中并联电路和电子元器件ASCII码会横向超出主电路左线ASCII码和右线ASCII码。线路左侧超出ASCII码的长度为线路左侧ASCII码宽度。线路右侧超出ASCII码的长度为线路右侧ASCII码宽度。优选地，以上所涉及的线路包括左线和右线。左线左侧ASCII码宽度为：

左线右侧ASCII码宽度为：

优选地，主电路右线中电子元器件数量为n。并联电路数量为m。右线第i个电子元器件的并联电路的ASCII码的码长属性为线第i个电子元器件的并联电路的ASCII码的码高属性为右线第j个并联电路的幕布ASCII码的码长属性为ScreenX_j。线第j个并联电路的幕布ASCII码的码高属性为ScreenY_j。右线第j个并联电路的电路框ASCII码的码长属性为FrameX_j。右线第j个并联电路的电路框ASCII码的码高属性为FrameY_j。右线第k个电子元器件的ASCII码的码长属性为右线第k个电子元器件的ASCII码的码高属性为主电路右线ASCII码属性具体公式如下：

右线ASCII码最低高度为：

右线左侧ASCII码宽度为：

右线右侧ASCII码宽度为：

主电路ASCII码属性生成公式如下：

优选地，主电路电路框ASCII码的码长属性为FrameX。主电路电路框ASCII码的码高属性为FrameY。FrameX、FrameY分别为：

主电路幕布ASCII码的长高属性ScreenX、ScreenY分别为：

主电路电路框ASCII码覆盖初始点坐标FrameCoverX、FrameCoverY分别为:

优选地，如图6中的电路图所示，上线包含并联电路并联电路的ASCII码的码长为10。码高为3。并联电路右侧有电阻器R2。该电阻器的序号为电阻器的ASCII码的码长为5。码高为1。计算可得主电路上线ASCII码最低长度上线上侧ASCII码高度上线下侧ASCII码高度类似的，可计算得到左线ASCII码最低高度左线左侧ASCII码长度左线右侧ASCII码长度右线ASCII码最低高度右线左侧ASCII码长度右线右侧ASCII码长度下线ASCII码最低长度下线上侧ASCII码高度下线下侧ASCII码高度计算得到主电路电路框ASCII码的码长属性为FrameX＝21。主电路电路框ASCII码的码高属性为FrameY＝5。幕布ASCII码的码长属性为ScreenX＝21。幕布ASCII码的码长高属性ScreenY＝6。主电路电路框ASCII码覆盖初始点坐标FrameCoverX＝0、FrameCoverY＝1。

S330：基于主电路ASCII码属性生成主电路电子元器件ASCII码属性。优选地，电子元器件ASCII码属性为电子元器件的ASCII码输入输出核心点和ASCII码覆盖初始点坐标。优选地，并联电路可看作电子元器件的一种。处理方法同电子元器件。下述提及的电子元器件包含电路中的并联电路。

优选地，生成电子元器件ASCII码属性需生成主电路上线、下线、左线、右线的电子元器件ASCII码属性。优选地，上线起始电子元器件的ASCII码输入坐标为上线第k个电子元器件ASCII码的码长属性为上线第k个电子元器件ASCII码的码高属性分别为主电路上线电子元器件ASCII码属性生成公式如下：

上线第n个电子元器件的ASCII码输入坐标为分别为：

上线第n个电子元器件的ASCII码输出坐标为分别为：

上线第n个电子元器件的ASCII码覆盖初始点坐标为 分别为：

优选地，下线起始电子元器件的ASCII码输入坐标为下线第k个电子元器件ASCII码的码长属性为下线第k个电子元器件ASCII码的码高属性为主电路下线电子元器件ASCII码属性生成公式如下：

下线第n个电子元器件的ASCII码输入坐标为 分别为：

下线第n个电子元器件的ASCII码输出坐标为 分别为：

下线第n个电子元器件的ASCII码覆盖初始点坐标为 分别为：

优选地，左线起始电子元器件的ASCII码输入坐标为左线第k个电子元器件ASCII码的码长属性为左线第k个电子元器件ASCII码的码高属性为主电路左线电子元器件ASCII码属性生成公式如下：

左线第n个电子元器件的ASCII码输入坐标为分别为：

左线第n个电子元器件的ASCII码输出坐标为 分别为：

左线第n个电子元器件的ASCII码覆盖初始点坐标为 分别为：

优选地，右线起始电子元器件的ASCII码输入坐标为右线第k个电子元器件ASCII码的码长属性为右线第k个电子元器件ASCII码的码高属性为主电路右线电子元器件ASCII码属性生成公式如下：

右线第n个电子元器件的ASCII码输入坐标为 分别为：

右线第n个电子元器件的ASCII码输出坐标为 分别为：

右线第n个电子元器件的ASCII码覆盖初始点坐标为 分别为：

优选地，四条线路起始电子元器件的ASCII码输入坐标可以根据主电路ASCII码属性得到。优选地，四条线路可以是主电路上线、下线、左线、右线。由电路框ASCII码的码长属性FrameX、电路框ASCII码的码高属性FrameY、电路框ASCII码覆盖初始点坐标FrameCoverX、FrameCoverY，可以计算得到起始电子元器件的ASCII码输入坐标，具体公式如下：

上线起始元器件的ASCII码输入坐标为分别为：

下线起始元器件的ASCII码输入坐标为分别为：

左线起始元器件的ASCII码输入坐标为分别为：

右线起始元器件的ASCII码输入坐标为分别为：

S340：基于主电路ASCII码属性、主电路电子元器件ASCII码属性和/或并联电路ASCII码属性生成主电路ASCII码。优选地，主电路ASCII码以矩阵的形式存储。从而基于主电路电子元器件ASCII码生成主电路ASCII码矩阵60。优选地，如图9所示，主电路ASCII码矩阵60按照如下步骤生成：

S341：首先生成主电路幕布ASCII码矩阵40。主电路幕布ASCII码矩阵40的长高分别为ScreenX、ScreenY。矩阵内部填充为“*”。

S342：再根据连接线和电路框的具体映射关系表中的电路框的具体映射关系，将主电路的电路框的ASCII码覆盖到主电路幕布ASCII码矩阵40内。优选地，连接线和电路框的具体映射关系表为步骤S343中的表6。优选地，电路框中横线符号用“-”表示，纵线符号用“_”表示，横向并联电路的左结点符号用“#”表示，右结点符号用“_”表示，纵向并联电路的上结点符号用“#”表示，下结点符号用“-”表示。优选地，以主电路覆盖初始点坐标为主电路电路框ASCII码左上角点的覆盖坐标，按照从左到右，从上到下的顺序将主电路电路框ASCII码覆盖到主电路幕布ASCII码矩阵内。覆盖初始点坐标为FrameCoverX、FrameCoverY。主电路的电路框长高分别为FrameX、FrameY。通过以上设置方式，生成主电路的电路框ASCII码矩阵50。

S343：最后将主电路内部所有电子元器件和并联电路的ASCII码覆盖到主电路电路框ASCII码矩阵50内。优选地，以电子元器件覆盖初始点坐标为电子元器件ASCII码左上角点的覆盖坐标，按照从左到右，从上到下的顺序将电子元器件ASCII码覆盖到主电路电路框ASCII码矩阵内。覆盖初始点坐标为CoverX_n、CoverY_n，得到主电路ASCII码矩阵60。

优选地，主电路ASCII码矩阵60生成的示意图，如图8所示。图8为图6电路图的主电路ASCII码矩阵60生成示意图。由步骤S320和步骤S330计算，可得到主电路ASCII码电路框长高属性FrameX＝21、FrameY＝5。幕布ASCII码长高属性ScreenX＝21、ScreenY＝6。主电路电路框ASCII码覆盖初始点坐标FeameCoverX＝0、FrameCoverY＝1。并联电路覆盖初始点坐标CoverX₁＝2、CoverY₁＝0。电阻器覆盖初始点坐标CoverX₂＝13、CoverY₂＝1。覆盖过程如图8所示。

优选地，通过以上步骤得到盲文ASCII码电路图后可以转换为对应的盲文点字。优选地，盲文ASCII码电路图通过转换映射关系转换为盲文点字。转换映射关系至少包括电子元器件映射关系、连接线映射关系、电路框映射关系。

优选地，电子元器件映射关系为{电子元器件类型→电子元器件ASCII码→电子元器件盲点}。优选地，如表5所示为电子元器件映射关系表。表3为部分电子元器件映射关系示意表。如表5所示，包括部分电子元器件的映射关系，符合盲文电路图翻译规则。

表5电子元器件映射关系表

优选地，连接线映射关系为{连接线类型→连接线ASCII码→连接线盲点}。电路框映射关系为{电路框类型→电路框ASCII码→电路框盲点}。优选地，表6为连接线和电路框的具体映射关系表。优选地，表6包括连接线和电路框线映射关系，符合盲文电路图翻译规则。优选地，连接线类型包括直线类型2种、拐角类型4种、括线类型4种。直线类型包括横线、竖线。拐角类型包括左上拐角、右上拐角、右下拐角、左下拐角。括线类型包括向上括线、向下括线、向左括线、向右括线。电路框线有主电路框线、横向并联电路框线、纵向并联电路框线三种类型。优选地，符号“*”表示空格。

表6连接线和电路框的具体映射关系表

优选地，图6为一个优选电路图结构及转换结果示意图。以图6为示例说明本实施例提供的方法将电路图转换为盲文电路图。如图6所示，图6中的电路图为一常见电路图。该电路图中的电路由17个元器件组成。优选地，根据步骤S210，元器件类以序号形式表示。按照元器件类生成顺序，赋予第n个生成的元器件类序号值为n。因此，在图6中，以元器件表示元器件类序号为n的元器件。优选地，根据步骤S210，元器件类包括电子元器件类、连接线类和连接点类。连接点类包括元器件①、②。连接线类包括元器件③、④、⑤、⑥、⑦、⑧、⑨、⑩、根据步骤S130中的S131至S134以及表1，可以得到连接线③、④、⑤、⑥、⑦、⑧、⑨、⑩、的连接线类型分别为左上拐角、右上拐角、右下拐角、左下拐角、左上拐角、横线、向左括线、横线、左下拐角。电子元器件包括元器件其电子元器件类型分别为电阻器、电灯、电阻器、开关、蓄电池、电阻器。优选地，通过步骤S221至S226，元器件①、②、③、④、⑤、⑥、组成横向并联电路通过步骤S221可以确定元器件①、②为并联电路内的两个连接点。通过步骤S222至S225可以确定元器件③、④、⑤、⑥为并联电路的四角核心线。元器件分别为并联电路上线和下线的电子元器件。根据步骤S225，并联电路上线连接顺序为{3、12、4}，下线连接顺序为{5、13、6}。根据步骤S310以及图3所示的线路连接顺序的生成步骤，可以得到主电路上线连接顺序为{7、18、8、14、9}，右线连接顺序为{9}，下线连接顺序为{9、15、10、16、11}，左线连接顺序为{11、17、7}。优选地，图6中的盲文电路图为图6中电路图转换后得到的结果。

优选地，图7为并联电路ASCII码矩阵30生成示意图。如图7所示，包括并联电路幕布ASCII码矩阵10、并联电路的电路框ASCII码矩阵20、并联电路ASCII码矩阵30。由图5所示的步骤S231至S233完成并联电路幕布ASCII码矩阵10、并联电路的电路框ASCII码矩阵20、并联电路ASCII码矩阵30之间的转换。

优选地，图8为主电路ASCII码矩阵60生成示意图。如图8所示，包括主电路幕布ASCII码矩阵40、主电路的电路框ASCII码矩阵50、主电路ASCII码矩阵60。由图1所示的步骤S310至S340完成主电路幕布ASCII码矩阵40、主电路的电路框ASCII码矩阵、主电路ASCII码矩阵60之间的转换。

实施例2

如图10所示，本实施例公开了一种基于SVG的电路图到盲文转换系统。在不造成冲突或者矛盾的情况下，其他实施例的优选实施方式的整体和/或部分内容可以作为本实施例的补充。

一种基于SVG的电路图到盲文转换系统，至少包括交互模块100和翻译模块200。优选地，交互模块100用于提供人机交互。优选地，交互模块100可以提供相应Web页面实现人机交互。用户可以通过交互模块100上传SVG文件。交互模块100接收用户传输的SVG文件。优选地，SVG文件可以是使用Visio等软件制作的电路图。或者是Visio等软件制作的电路图的导出文件。交互模块100将SVG文件传输至翻译模块200。优选地，翻译模块200配置为：解析基于SVG文件获取电路图中元器件的基本属性。翻译模块200配置为基于元器件的基本属性生成元器件类。优选地，翻译模块200配置为判断电路图中是否包含并联电路。优选地，若包含并联电路，则翻译模块200基于核心点坐标属性进行并联电路处理以生成并联电路类。翻译模块200基于元器件类和/或并联电路类进行主电路处理以生成盲文ASCII码电路图。优选地，翻译模块200执行实施例1中的步骤，重复的内容不再赘述。

优选地，翻译模块200将翻译结果返回至交互模块100。交互模块100将翻译结果反馈至用户。优选地，交互模块100可以将翻译结果以音频文件的方式将音频文件传输至音频器件，然后以语音的形式将翻译结果反馈至用户。优选地，交互模块100还可以通过显示器将翻译结果反馈至用户。优选地，交互模块以预览的方式将翻译结果反馈至用户。优选地，交互模块100还可以将翻译结果以BRF文件的方式反馈至用户。BRF文件包含ASCII码电路图信息，可用于盲文点显器、盲文刻印机等盲文设备。优选地，SVG文件以JSON的格式传输。优选地，在翻译模块200一侧读取SVG文件为String格式。优选地，翻译模块200将翻译结果以JSON格式传输到交互模块100。

优选地，交互模块100可以是电子设备。例如，计算机、智能设备、移动设备。例如，笔记本、移动手机、平板电脑等。优选地，翻译模块200可以是是中央处理器(CentralProcessing Unit，CPU)，通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application-Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。优选地，翻译模块还可以是服务器、云服务端等。

本发明说明书包含多项发明构思，申请人保留根据每项发明构思提出分案申请的权利。本发明说明书包含多项发明构思，诸如“优选地”、“根据一个优选实施方式”或“可选地”均表示相应段落公开了一个独立的构思，申请人保留根据每项发明构思提出分案申请的权利。

需要注意的是，上述具体实施例是示例性的，本领域技术人员可以在本发明公开内容的启发下想出各种解决方案，而这些解决方案也都属于本发明的公开范围并落入本发明的保护范围之内。本领域技术人员应该明白，本发明说明书及其附图均为说明性而并非构成对权利要求的限制。本发明的保护范围由权利要求及其等同物限定。

Claims (8)

1.一种基于SVG的电路图到盲文转换方法，其特征在于，所述方法至少包括：

基于SVG文件生成电路图中元器件的基本属性；

基于所述基本属性生成元器件类，并判断是否包含并联电路，其中，

若包含并联电路，则基于所述元器件类进行并联电路处理以生成并联电路类，其中，

所述元器件类和并联电路类为至少描述元器件和并联电路的类型、ASCII码、空间位置关系的有序集合；

基于所述元器件类和/或并联电路类进行主电路处理以生成盲文ASCII码电路图；

其中，基于所述元器件类进行并联电路处理以生成并联电路类的步骤包括：

基于核心点坐标属性生成连接点组；

基于所述连接点组生成并联电路核心线组；

基于所述并联电路核心线组判断并联电路方向，并基于线路连接顺序选取并联电路四角核心线；

基于所述并联电路方向以及并联电路四角核心线生成并联电路组；

基于所述并联电路组生成并联电路类；

基于并联电路组生成并联电路类的步骤至少包括：

基于并联电路组以及并联电路内的元器件类的基本属性，构建并联电路ASCII码属性，其中，

所述元器件类的基本属性至少包括元器件的类型、下标以及核心点坐标，

所述并联电路ASCII码属性至少包括并联电路幕布ASCII码属性和并联电路的电路框ASCII码属性；

基于并联电路ASCII码属性生成并联电路电子元器件ASCII码属性；

基于并联电路ASCII码属性和并联电路电子元器件ASCII码属性生成并联电路ASCII码；

基于并联电路ASCII码生成并联电路类。

2.根据权利要求1所述的电路图到盲文转换方法，其特征在于，基于SVG文件生成电路图中元器件的基本属性至少包括如下步骤：

解析所述SVG文件，获取元器件的基本属性，其中，

所述元器件至少包括电子元器件、连接线和连接点；

基于所述基本属性生成元器件的核心点坐标属性，其中，

匹配所述连接线的类型且按第一方向更新所述连接线的核心点坐标属性。

3.根据权利要求2所述的电路图到盲文转换方法，其特征在于，匹配所述连接线的类型且按第一方向更新所述连接线的核心点坐标属性的步骤如下：

判断连接线的线段类型，并以连接线符号表示；

基于所述连接线符号匹配连接线类型；

基于所述第一方向及连接线符号类型更新所述核心点坐标属性。

4.根据权利要求3所述的电路图到盲文转换方法，其特征在于，判断连接线的线段类型的步骤如下：

解析连接线的路径属性生成连接线的线段数量；

以所述连接线段数量为判断次数判断连接线的线段类型；

基于线段的两端节点的增量变化判断线段类型，其中，

所述线段类型至少包括向上、向下、向左、向右。

5.根据权利要求3所述的电路图到盲文转换方法，其特征在于，生成线路连接顺序的步骤至少包括：

读取电路图中的线路起始核心线；

更新当前元器件类序号和元器件连接位置；

寻找与当前元器件连接位置相连的元器件，直到当前元器件为线路终止连接线；

基于核心点坐标间的增量变化判断是否连接；

更新元器件输入输出的连接属性、元器件类序号以及连接位置。

6.根据权利要求5所述的电路图到盲文转换方法，其特征在于，并联电路ASCII码以矩阵的形式存储，其中，基于并联电路电子元器件ASCII码属性生成并联电路ASCII码矩阵（30）的步骤至少包括：

基于并联电路ASCII码属性生成并联电路幕布ASCII码矩阵（10）；

将并联电路的电路框ASCII码覆盖至并联电路幕布ASCII码矩阵（10）内；

将并联电路内部电子元器件的ASCII码覆盖至并联电路的电路框ASCII码矩阵（20）内。

7.根据权利要求6所述的电路图到盲文转换方法，其特征在于，基于元器件类和/或并联电路类进行主电路处理以生成盲文ASCII码电路图的步骤至少包括：

基于元器件类生成主电路线路连接顺序；

基于主电路线路连接顺序生成主电路ASCII码属性，其中，

判断线路中电子元器件ASCII码和并联电路ASCII码的重叠状况；

基于主电路内的元器类和并联电路类的基本属性构建主电路ASCII码属性，其中，

所述元器件类和并联电路类的基本属性至少包括元器件的类型、下标以及核心点坐标，

所述主电路ASCII码属性至少包括主电路幕布ASCII码属性和主电路的电路框ASCII码属性；

基于主电路ASCII码属性生成主电路电子元器件ASCII码属性；

基于主电路ASCII码属性、主电路电子元器件ASCII码属性和/或并联电路ASCII码属性生成主电路ASCII码。

8.一种基于SVG的电路图到盲文转换系统，其特征在于，至少包括为交互模块（100）和翻译模块（200），交互模块（100）接收用户传输的SVG文件并传输至翻译模块（200），所述翻译模块（200）配置为：

解析基于SVG文件获取电路图中元器件的基本属性；

基于元器件的基本属性生成元器件类，并判断是否包含并联电路，其中，

若包含并联电路，则基于核心点坐标属性进行并联电路处理以生成并联电路类，其中，

所述元器件类和并联电路类为至少描述元器件和并联电路的类型、ASCII码、空间位置关系的有序集合；

基于元器件类和/或并联电路类进行主电路处理以生成盲文ASCII码电路图；其中，基于所述元器件类进行并联电路处理以生成并联电路类的步骤包括：

基于核心点坐标属性生成连接点组；

基于所述连接点组生成并联电路核心线组；

基于所述并联电路核心线组判断并联电路方向，并基于线路连接顺序选取并联电路四角核心线；

基于所述并联电路方向以及并联电路四角核心线生成并联电路组；

基于所述并联电路组生成并联电路类；

基于并联电路组生成并联电路类的步骤至少包括：

基于并联电路组以及并联电路内的元器件类的基本属性，构建并联电路ASCII码属性，其中，

所述元器件类的基本属性至少包括元器件的类型、下标以及核心点坐标，

所述并联电路ASCII码属性至少包括并联电路幕布ASCII码属性和并联电路的电路框ASCII码属性；

基于并联电路ASCII码属性生成并联电路电子元器件ASCII码属性；

基于并联电路ASCII码属性和并联电路电子元器件ASCII码属性生成并联电路ASCII码；

基于并联电路ASCII码生成并联电路类。