[go: up one dir, main page]

CN111799651A - 电绝缘垂直发射装置 - Google Patents

电绝缘垂直发射装置 Download PDF

Info

Publication number
CN111799651A
CN111799651A CN202010174373.6A CN202010174373A CN111799651A CN 111799651 A CN111799651 A CN 111799651A CN 202010174373 A CN202010174373 A CN 202010174373A CN 111799651 A CN111799651 A CN 111799651A
Authority
CN
China
Prior art keywords
substrate
vcsel
insulating structure
array
vcsel array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010174373.6A
Other languages
English (en)
Other versions
CN111799651B (zh
Inventor
A.袁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumentum Operations LLC
Original Assignee
Lumentum Operations LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumentum Operations LLC filed Critical Lumentum Operations LLC
Publication of CN111799651A publication Critical patent/CN111799651A/zh
Application granted granted Critical
Publication of CN111799651B publication Critical patent/CN111799651B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18322—Position of the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18322—Position of the structure
    • H01S5/1833—Position of the structure with more than one structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18394—Apertures, e.g. defined by the shape of the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一种装置，包括基板、在基板上的第一垂直腔表面发射激光器(VCSEL)阵列、在基板上并与第一VCSEL阵列相邻的第二VCSEL阵列、以及在第一VCSEL阵列和第二VCSEL阵列之间的绝缘结构。该绝缘结构在第一VCSEL阵列和第二VCSEL阵列之间提供电绝缘。

Description

电绝缘垂直发射装置
相关申请
按照35U.S.C.§119，本申请要求2019年4月1日提交的美国临时申请号62/827,545的优先权，其标题为“ELECTRICAL ISOLATION OF VERTICAL CAVITY SURFACE EMITTINGLASER EMITTERS”，其内容通过引用全部结合于此。
技术领域
本公开涉及垂直发射装置的电绝缘，更具体地，涉及使用绝缘结构来使垂直发射装置电绝缘。
背景技术
诸如垂直腔表面发射激光器(VCSEL)的垂直发射装置可以包括激光器、光发射器和/或类似物，其中光束在垂直于基板表面的方向上发射(例如，从半导体晶片的表面垂直发射)。多个垂直发射装置可以布置在公共基板上的一个或多个发射器阵列(例如，VCSEL阵列)中。
发明内容
根据一些实施方式，装置可以包括基板、在基板上的第一垂直腔表面发射激光器(VCSEL)阵列、在基板上并与第一VCSEL阵列相邻的第二VCSEL阵列、以及在第一VCSEL阵列和第二VCSEL阵列之间的绝缘结构。该绝缘结构可以在第一VCSEL阵列和第二VCSEL阵列之间提供电绝缘。
根据一些实施方式，装置可以包括基板、在基板上的多个VCSEL、从基板的底侧蚀刻以将阳极电连接到所述多个VCSEL中的一个VCSEL的背侧过孔、以及绝缘结构。该绝缘结构可以为VCSEL提供电绝缘。
根据一些实施方式，装置可以包括基板、在基板上的第一VCSEL阵列、在基板上的并与第一VCSEL阵列相邻的第二VCSEL阵列、从基板的底侧蚀刻以将第一VCSEL阵列中的第一VCSEL的阴极电连接到第二VCSEL阵列中的第二VCSEL的阳极的背侧过孔、以及在第一VCSEL阵列和第二VCSEL阵列之间的绝缘结构。该绝缘结构可以在第一VCSEL和第二VCSEL之间提供电绝缘。
附图说明
图1示出了包括多个VCSEL阵列和绝缘结构的装置的俯视图和截面图。
图2A-2B分别是显示了示例性VCSEL的俯视图和示例性VCSEL的示例性横截面图。
图3示出了包括VCSEL阵列和绝缘结构的装置的俯视图和截面图。
图4示出了包括VCSEL阵列和绝缘结构的装置的俯视图和截面图。
图5示出了包括多个VCSEL阵列和绝缘结构的装置的俯视图。
图6示出了包括多个VCSEL阵列和绝缘结构的装置的俯视图。
图7是用于使得VCSEL阵列电绝缘的示例过程的流程图。
图8是用于使得VCSEL阵列电绝缘的示例过程的流程图。
具体实施方式
示例性实施方式的以下详细描述参照了附随的附图。相同附图标记在不同附图中可以表示相同或相似的元件。
发射器阵列(例如，垂直腔表面发射激光器(VCSEL)阵列)可以包括多个垂直发射装置(例如，VCSEL、激光器、光发射器和/或类似物)。多个发射器阵列和/或垂直发射装置可以与其他发射器阵列和/或垂直发射装置和/或其上形成发射器阵列和/或垂直发射装置的基板区域电绝缘。然而，为了提供电绝缘，发射器阵列和/或垂直发射装置可能需要在半绝缘基板上生长和/或在外延结构中提供p-n-p-n绝缘层。虽然这导致发射器阵列和/或垂直发射装置的电绝缘，但是使用半绝缘基板会降低所得的发射器阵列和/或垂直发射装置的可靠性。例如，相对于其他类型的基板，半绝缘基板可能具有更高的缺陷量和/或缺陷可能性。这降低了在半绝缘基板上形成的最终发射器阵列和/或垂直发射装置的质量和/或可靠性。
本文所述的一些实施方式提供了通过从装置基板的底侧蚀刻绝缘结构(例如背侧沟槽)来电绝缘的VCSEL阵列的各种示例。绝缘结构通过减少和/或消除导电部来提供相邻VCSEL阵列之间的水平或横向电绝缘，该导电部可包括相邻VCSEL阵列之间的金属化层、外延层、基板和/或类似物。这样，绝缘结构允许在导电基板(例如，掺杂基板)和/或其他类型的基板上形成VCSEL阵列。这相对于在半绝缘基板上形成的VCSEL阵列提高了VCSEL阵列的质量和/或可靠性，允许VCSEL阵列在同一基板上串联电连接，和/或类似情况。例如，相对于半绝缘基板，导电基板可以包括更少的缺陷和/或更低的形成缺陷的可能性。此外，这允许VCSEL阵列的电极从基板的顶部移动到基板的底部或背侧，使得允许装置在不使用引线接合(wirebond)的情况下通过电迹线被管芯附接到基座上，这降低了组件的寄生电感，降低了管芯附接工艺的制造复杂性，和/或类似情况。
图1示出了示例装置100的俯视图和沿线WW的截面图。装置100可以包括光学设备、光学系统、VCSEL芯片和/或类似物。装置100可以包括多个VCSEL阵列102，例如VCSEL阵列102-1和相邻的VCSEL阵列102-2，以及其他VCSEL阵列。VCSEL阵列102可以各自包括多个VCSEL 104或垂直发射装置，例如VCSEL 104-1、VCSEL 104-2和/或其他VCSEL。虽然图1示出了包括特定数量的VCSEL阵列、VCSEL和/或其他装置或组件的装置100，但是在一些实施方式中，装置100可以包括更多和/或更少数量的VCSEL阵列、VCSEL和/或其他装置或组件。此外，尽管本文针对VCSEL 104-1或VCSEL 104-2描述了一些实施例，但是这些实施例同样适用于VCSEL 104-1和VCSEL 104-2二者。此外，尽管本文针对VCSEL阵列102-1或VCSEL阵列102-2描述了一些实施方式，但是这些实施方式同样适用于VCSEL阵列102-1和VCSEL阵列102-2二者。
在一些实施方式中，VCSEL 104可以形成在包括在装置100中的基板106上。基板106可以由各种半导体材料形成，例如III-V半导体(例如砷化镓(GaAs)、砷化铟镓(InGaAs)、磷化铟(InP)和/或类似物)、IV半导体(例如硅(Si)和/或类似物)和/或类似物。在一些实施方式中，可以使用各种材料掺杂基板106以形成n-型或p-型基板，例如p-型掺杂的GaAs或n-型掺杂的GaAs基板、p-型掺杂的InGaAs或n-型掺杂的InGaAs基板、p-型掺杂的InP或n-型掺杂的InP基板和/或类似物。
如图1中进一步所示，VCSEL阵列102可以包括形成在基板106上的一个或多个n-型掺杂外延层108。例如，n-型掺杂外延层108可以包括n-型掺杂分布式布拉格反射镜(n-型DBR)层和/或N+型掺杂缓冲层。n-型DBR层可以包括n-型掺杂砷化镓(n-GaAs)和n-型掺杂砷化铝镓(n-AlGaAs)的交替层。N+掺杂缓冲层可以仅包括GaAs且可以比交替的n-型DBR层每一个更厚，由此有助于对N+掺杂缓冲层更容易的蚀刻。此外，在n-型AlGaAs层处终止蚀刻会造成问题，因为n-型AlGaAs层中的铝可氧化且形成很差的欧姆接触。结果，一些实施方式可以包括N+掺杂缓冲层。
如图1中进一步所示，装置100可以包括形成在n-型掺杂外延层108(例如，p-型掺杂分布式布拉格反射器(p-DBR)层)上的一个或多个p-型掺杂外延层110。p-型掺杂外延层110和n-型掺杂外延层108可以形成VCSEL 104-1和VCSEL 104-2的反射镜。
如图1中进一步所示，活性层112可以将p-型掺杂外延层110和n-型掺杂外延层108的一些部分分离。例如，活性层112-1可以是产生VCSEL 104-1的光学增益的VCSEL 104-1层，活性层112-2可以是产生VCSEL 104-2的光学增益的VCSEL 104-2层。如图1中进一步所示，p-型掺杂外延层110可以包括氧化区域114，例如氧化区域114-1和氧化区域114-2，以分别阻止来自VCSEL 104-1的顶部阳极118-1(例如，位于基板106上的一个或多个外延层108和110上方的阳极)和VCSEL 104-2的顶部阳极118-2的电流。顶部阳极118-1可以是进入VCSEL 104-1的电流源，并且顶部阳极118-2可以是进入VCSEL 104-2的电流源。顶部阳极118-1和顶部阳极118-2可以接触p-型掺杂外延层110。此外，氧化区114可以引导电流通过氧化孔，通过活性层112-1和112-2的活性区域，并流向n-型掺杂外延层108。
如图1中进一步所示，VCSEL 104-1可以包括介电层116-1，并且VCSEL 104-2可以包括介电层116-2。介电层116-1可以包括从VCSEL 104-1发射光的孔径区域，并且介电层116-2可以包括从VCSEL 104-2发射光的孔径区域。如图1中进一步所示，VCSEL 104-1可以包括注入绝缘材料122的一个或多个区域，以在VCSEL 104-1和VCSEL 104-2被供电时限制电流。例如，可以使用注入技术形成注入绝缘材料122。通过使用质子或离子，例如氢离子、氢质子、硼离子、氧离子和/或类似物，注入技术可以损坏或改变VCSEL 104-1的外延层和/或VCSEL 104-2的外延层的区域。注入技术可以改变或损坏外延层的区域，使得外延层的部分不再导电(例如，可以形成高电阻区域、非导电区域、低导电区域和/或诸如此类)。
如图1中进一步所示，VCSEL 104-1可以包括底部阴极120-1(例如，位于基板106的背侧或底侧的阴极)，并且VCSEL 104-2可以包括底部阴极120-2。底部阴极120-1可以包括金属化和/或导电层(例如，焊料金属化、镀金、镀银、镀铜和/或类似物)，其用作来自VCSEL104-1的电流的出口点，并且底部阴极120-2可以包括金属化和/或导电层，其用作来自VCSEL 104-2的电流的出口点。
如图1进一步所示，装置100可以包括多个过孔阵列，每个过孔阵列包括多个过孔124。每个过孔阵列可以与从包括在VCSEL阵列102中的多个VCSEL 104到相邻VCSEL阵列102中的多个VCSEL 104的连接相关联。在一些实施方式中，过孔124可以是背侧或底侧过孔，因为过孔124可以从基板106的背侧或底侧蚀刻到基板106中。底部阴极120-1的金属化和/或导电层可以形成在过孔124-1中(例如，在过孔124-1的侧壁上)，使得底部阴极120-1在过孔124-1中电连接到VCSEL 104-2的顶部阳极118-2，并且使得电流从底部阴极120-1流向顶部阳极118-2。这样，过孔124-1允许VCSEL 104-1和VCSEL 104-2串联电连接。此外，过孔124允许装置100的其它VCSEL串联电连接，允许装置100的VCSEL阵列102-1、VCSEL阵列102-2和/或其它VCSEL阵列串联电连接，和/或类似情况。
在一些情况下，过孔124中侧壁的金属化以及基板106的半导体或导电性质可能导致装置100的VCSEL阵列和/或VCSEL的电极之间短路。例如，电流可以在过孔124-1中从底部阴极120-1水平或横向穿过或流过基板106、外延层108、外延层110和/或装置100的其他层到达底部阴极120-2。因此，如图1所示，装置100可以包括绝缘结构126，其位于装置100中包括的VCSEL阵列102-1和其他VCSEL阵列102之间，以提供装置100中包括的VCSEL 104、装置100中包括的VCSEL阵列102之间和/或类似位置的水平或横向电绝缘。绝缘结构126可以包括从基板106的背侧或底侧蚀刻并穿过基板106、外延层108并至少部分进入外延层110和/或其他层的背侧或底侧沟槽或过孔。因此，绝缘结构126在图1的俯视图中以虚线示出，以示出绝缘结构126在装置100的背侧，并且因此在俯视图中隐藏。然而，在其他实施方式中，绝缘结构126可以包括顶侧沟槽，该顶侧沟槽被蚀刻穿过外延层108、外延层110，并且从基板106的顶侧至少部分地进入或完全穿过基板106。
在一些实施方式中，如果绝缘结构126包括顶侧沟槽，该顶侧沟槽被蚀刻穿过外延层108、外延层110，并且从基板106的顶侧至少部分地进入基板106，则可以处理顶侧沟槽的底部和基板106的底侧之间的基板106的剩余部分，以形成离子注入区或其他非导电区，从而防止基板106的剩余部分中的横向导电。在一些实施方式中，如果绝缘结构126包括从基板106的顶侧蚀刻穿过外延层108、外延层110并完全穿过基板106的顶侧沟槽，则可以在顶侧沟槽的一个或多个部分中包括机械支撑结构，以防止VCSEL阵列102-1与VCSEL阵列102-2分离。机械支撑结构可以包括在顶侧沟槽的一个或多个部分中的Z形区域和/或另一种类型的特征(锯齿形、阶梯状、堞形和/或类似特征)。
在一些实施方式中，绝缘结构126可以是环绕沟槽，如图1的俯视图所示，绝缘结构126可以完全环绕VCSEL阵列102-1。此外，装置100可以包括多个绝缘结构126，并且每个绝缘结构126可以围绕相应的VCSEL阵列102。在一些实施方式中，绝缘结构126可以至少部分或全部填充有各种非导电材料，例如聚合物、聚酰胺、苯并环丁烯(benzocyclobutene，BCB)聚合物和/或其它类型的介电材料，以增加电绝缘和/或为装置100提供机械支撑。
这样，装置100可以包括绝缘结构126，该绝缘结构126在装置100中包括的VCSEL阵列102和VCSEL 104之间提供电绝缘。绝缘结构126可以通过防止电流经由基板106、外延层108、外延层110和/或其他层在VCSEL 104和VCSEL阵列102之间流动，来减少和/或消除VCSEL 104和VCSEL阵列102的电极之间的导电。此外，绝缘结构126允许在导电基板106(例如，掺杂基板)和/或其他类型的基板106上形成VCSEL阵列102。这相对于在半绝缘基板上形成的VCSEL阵列提高了VCSEL阵列102的质量和/或可靠性，允许VCSEL阵列102在同一基板106上串联电连接，和/或类似情况。例如，相对于半绝缘基板，基板106可以包括更少的缺陷和/或更低的发展缺陷的可能性。
如上所述，图1是仅作为例子提供的。其他例子是可以预期的，并且可以不同于关于图1所描述的。例如，虽然图1是结合VCSEL阵列和VCSEL描述的，但是结合图1描述的示例实施例可以包括垂直发射发光二极管(LED)和/或其他类型的垂直发射装置，可以包括垂直发射发光LED阵列和/或其他类型的垂直发射装置阵列和/或类似物。
图2A和2B分别是描述VCSEL 200的俯视图和VCSEL 200的示例横截面图250的图。在一些实现中，VCSEL 200可以是图1的VCSEL 104和/或本文描述的其他VCSEL或垂直发射装置的示例实施例。如图2A所示，VCSEL 200可以包括一组以发射器架构构建的发射器层。为了清楚起见，在图2A中没有示出VCSEL 200的所有发射器层。在一些实施方式中，VCSEL200可以对应于这里描述的一个或多个垂直发射装置。
如图2A所示，在该示例中，VCSEL 200可以包括圆形的注入保护层202。在一些实施方式中，注入保护层202可以具有其它形状，例如椭圆形、多边形和/或类似形状。注入保护层202可以基于包括在VCSEL 200中的注入材料部分之间的空间来定义(未示出)。如图2A中的中灰色区域所示，VCSEL 200可以包括可以是部分环形(例如，具有内半径和外半径)构造的P-型欧姆金属层204。如图所示，P-型欧姆金属层204可以同心地位于注入保护层202上(例如，P-型欧姆金属层204的外半径可以小于或等于注入保护层202的半径)。这种配置可以用于例如P-型向上/顶部发射的VCSEL 200的情况。在底部发射VCSEL 200的情况下，可以根据需要调整配置。
如图2A进一步所示，VCSEL 200可以包括介电过孔开口206，该介电过孔开口206形成(例如，蚀刻)在覆盖P-型欧姆金属层204(未示出)的介电钝化层/镜面层上。如所示的，介电过孔口206可以形成为部分环形形状(例如类似于P-型欧姆金属层204)且可以在P-型欧姆金属层204上方同中心地形成，使得介电钝化/反射镜层的金属化部接触P-型欧姆金属层204。在一些实施方式中，介电口206和/或P-型欧姆金属层204可以形成为其他形状，例如完整环形状形或分裂环形形状。
如进一步所示，VCSEL 200可以包括在部分环形的P-型欧姆金属层204的内径内的发射器的一部分中的光孔208。VCSEL 200可以经由光孔208发射激光束。如进一步所示，VCSEL 200还可以包括电流局限孔210(例如，由VCSEL 200的氧化层形成的氧化物孔(未示出))。电流局限孔210形成在光孔208下方。
如图2A进一步所示，VCSEL 200可以包括一组氧化沟槽212，它们围绕注入保护层202的周向间隔开(例如等距、不等距)。氧化沟槽212相对于光孔208的位置可以有多近取决于应用，并且可以基于注入保护层202、P型欧姆金属层204、介电过孔开口206和/或制造公差。
图2A所示的层的数量和布置方式作为例子提供。实际上，VCSEL 200可以包括额外的层、更少的层、不同的层或与图2A所示不同排列的层。例如，虽然VCSEL 200包括一组六个氧化沟槽212，但实际上，其他设计也是可能的，例如包括五个氧化沟槽212、七个氧化沟槽212和/或类似物的紧凑发射器。作为另一个例子，虽然VCSEL 200是圆形发射器设计，但是在实践中，其他设计也是可能的，例如矩形发射器、六边形发射器、椭圆形发射器和/或类似物。另外，或者可替换地，一组层(例如，一层或多层)的VCSEL 200可以执行被描述为分别由另一组层的VCSEL 200执行的一个或多个功能。
值得注意的是，尽管VCSEL 200的设计被描述为包括VCSEL，但是其他实现也是可能的。例如，VCSEL 200的设计可以应用于另一种类型的光学装置，例如LED，或者另一种类型的垂直发射(例如顶部发射或底部发射)光学装置。另外，VCSEL 200的设计可以应用于任何波长、功率水平、发射轮廓和/或类似属性的发射器。换句话说，VCSEL 200不是特定于具有给定性能特征的发射器的。
如图2B所示，示例性横截面视图可以表示穿过一对氧化沟槽212的VCSEL 200的横截面(例如，如图2A中的线XX所示)。如图所示，VCSEL 200可以包括背侧阴极层228、基板层226、底部反射镜224、活性区222、氧化层220、顶部反射镜218、注入绝缘材料216、介电钝化/镜层214和P-型欧姆金属层204。如图所示，VCSEL 200可以具有大约10μ米的总高度
背侧阴极层228可以包括与基板层226电接触的层。例如，背侧阴极层228可以包括经退火的金属化层，例如AuGeNi层、PdGeAu层和/或类似层。
基板层226可以包括基部基板层，外延层在其上生长。例如，基板层226可以包括半导体层、导电层和/或类似物，例如掺杂氮的GaAs层、InP层和/或类似物。
底部反射镜224可以包括VCSEL 200的底部反射层。例如，底部反射镜224可以包括DBR。活性区222可以包括局限电子并限定VCSEL 200的发射波长的层。例如，活性层222可以是量子阱。
氧化层220可以包括氧化层，该氧化层提供VCSEL 200的光学和电学局限。在一些实施方式中，氧化层220可以因外延层的湿氧化而形成。例如，氧化层220可以是Al2O3层，其是由于AlAs或AlGaAs层的氧化形成的。氧化沟槽212可以包括允许氧(例如，干氧、湿氧)进入形成氧化层220的外延层的开口。
电流局限孔210可以包括通过氧化层220限定的旋光孔。电流局限孔210的尺寸可以例如为大约6.0μm到大约14.0μm的范围。在一些实施方式中，电流局限孔210的尺寸可以取决于围绕VCSEL 200的氧化沟槽212之间的距离(例如，在图2B中标识为dt)。例如，氧化沟槽212可以被蚀刻以露出外延层，氧化层220从该外延层形成这里，在沉积介电钝化层/反射镜层214之前，外延层的氧化可以发生在朝向VCSEL 200的中心的特定距离(例如，在图2B中标识为“do”)，从而形成氧化层220和电流限制孔210。在一些实施方式中，电流局限孔210可以包括氧化物孔。另外或替换地，电流局限孔210可以包括与其他类型的电流局限技术(例如蚀刻凸台、没有离子注入的区域、经平板印刷限定的内空腔凸台和再生长和/或类似情况)关联的孔。
顶部反射镜218可以包括VCSEL 200的顶反射层。例如，顶部反射镜218可以包括DBR。注入绝缘材料216可以包括提供电绝缘的材料。例如，注入绝缘材料216可以包括注入离子的材料，例如注入H的材料或注入氢/质子的材料。在一些实施方式中，注入绝缘材料216可以限定注入保护层202。介电钝化/反射镜层214可以包括用作保护钝化层且用作额外DBR的层。例如，介电钝化/反射镜层214可以包括沉积(例如，通过化学气相沉积)在VCSEL200的一个或多个其他层上的一个或多个子层(例如，SiO2层、Si3N4层)。
如所示的，介电钝化/反射镜层214可以包括一个或多个介电过孔口206，其提供对P-型欧姆金属层204的电气介入。光孔208可以包括在电流局限孔210上方的介电钝化/反射镜层214的一部分，光可以通过该部分发射。P-型欧姆金属层204可以包括进行电接触的层，电流可以通过该层流动。例如，P型欧姆金属层204可以包括TiAu层、TiPtAu层和/或类似层，电流可以经由该层流动(例如经由通过介电过孔口206与P型欧姆金属层204接触的接合盘(未示出))。
在一些实施方式中，可以使用一系列步骤制造VCSEL 200。例如，底部反射镜224、活性区域222、氧化层220和顶部反射镜218可以在基板层226上外延生长，此后，可以在顶部反射镜218上沉积P-型欧姆金属层204。接下来，氧化沟槽212可以被蚀刻以露出氧化层220，以用于氧化。注入绝缘材料216可以经由离子注入形成，此后可以沉积介电钝化/反射镜层214。介电过孔口206可以被蚀刻在介电钝化/反射镜层214中(例如露出P-型欧姆金属层以用于接触)。可以执行电镀、种晶和蚀刻，此后可以让基板层226变薄和/或重叠以到目标的厚度。最后，背侧阴极层228可以被沉积在基板层226的底侧上。
图2B所示层的数量、布置方式、厚度、顺序、对称性等是作为例子提供的。实践中，与图2B所示的相比，VCSEL 200可以包括额外层、较少层、不同层、不同构造的层、或不同排列的层。另外或替换地，VCSEL 200的一组层(例如一层或多层)可以执行一个或多个功能，所述一个或多个功能被描述为被VCSEL 200的另一组层执行。
图3示出了示例装置300的俯视图和沿线YY的截面图。装置300可以包括光学装置、光学系统、VCSEL芯片和/或类似物。装置300可以包括VCSEL阵列302。VCSEL阵列302可以包括多个VCSEL 304或垂直发射装置。虽然图3示出了包括特定数量的VCSEL和/或其他设备或组件的装置300，但是在一些实施例中，装置300可以包括更多和/或更少数量的VCSEL和/或其他设备或组件。
在一些实施方式中，VCSEL 304可以形成在包括在装置300中的基板306上。基板306可以由各种半导体材料形成，例如III-V半导体(例如，GaAs、InGaAs、InP和/或类似物)、IV半导体(例如，Si和/或类似物)和/或类似物。在一些实施方式中，可以使用各种材料来掺杂基板306以形成n-型或p-型基板，例如p-型掺杂的GaAs或n-型掺杂的GaAs基板、p-型掺杂的InGaAs或n-型掺杂的InGaAs基板、p-型掺杂的InP或n-型掺杂的InP基板和/或类似物。
如图3中进一步所示，VCSEL阵列302可以包括形成在基板306上的一个或多个n-型掺杂外延层308。例如，n-型掺杂外延层308可以包括n-DBR层和/或N+型掺杂缓冲层。n-DBR层可以包括n-GaAs和n-AlGaAs的交替层。N+型掺杂缓冲层可以仅包括GaAs且可以比交替的n-型DBR层每一个更厚，由此有助于对N+掺杂缓冲层更容易的蚀刻。此外，在n-型AlGaAs层处终止蚀刻会造成问题，因为n-型AlGaAs层中的铝可氧化且形成很差的欧姆接触。结果，一些实施方式可以包括N+掺杂缓冲层。
如图3中进一步所示，装置300可以包括形成在n-型掺杂外延层308(例如，p-DBR层)上的一个或多个p-型掺杂外延层310。p-型磷掺杂外延层310和n-型掺杂外延层308可以形成VCSEL 304的的垂直腔的反射镜。
如图3中进一步所示，活性层312可以将p-型掺杂外延层310和n-型掺杂外延层308的一些部分分离。例如，活性层312可以是VCSEL 304的层，其中产生VCSEL 304的光学增益。如图3中进一步所示，p-型掺杂外延层310可以包括氧化区域314，以阻止来自VCSEL 304的底部阳极318(例如，位于基板306的底侧或背侧的阳极)的电流。底部阳极318可以是进入VCSEL 304的电流源。底部阳极318可以接触p-型掺杂外延层310。此外，氧化区域314可以引导电流通过氧化孔、通过活性层312的活性区域并朝向n-型掺杂外延层308。
如图3中进一步所示，VCSEL 304可以包括介电层316。介电层316可以包括从VCSEL304发射光的孔径区域。如图3中进一步所示，VCSEL 304可以包括注入绝缘材料322的一个或多个区域，以在VCSEL 304通电时局限电流。例如，可以使用注入技术形成注入绝缘材料322。通过使用质子或离子，例如氢离子、氢质子、硼离子、氧离子和/或类似物，注入技术可以损坏或改变VCSEL 304的外延层的区域。注入技术可以改变或损坏外延层的区域，使得外延层的该部分不再导电(例如，可以形成高电阻区域、非导电区域、低导电区域和/或诸如此类).
如图3中进一步所示，VCSEL 304可以包括底部阴极320(例如，位于基板306的背侧或底侧的阴极)。底部阴极320可以包括金属化和/或导电层(例如，焊料金属化、镀金、镀银、镀铜和/或类似物)，其用作来自VCSEL 304的电流的出口点。
如图3中进一步所示，装置300可以包括与多个VCSEL 304相关联的过孔阵列，该过孔阵列包括多个过孔324。VCSEL 304可以与过孔324相关联。在一些实施方式中，过孔324可以是背侧或底侧过孔，因为过孔324可以从基板306的背侧或底侧蚀刻到基板306中。底部阳极318的金属化和/或导电层可以形成在过孔324中(例如，在过孔324的侧壁上)，使得过孔324允许底部阳极318从VCSEL 304和基板306的顶部移动到基板306的底部或背侧。这允许装置300被管芯附接到具有电迹线的基座上，而不使用引线接合，这减少了组件的寄生电感，降低了管芯附接工艺的制造复杂性，和/或类似情况。
在一些情况下，过孔324中侧壁的金属化以及基板306的半导体或导电性质可能导致装置300的VCSEL阵列302和/或VCSEL 304的底部阳极318和底部阴极320之间短路。例如，电流可以水平地或横向地从底部阴极320穿过或流过基板306、外延层308、外延层310和/或装置300的其他层到达过孔324，并因此到达底部阳极318。因此，如图3所示，装置300可以在底部阴极320和底部阳极318之间包括绝缘结构326，以在装置300中包括的VCSEL 304之间提供水平或横向电绝缘。绝缘结构326可以包括从基板306的背侧或底面蚀刻并穿过基板306、外延层308和至少部分穿过外延层310和/或其他层的背侧或底面沟槽或过孔。因此，绝缘结构326在图3的俯视图中以虚线示出，以显示绝缘结构326在装置300的背侧，并且因此在俯视图中隐藏。然而，在其他实施方式中，绝缘结构326可以包括从基板306的顶侧至少部分蚀刻到外延层308、外延层310和基板306中或完全蚀刻穿过外延层308、外延层310和基板306的顶侧沟槽。
在一些实施方式中，如果绝缘结构326包括顶侧沟槽，该顶侧沟槽被蚀刻穿过外延层308、外延层310，并且从基板306的顶侧至少部分地进入基板306中，则可以处理顶侧沟槽的底部和基板306的底侧之间的基板306的剩余部分，以形成离子注入区或其他非导电区，从而防止基板306的剩余部分中的横向导电。在一些实施方式中，如果绝缘结构326包括从基板306的顶侧蚀刻穿过外延层308、外延层310并完全穿过基板306的顶侧沟槽，则可以在顶侧沟槽的一个或多个部分中包括机械支撑结构，以防止过孔阵列与VCSEL阵列302和/或装置300的其他区域分离。机械支撑结构可以包括在顶侧沟槽的一个或多个部分中的Z形区域和/或另一种类型的特征(锯齿形、阶梯状、堞形和/或类似特征)。
在一些实施方式中，绝缘结构326可以是环绕沟槽，如图3的俯视图所示，其可以完全环绕VCSEL阵列302的过孔阵列。在一些实施方式中，绝缘结构326可以至少部分或全部填充有各种非导电材料，例如聚合物、聚酰胺、BCB聚合物和/或另一种类型的介电材料，以增加电绝缘和/或为装置300提供机械支撑。
以这种方式，装置300可以包括绝缘结构326，绝缘结构326在装置300中包括的VCSEL阵列302中的VCSEL 304的电极之间提供电绝缘。绝缘结构326可以通过防止电流经由基板306、外延层308、外延层310和/或其他层在VCSEL器阵列302和/或VCSEL 304的底部阳极318和底部阴极320之间流动，来减少和/或消除电极之间的导电。此外，绝缘结构326允许在导电基板306(例如，掺杂基板)和/或其他类型的基板306上形成VCSEL阵列302。这相对于形成在半绝缘基板和/或类似物上的VCSEL阵列提高了VCSEL阵列302的质量和/或可靠性。此外，绝缘结构326允许在装置300中使用过孔324，这又允许底部阳极318从基板306和VCSEL 304的顶部移动到基板306的底部或背侧，使得允许装置300在不使用引线接合的情况下用电迹线管芯附接到基座上，这降低了组件的寄生电感，降低了管芯附接工艺的制造复杂性，和/或类似情况。
如上所述，图3是仅作为例子提供的。其他例子是可以预期的，并且可以不同于关于图3所描述的。例如，虽然图3是结合VCSEL阵列和VCSEL描述的，但是结合图3描述的示例实现可以包括垂直发射LED和/或其他类型的垂直发射装置，可以包括垂直发射LED阵列和/或其他类型的垂直发射装置阵列和/或类似物。
图4示出了示例装置400的俯视图和沿线ZZ的截面图。装置400可以包括光学装置、光学系统、VCSEL芯片和/或类似物。装置400可以包括VCSEL阵列402。VCSEL阵列402可以包括多个VCSEL 404或垂直发射装置。虽然图4示出了包括特定数量的VCSEL和/或其他设备或组件的装置400，但是在一些实施方式中，装置400可以包括更多和/或更少数量的VCSEL和/或其他设备或组件。
在一些实施方式中，VCSEL 404可以形成在包括在装置400中的基板406上。基板406可以由各种半导体材料形成，例如III-V半导体(例如，GaAs、InGaAs、InP、和/或类似物)、IV半导体(例如，Si和/或类似物)和/或类似物。在一些实施方式中，可以使用各种材料掺杂基板306以形成n-型或p-型基板，例如p-型掺杂的GaAs或n-型掺杂的GaAs基板、p-型掺杂的InGaAs或n-型掺杂的InGaAs基板、p-型掺杂的InP或n-型掺杂的InP基板和/或类似物。
如图4中进一步所示，VCSEL阵列402可以包括形成在基板406上的一个或多个n-型掺杂外延层408。例如，n-型掺杂外延层408可以包括n-DBR层和/或N+掺杂缓冲层。n-DBR层可以包括n-GaAs和n-AlGaAs的交替层。N+掺杂缓冲层可以仅包括GaAs且可以比交替的n-型DBR层每一个更厚，由此有助于对N+掺杂缓冲层更容易的蚀刻。此外，在n-型AlGaAs层处终止蚀刻会造成问题，因为n-型AlGaAs层中的铝可氧化且形成很差的欧姆接触。结果，一些实施方式可以包括N+掺杂缓冲层。
如图4中进一步所示，装置400可以包括形成在n-型掺杂外延层408(例如，p-DBR层)上的一个或多个p-型掺杂外延层410。p-型掺杂外延层410和n-型掺杂外延层408可以形成VCSEL 404的反射镜。
如图4中进一步所示，活性层412可以将p-型掺杂外延层410和n-型掺杂外延层408的一些部分分离。例如，活性层412可以是VCSEL 404的层，其中产生VCSEL 304的光学增益。如图4中进一步所示，p-型掺杂外延层410可以包括氧化区域414，以阻止来自VCSEL 404的底部阳极418(例如，位于基板406的底侧或背侧的阳极)的电流。底部阳极418可以是进入VCSEL 404的电流源。底部阳极418可以接触p-型掺杂外延层410。此外，氧化区域414可以引导电流通过氧化孔、通过活性层412的活性区域并朝向n-型掺杂外延层408。
如图4中进一步所示，VCSEL 404可以包括介电层416。介电层416可以包括从VCSEL404发射光的孔径区域。如图4中进一步所示，VCSEL 404可以包括注入绝缘材料422的一个或多个区域，以在VCSEL 404通电时局限电流。例如，可以使用注入技术形成注入绝缘材料422。通过使用质子或离子，例如氢离子、氢质子、硼离子、氧离子和/或类似物，注入技术可以损坏或改变VCSEL 404的外延层的区域。注入技术可以改变或损坏外延层的区域，使得外延层的该部分不再导电(例如，可以形成高电阻区域、非导电区域、低导电区域和/或诸如此类)。
如图4中进一步所示，VCSEL 404可以包括底部阴极420(例如，位于基板406的背侧或底侧的阴极)。底部阴极420可以包括金属化和/或导电层(例如，焊料金属化、镀金、镀银、镀铜和/或类似物)，其用作来自VCSEL 404的电流的出口点。
如图4中进一步所示，装置400可以包括与VCSELs 404相关联的过孔阵列，其包括多个过孔424。VCSEL 404可以与过孔424相关联。在一些实施方式中，过孔424可以是背侧或底侧过孔，因为过孔424可以从基板406的背侧或底侧蚀刻到基板406中。底部阳极418的金属化和/或导电层可以形成在过孔424中(例如，在过孔424的侧壁上)，使得过孔424允许底部阳极418从VCSEL 404和基板406的顶部移动到基板406的底部或背侧，使得装置400被允许在不使用引线接合的情况下用电迹线管芯附接到基座上，这降低了组件的寄生电感，降低了管芯附接工艺的制造复杂性，和/或类似情况。
在一些情况下，过孔424中侧壁的金属化以及基板406的半导体或导电性质可能导致装置400的VCSEL 404和/或VCSEL阵列402的底部阳极418和底部阴极420之间短路。例如，电流可以水平地或横向地从底部阴极420穿过或流过基板406、外延层408、外延层410和/或装置400的其他层到达过孔424，并因此到达底部阳极418。因此，如图4所示，装置400可以在底部阴极420和底部阳极418之间包括绝缘结构426，以在装置400中包括的VCSE 404之间提供水平或横向的电绝缘。绝缘结构426可以包括从基板406的背侧或底侧蚀刻并穿过基板406、外延层408并至少部分进入外延层410和/或其他层的背侧或底侧沟槽或过孔。因此，绝缘结构426在图4的俯视图中以虚线示出，以显示绝缘结构426在装置400的背侧，并且因此在俯视图中隐藏。然而，在其他实施方式中，绝缘结构426可以包括从基板406的顶侧至少部分蚀刻到外延层408、外延层410和基板406中或完全蚀刻穿过外延层408、外延层410和基板406的顶侧沟槽。
在一些实施方式中，如果绝缘结构426包括顶侧沟槽，该顶侧沟槽被蚀刻穿过外延层408、外延层410，并且从基板406的顶侧至少部分地进入基板406，则可以处理顶侧沟槽的底部和基板406的底侧之间的基板406的剩余部分，以形成离子注入区或其他非导电区，从而防止基板406的剩余部分中的横向导电。在一些实施方式中，如果绝缘结构426包括从基板106的顶侧蚀刻穿过外延层408、外延层410并完全穿过基板406的顶侧沟槽，则可以在顶侧沟槽的一个或多个部分中包括机械支撑结构，以防止VCSEL阵列402与装置400的其他区域分离。机械支撑结构可以包括在顶侧沟槽的一个或多个部分中的Z形区域和/或另一种类型的特征(锯齿形、阶梯状、堞形和/或类似特征)。
在一些实施方式中，绝缘结构426可以是沟槽，如图4的俯视图所示，该沟槽从VCSEL阵列402和装置400的一侧或边缘在多个VCSEL 404和过孔阵列之间延伸到VCSEL阵列402和装置400的另一侧或边缘。当其上制造了装置400的晶片被切割成单个芯片时，可以完成或形成由绝缘结构426提供的电绝缘，其中，切割(例如，通过切割、锯切、划线和断裂和/或类似操作)完成绝缘结构426之间的电绝缘。这样，被去除以形成绝缘结构426的基板和/或外延层材料的量减少，这在制造过程中提供了绝缘结构426的机械支撑。在一些实施方式中，绝缘结构426可以至少部分或全部填充有各种非导电材料，例如聚合物、聚酰胺、BCB聚合物和/或另一种类型的介电材料，以增加电绝缘和/或为装置400提供机械支撑。
以这种方式，装置400可以包括绝缘结构426，绝缘结构426在装置400中包括的VCSEL阵列402中的VCSEL 404的电极之间提供电绝缘。绝缘结构426可以通过防止电流经由基板406、外延层408、外延层410和/或其他层在VCSEL阵列402和/或VCSEL 404的底部阳极418和底部阴极420之间流动来减少和/或消除电极之间的导电。此外，绝缘结构426允许在导电基板406(例如，掺杂基板)和/或其他类型的基板406上形成VCSEL阵列402。这相对于形成在半绝缘基板等上的VCSEL阵列提高了VCSEL阵列402的质量和/或可靠性，和/或类似情况。此外，绝缘结构426允许在装置400中使用过孔424，这又允许底部阳极418从VCSEL 404和基板406的顶部移动到基板406的底部或背侧，使得允许装置400在不使用引线接合的情况下用电迹线管芯附接到基座上，这降低了组件的寄生电感，降低了管芯附接工艺的制造复杂性，和/或类似情况。
如上所述,图4是仅作为例子提供的。其他例子是可以预期的，并且可以不同于关于图4所描述的。例如，虽然图4是结合VCSEL阵列和VCSEL描述的，但是结合图4描述的示例实现可以包括垂直发射LED和/或其他类型的垂直发射装置，可以包括垂直发射LED阵列和/或其他类型的垂直发射装置阵列和/或类似物。
图5示出了示例装置500的俯视图。装置500可以包括光学装置、光学系统、VCSEL芯片和/或类似物。装置500可以包括多个VCSEL阵列502，例如VCSEL阵列502-1和相邻的VCSEL阵列502-2，以及其他VCSEL阵列。VCSEL阵列502可以各自包括多个VCSEL504或垂直发射装置。虽然图5示出了包括特定数量的VCSEL阵列、VCSEL和/或其他装置或部件的装置500，但是在一些实施方式中，装置500可以包括更多和/或更少数量的VCSEL阵列、VCSEL和/或其他设备或组件。
在一些实施方式中，装置500可以类似于以上结合图1描述的装置100，并且部件、材料和/或类似物可以类似于以上结合图1描述的那些。例如，VCSEL阵列502-1、VCSEL阵列502-2和VCSEL504可以分别类似于装置100的VCSEL阵列102-1、VCSEL阵列102-2和VCSEL104。此外，装置500可以包括多个过孔阵列，每个过孔阵列包括多个过孔524，过孔524可以类似于装置100的过孔124。
如图5中进一步所示，装置500可以包括绝缘结构526，其在装置500的VCSEL阵列502和/或VCSEL 504之间提供水平或横向电绝缘。例如，绝缘结构526可以在VCSEL阵列502-1和VCSEL502-2之间、VCSEL阵列502-1和VCSEL502-2中包括的VCSEL504之间和/或类似位置提供水平或横向的电绝缘。
绝缘结构526可以包括背侧或底侧沟槽或过孔，其从装置500(未示出)的基板的背侧或底侧蚀刻，穿过基板，并且至少部分地进入和/或完全穿过装置500的一个或多个外延层(未示出)和/或其他层。因此，绝缘结构526在图5的俯视图中以虚线示出，以显示绝缘结构526在装置500的背侧，并且因此在俯视图中隐藏。然而，在其他实施方式中，绝缘结构526可以包括顶侧沟槽，该顶侧沟槽被蚀刻穿过一个或多个外延层，并且从基板的顶侧至少部分地进入或完全地穿过基板。
在一些实施方式中，如果绝缘结构526包括顶侧沟槽，该顶侧沟槽被蚀刻穿过一个或多个外延层，并且至少部分地从基板的顶侧进入基板，则可以处理顶侧沟槽的底部和基板的底侧之间的基板的剩余部分，以形成离子注入区或其他非导电区，从而防止基板的剩余部分中的横向导电。在一些实施方式中，如果绝缘结构526包括通过一个或多个外延层蚀刻并且至少部分地从基板的顶侧进入基板的顶侧沟槽，则机械支撑结构可以被包括在顶侧沟槽的一个或多个部分中，以防止VCSEL阵列502-1与VCSEL阵列502-2分离。机械支撑结构可以包括在顶侧沟槽的一个或多个部分中的Z形区域和/或另一种类型的特征(锯齿形、阶梯状、堞形和/或类似特征)。
在一些实施方式中，绝缘结构526可以是沟槽，如图5所示，其位于VCSEL阵列502-1和VCSEL阵列502-2之间，并且从VCSEL阵列502-1和VCSEL阵列502-2以及装置500的一个公共侧或边缘延伸到VCSEL阵列502-1和VCSEL阵列502-2以及装置500的另一个公共侧或边缘。此外，装置500可以包括多个绝缘结构526，并且每个绝缘结构526可以在两个或更多个VCSEL阵列502之间提供电绝缘。
当其上制造装置500的晶片被切割成单个芯片时，可以完成或形成由绝缘结构526提供的电绝缘，其中切割(例如，通过切割、锯切、划线和断裂和/或类似操作)完成了绝缘结构526的电绝缘。这样，被去除以形成绝缘结构526的基板和/或外延层材料的量减少，这在制造过程中提供了绝缘结构526的机械支撑。在一些实施方式中，绝缘结构526可以至少部分或全部填充有各种非导电材料，例如聚合物、聚酰胺、BCB聚合物和/或另一种类型的介电材料，以增加电绝缘和/或为装置500提供机械支撑。
这样，装置500可以包括绝缘结构526，该绝缘结构526在装置500中包括的VCSEL阵列502和/或VCSEL504之间提供电绝缘。绝缘结构526可以通过防止电流经由基板、一个或多个外延层和/或其他层在VCSEL504和/或VCSEL阵列502之间流动来减少和/或消除VCSEL504和/或VCSEL阵列502的电极之间的导电。此外，绝缘结构526允许在导电基板(例如，掺杂基板)和/或其他类型的基板上形成VCSEL阵列502。这相对于在半绝缘基板上形成的VCSEL阵列提高了VCSEL阵列502的质量和/或可靠性，允许VCSEL阵列502在同一基板上串联电连接，和/或类似情况。例如，相对于半绝缘基板，基板可以包括更少的缺陷和/或更低的发展缺陷的可能性。
如上所述，图5是仅作为例子提供的。其他例子是可以预期的，并且可以不同于关于图5所描述的。例如，虽然图5是结合VCSEL阵列和VCSEL描述的，但是结合图5描述的示例实现可以包括垂直发射LED和/或其他类型的垂直发射装置，可以包括垂直发射LED阵列和/或其他类型的垂直发射装置阵列和/或类似物。
图6示出了示例装置600的俯视图。装置600可以包括光学装置、光学系统、VCSEL芯片和/或类似物。装置600可以包括多个VCSEL阵列602，例如VCSEL阵列602-1和相邻的VCSEL阵列602-2，以及其他VCSEL阵列。VCSEL阵列602可以各自包括多个VCSEL 604或垂直发射装置。虽然图6示出了包括特定数量的VCSEL阵列、VCSEL和/或其他设备或组件的装置600，但是在一些实施方式中，装置500可以包括更多和/或更少数量的VCSEL阵列、VCSEL和/或其他设备或组件。
在一些实施方式中，装置600可以类似于以上结合图1描述的装置100，并且组件、材料和/或类似物可以类似于以上结合图1描述的那些。例如，VCSEL阵列602-1、VCSEL阵列602-2和VCSEL 604可以分别类似于装置100的VCSEL阵列102-1、VCSEL阵列102-2和VCSEL104。此外，装置600可以包括多个过孔阵列，每个过孔阵列包括多个过孔624，过孔624可以类似于装置100的过孔124。
如图6中进一步所示，装置600可以包括绝缘结构626，其在装置600的VCSEL阵列602和/或VCSEL 604之间提供水平或横向电绝缘。例如，绝缘结构626可以在VCSEL阵列602-1和VCSEL阵列602-2之间、VCSEL阵列602-1和VCSEL阵列602-2中包括的VCSEL 604之间和/或类似位置提供水平或横向电绝缘。
绝缘结构626可以包括背侧或底侧沟槽或过孔，该沟槽或过孔从装置600的基板(未示出)的背侧或底侧蚀刻，穿过基板，至少部分地进入和/或完全穿过装置600的一个或多个外延层(未示出)和/或其他层。因此，绝缘结构626在图6的俯视图中以虚线示出，以显示绝缘结构626在装置600的背侧，并且因此在俯视图中隐藏。然而，在其他实施方式中，绝缘结构626可以包括顶侧沟槽，该顶侧沟槽被蚀刻穿过一个或多个外延层，并且从基板的顶侧至少部分地进入和/或完全穿过基板。
在一些实施方式中，如果绝缘结构626包括顶侧沟槽，该顶侧沟槽被蚀刻穿过一个或多个外延层，并且至少部分地从基板的顶侧进入基板，则可以处理顶侧沟槽的底部和基板的底侧之间的基板的剩余部分，以形成离子注入区或其他非导电区，从而防止基板的剩余部分中的横向导电。在一些实施方式中，如果绝缘结构626包括通过一个或多个外延层蚀刻并且至少部分地从基板的顶侧进入基板的顶侧沟槽，则机械支撑结构可以包括在顶侧沟槽的一个或多个部分中，以防止VCSEL阵列602-1与VCSEL阵列602-2分离。机械支撑结构可以包括在顶侧沟槽的一个或多个部分中的Z形形区域和/或另一种类型的特征(锯齿形、阶梯状、堞形和/或类似特征)。
在一些实施方式中，绝缘结构626可以是环绕沟槽，如图6所示，其至少部分或完全环绕VCSEL阵列602-1和相应的过孔阵列。此外，装置600可以包括多个绝缘结构626，并且每个绝缘结构626可以围绕相应的VCSEL阵列602。
在一些实施方式中，绝缘结构626可以包括机械支撑结构628，以为装置600和/或VCSEL阵列602-1提供额外的机械支撑。机械支撑结构628可以在绝缘结构626的沟槽的一个或多个部分中包括Z形区域和/或其它类型的特征(锯齿形、阶梯状、堞形和/或类似物)。例如，如图6所示，机械支撑结构628可以包括在VCSEL阵列602-1的一侧或边缘处。作为另一个示例，绝缘结构626可以包括多个机械支撑结构628，其中，每个机械支撑结构628被包括在VCSEL阵列602-1的不同侧或边缘处，多个机械支撑结构628可以被包括在VCSEL阵列602-1的单侧或边缘上，和/或类似情况，以在VCSEL阵列602-1周围提供机械支撑。
在一些实施方式中，绝缘结构626可以至少部分或全部填充有各种非导电材料，例如聚合物、聚酰胺、BCB聚合物和/或另一种类型的介电材料，以增加电绝缘和/或为装置600提供机械支撑。
这样，装置600可以包括绝缘结构626，该绝缘结构626在装置600中包括的VCSEL阵列602和/或VCSEL 604之间提供电绝缘。绝缘结构626可以通过防止电流经由基板、一个或多个外延层和/或其他层在VCSEL 604和/或VCSEL阵列602之间流动来减少和/或消除VCSEL104和/或VCSEL阵列602的电极之间的导电。此外，绝缘结构626允许在导电基板(例如，掺杂基板)和/或其他类型的基板上形成VCSEL阵列602。这相对于在半绝缘基板上形成的VCSEL阵列提高了VCSEL阵列602的质量和/或可靠性，允许VCSEL阵列602在同一基板上串联电连接，和/或类似情况。例如，相对于半绝缘基板，基板可以包括更少的缺陷和/或更低的发展缺陷的可能性。
如上所述，图6是仅作为例子提供的。其他例子是可以预期的，并且可以不同于关于图6所描述的。例如，虽然图6是结合VCSEL阵列和VCSEL描述的，但是结合图6描述的示例实现可以包括垂直发射LED和/或其他类型的垂直发射装置，可以包括垂直发射LED阵列和/或其他类型的垂直发射装置阵列和/或类似物。
图7是用于使得VCSEL阵列的示例过程700电绝缘的流程图。例如，图7示出了使用绝缘结构(例如，绝缘结构126、绝缘结构526、绝缘结构626和/或类似物)使得相邻的VCSEL阵列(例如，相邻的VCSEL阵列102、相邻的VCSEL阵列502、相邻的VCSEL阵列602和/或类似物)电绝缘的示例过程。
如图7所示，过程700可以包括在装置的基板上形成第一VCSEL阵列和与第一VCSEL阵列相邻的第二VCSEL阵列(图块710)。例如，过程700可以包括在装置(例如，装置100、装置500、装置600和/或类似物)的基板(例如，基板106和/或类似物)上形成第一VCSEL阵列(例如，VCSEL阵列102-1、VCSEL阵列502-1、VCSEL阵列602-1和/或类似物)和与第一VCSEL阵列邻近的第二VCSEL阵列(例如，VCSEL阵列102-2、VCSEL阵列502-1和/或类似物)，如上所述。在一些实施方式中，基板可以包括已经被n或p掺杂的GaAs基板、InGaAs基板、InP基板和/或类似物。另外，或者可替换地，基板可以是导体的，可以是半导体的，可以具有低电阻率，和/或类似的。在一些实施方式中，第一和第二VCSEL阵列可以分别包括VCSEL阵列(例如，VCSEL104、VCSEL 504、VCSEL 604和/或类似物)、垂直LED、垂直发射激光器和/或其他类型的垂直发光装置。在一些实施方式中，可以在基板上形成一个或多个掺杂外延层(例如，p-型掺杂外延层110和/或n-型掺杂外延层108)。在一些实施方式中，可以在基板上形成多组外延层，以形成第一和第二VCSEL阵列。
如图7中进一步所示，过程700可以包括在第一和第二VCSEL阵列之间形成绝缘结构(图块720)。例如，过程700可以包括在第一和第二VCSEL阵列之间形成绝缘结构(例如，绝缘结构126、绝缘结构526、绝缘结构626和/或类似物)，如上所述。在一些实施方式中，绝缘结构可以包括至少部分或完全包围第一VCSEL阵列的沟槽。在一些实施方式中，绝缘结构可以包括从装置一侧延伸到装置另一侧的沟槽。
在一些实施方式中，形成绝缘结构可以包括从基板的背侧或底侧蚀刻，穿过基板，并穿过一个或多个外延层，以在第一和第二VCSEL阵列之间提供水平或横向的电绝缘。在一些实施方式中，形成绝缘结构可以包括从基板的顶侧蚀刻穿过一个或多个外延层并至少部分地进入或完全穿过基板，以在VCSEL阵列的电极(例如，底部阴极和底部阳极)之间提供水平或横向的电绝缘。在一些实施方式中，如果绝缘结构包括顶侧沟槽，该顶侧沟槽被蚀刻穿过一个或多个外延层并从基板的顶侧至少部分地进入基板，则可以处理顶侧沟槽的底部和基板的底侧之间的基板的剩余部分，以形成离子注入区或其他非导电区，从而防止基板的剩余部分中的横向导电。在一些实施方式中，如果绝缘结构包括顶侧沟槽，该顶侧沟槽被蚀刻穿过一个或多个外延层并且从基板的顶侧至少部分地进入基板，则机械支撑结构可以被包括在顶侧沟槽的一个或多个部分中，以防止VCSEL阵列和/或装置的其他区域之间的分离。机械支撑结构可以包括在顶侧沟槽的一个或多个部分中的Z形区域和/或另一种类型的特征(锯齿形、阶梯状、堞形和/或类似特征)。
在一些实施方式中，形成绝缘结构可以包括至少部分或完全用各种非导电材料填充绝缘结构，例如聚合物、聚酰胺、BCB聚合物和/或另一种类型的介电材料，以增加电绝缘和/或为装置提供机械支撑。在一些实施方式中，绝缘结构可以包括机械支撑结构(例如，机械支撑结构628)，以向装置提供增加的机械支撑。
如图7中进一步所示，过程700可以包括为第一和第二VCSEL阵列形成相应的电极组(图块730)。例如，过程700可以包括为第一和第二VCSEL阵列中的每一个形成顶部阳极(例如，顶部阳极118)和底部阴极(例如，底部阴极120)。在一些实施方式中，形成相应的电极组可以包括在基板和一个或多个外延层中形成背侧或底侧过孔，使得第一VCSEL阵列的底部阴极和第二VCSEL的顶部阳极可以电连接，使得第一和第二VCSEL阵列可以串联电连接。在一些实施方式中，形成相应的电极组可以包括在基板的背侧或底侧以及底部阴极的过孔的侧壁上沉积金属化层或导电镀层，以及在基板的顶部或用于顶部阳极的一个或多个外延层上沉积金属化层或导电镀层。
虽然图7显示了过程700的示例性图块，但是在一些实施方式中，与图7所示的图块相比，过程700可以包括额外的图块、更少的图块、不同的图块或不同布置的图块。另外或替换地，过程700中的两个或更多图块可以并行执行。
图8是用于使得VCSEL阵列电绝缘的示例过程800的流程图。例如，图8示出了使用绝缘结构(例如，绝缘结构326、绝缘结构426和/或类似物)使得VCSEL阵列(例如，VCSEL阵列302、VCSEL阵列402和/或类似物)电绝缘的示例过程。
如图8所示，过程800可以包括在装置的基板上形成VCSEL阵列(图块810)。例如，如上所述，过程800可以包括在装置(例如，装置300、装置400和/或类似物)的基板(例如，基板306、基板406和/或类似物)上形成VCSEL阵列(例如，VCSEL阵列302、VCSEL阵列402和/或类似物)，如上所述。在一些实施方式中，基板可以包括已经被n或p掺杂的GaAs基板、InGaAs基板、InP基板和/或类似物。另外，或者可替换地，基板可以是导电的，可以是半导电的，可以具有低电阻率，和/或类似的。在一些实施方式中，VCSEL阵列可以包括多个VCSEL(例如，VCSEL 304、VCSEL404和/或类似物)、垂直LED、和/或其他类型的垂直发光装置。在一些实施方式中，可以在基板上形成一个或多个掺杂外延层(例如，p-型掺杂外延层310、p-型掺杂外延层410、n-型掺杂外延层308、n-型掺杂外延层408和/或类似物)。在一些实施方式中，可以在基板上形成多组外延层以形成VCSEL阵列。
如图8中进一步所示，过程800可以包括形成用于VCSEL阵列的一组电极(图块820)。例如，过程800可以包括为每个VCSEL阵列形成底部阳极(例如，底部阳极318、底部阳极418和/或类似物)和底部阴极(例如，底部阴极320、底部阴极420和/或类似物)。在一些实施方式中，形成相应的电极组可以包括在基板和一个或多个外延层中形成背侧或底侧过孔(例如，过孔324、过孔424和/或类似物)，使得VCSEL阵列的阳极可以下降到基板的背侧或底侧。在一些实施方式中，形成该组电极可以包括在用于底部阴极的基板的背侧或底侧上沉积金属化层或导电镀层，以及在用于顶部阳极的基板的顶部或一个或多个外延层上、过孔的侧壁上以及底侧或背侧上沉积金属化层或导电镀层。
如图8中进一步所示，过程800可以包括在该组电极之间形成绝缘结构(图块830)。例如，如上所述，过程800可以包括在该组电极之间形成绝缘结构(例如，绝缘结构326、绝缘结构426和/或类似物)。在一些实施方式中，绝缘结构可以包括沟槽，该沟槽至少部分或完全围绕包括在装置中并与VCSEL阵列相关联的过孔阵列。在一些实施方式中，绝缘结构可以包括从装置的一侧或边缘延伸到装置的另一侧或边缘的沟槽。
在一些实施方式中，形成绝缘结构可以包括从基板的背侧或底侧蚀刻，穿过基板，并穿过一个或多个外延层，以提供在VCSEL阵列的电极(例如，底部阴极和底部阳极)之间的水平或横向电绝缘。在一些实施方式中，形成绝缘结构可以包括从基板的顶侧蚀刻穿过一个或多个外延层并至少部分地进入或完全穿过基板，以在VCSEL阵列的电极(例如，底部阴极和底部阳极)之间提供水平或横向电绝缘。在一些实施方式中，如果绝缘结构包括顶侧沟槽，该顶侧沟槽被蚀刻穿过一个或多个外延层并从基板的顶侧至少部分地进入基板，则可以处理顶侧沟槽的底部和基板的底侧之间的基板的剩余部分，以形成离子注入区或其他非导电区，从而防止基板的剩余部分中的横向导电。在一些实施方式中，如果绝缘结构包括顶侧沟槽，该顶侧沟槽被蚀刻穿过一个或多个外延层并且从基板的顶侧至少部分地进入基板，则机械支撑结构可以被包括在顶侧沟槽的一个或多个部分中，以防止VCSEL阵列和/或装置的其他区域之间的分离。机械支撑结构可以包括在顶侧沟槽的一个或多个部分中的Z形区域和/或另一种类型的特征(锯齿形、阶梯状、堞形和/或类似特征)。
在一些实施方式中，形成绝缘结构可以包括至少部分或完全用各种非导电材料填充绝缘结构，例如聚合物、聚酰胺、BCB聚合物和/或另一种类型的介电材料，以增加电绝缘和/或为装置提供机械支撑。在一些实施方式中，绝缘结构可以包括机械支撑结构(例如，机械支撑结构628)，以向设备提供增加的机械支撑。
虽然图8显示了过程800的示例性图块，但是在一些实施方式中,与图8所示的图块相比，过程800可以包括额外的图块、更少的图块、不同的图块或不同布置的图块。另外或替换地，过程800中的两个或更多图块可以并行执行。
前文内容提供了展示和描述,但是目的不是要将实施方式穷尽或限制为所公开的确切形式。可以在上述内容的启发下或从具体实施方式的实施过程中做出改变和修改。
本文描述的一些实施方式涉及VCSEL、VCSEL芯片、VCSEL阵列、发射器、绝缘结构，例如背侧沟槽(例如，环绕沟槽和/或非环绕沟槽)、背侧过孔和/或类似物。在一些实施方式中，本文描述的VCSEL、VCSEL芯片、VCSEL阵列、发射器、背侧沟槽、背侧过孔和/或类似物可以用于三维感测应用。
图所示和/或本文所述的层的数量、布置方式、厚度、顺序、对称性和/或诸如此类是作为例子提供的。实践中，与附图所示和/或本文所述的相比,附图所示和/或本文所述的发射器阵列和/或垂直发射装置可以包括额外层、更少层、不同层、不同构造的层、或不同布置的层。另外或替换地,垂直发射装置和/或发射器阵列的一组层(例如一层或多层)可以执行被描述为被垂直发射装置和/或发射器阵列的另一组层执行的一个或多个功能。
即使特征的具体组合记载于权利要求中和/或公开在说明书中,这些组合的目的也不是限制本发明的可能实施方式。事实上,许多这些特征可以以权利要求中未具体记载和/或说明书中未具体公开的各种方式组合。虽然每一个从属权利要求可以直接从属于仅一个权利要求,但是各种实施方式的公开包括与权利要求书中每个其他权利要求组合的每个从属权利要求。
本文使用的元件、动作或指令都不应被理解为是关键或必不可少的,除非另有描述。进一步地,如本文使用的,冠词“一”目的包括一个或多个项目且可以与“一个或多个”替换使用。进而,如本文使用的，术语“组”应是包括一个或多个项目(例如相关项目,非相关项目,相关项目和非相关项目的组合等)，且可以与“一个或多个”替换使用。在指仅一个项目的情况下，使用短语“仅一个”或相似用语。还有,如本文使用的，术语“具有”、“包括”、“包含”等应是开放性的术语。进一步地，短语“基于”应是“至少部分地基于”，除非另有说明。

Claims (20)

1.一种装置，包括:
基板；
第一垂直腔表面发射激光器VCSEL阵列，其在基板上；
第二VCSEL阵列，其在基板上并与第一VCSEL阵列相邻；和
绝缘结构，其在第一VCSEL阵列和第二VCSEL阵列之间，
其中，该绝缘结构在第一VCSEL阵列和第二VCSEL阵列之间提供电绝缘。
2.如权利要求1所述的装置，其中，该绝缘结构包括:
至少部分填充有非导电材料的沟槽。
3.如权利要求2所述的装置，其中，所述沟槽围绕第一VCSEL阵列。
4.如权利要求2所述的装置，其中，所述沟槽从第一VCSEL阵列和第二VCSEL阵列的公共第一边缘延伸到第一VCSEL阵列和第二VCSEL阵列的第二公共边缘。
5.如权利要求2所述的装置，其中，所述沟槽包括机械支撑结构，以向第一VCSEL阵列提供机械支撑。
6.如权利要求1所述的装置，进一步包括：
背侧过孔，其从基板的底侧蚀刻，以将包括在第一VCSEL阵列中的第一VCSEL的阴极与包括在第二VCSEL阵列中的第二VCSEL的阳极电连接。
7.如权利要求1所述的装置，其中，所述绝缘结构从基板的底侧或从基板的顶侧蚀刻。
8.一种装置，包括：
基板；
多个垂直腔表面发射激光器VCSEL，其在基板上；
背侧过孔，其从基板的底侧蚀刻，以将一阳极电连接到所述多个VCSEL中的一个VCSEL；和
绝缘结构，
其中，所述绝缘结构为VCSEL提供电绝缘。
9.如权利要求8所述的装置，其中，所述阳极和阴极在基板的底侧。
10.如权利要求8所述的装置，其中，所述绝缘结构包括沟槽。
11.如权利要求10所述的装置，其中，所述背侧过孔被包括在与所述多个VCSEL相关联的过孔阵列中；并且
其中，所述沟槽围绕所述过孔阵列。
12.如权利要求10所述的装置，其中，所述沟槽从所述装置的第一边缘延伸到所述装置的第二边缘。
13.如权利要求12所述的装置，其中，当所述装置与晶片分离时，完成VCSEL的阴极和所述阳极之间的电绝缘。
14.如权利要求10所述的装置，其中，所述沟槽至少部分填充有非导电材料；并且，
其中，所述非导电材料包括聚合物。
15.如权利要求10所述的装置，其中，所述沟槽从基板的底侧或从基板的顶侧蚀刻。
16.一种装置，包括：
基板；
第一垂直腔表面发射激光器VCSEL阵列，其在基板上；
第二VCSEL阵列，其在基板上并与第一VCSEL阵列相邻；
背侧过孔，其从基板的底侧蚀刻，以将第一VCSEL阵列中的第一VCSEL的阴极电连接到第二VCSEL阵列中的第二VCSEL的阳极；和
绝缘结构，其在第一VCSEL阵列和第二VCSEL阵列之间，
其中，该绝缘结构在第一VCSEL和第二VCSEL之间提供电绝缘。
17.如权利要求16所述的装置，其中，该绝缘结构包括:
沟槽，其至少部分填充有以下至少一种:
聚酰胺，或
苯并环丁烯聚合物。
18.如权利要求16所述的装置，其中，第一VCSEL的阴极在基板的底部；并且
其中，第二VCSEL的阳极在基板上的一个或多个外延层上。
19.如权利要求16所述的装置，其中，该绝缘结构包括:
沟槽，其至少部分填充有非导电材料，
其中，所述沟槽围绕所述第一VCSEL阵列，并且
其中，所述沟槽从基板的底侧或基板的顶侧蚀刻。
20.如权利要求19所述的装置，其中，该沟槽包括多个机械支撑结构以向第一VCSEL阵列提供机械支撑，
其中，所述多个机械支撑结构中的每个机械支撑结构位于第一VCSEL阵列的相应侧。
CN202010174373.6A 2019-04-01 2020-03-13 电绝缘垂直发射装置 Active CN111799651B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962827545P 2019-04-01 2019-04-01
US62/827,545 2019-04-01
US16/517,405 2019-07-19
US16/517,405 US10992109B2 (en) 2019-04-01 2019-07-19 Electrically isolating vertical-emitting devices

Publications (2)

Publication Number Publication Date
CN111799651A true CN111799651A (zh) 2020-10-20
CN111799651B CN111799651B (zh) 2023-01-06

Family

ID=72603734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010174373.6A Active CN111799651B (zh) 2019-04-01 2020-03-13 电绝缘垂直发射装置

Country Status (2)

Country Link
US (1) US10992109B2 (zh)
CN (1) CN111799651B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7518173B2 (ja) * 2020-01-17 2024-07-17 エイエムエス－オスラム エイジア パシフィック プライヴェット リミテッド 線形光学装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224946A1 (en) * 2004-02-27 2005-10-13 Banpil Photonics, Inc. Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
US20120051384A1 (en) * 2010-08-25 2012-03-01 Aerius Photonics, Llc Serially interconnected vertical-cavity surface emitting laser arrays
US20190036308A1 (en) * 2017-07-25 2019-01-31 Trilumina Corp. Single-chip series connected vcsel array
CN208623098U (zh) * 2018-06-04 2019-03-19 李训福 激光二极体表面安装结构
CN109524880A (zh) * 2017-09-20 2019-03-26 朗美通经营有限责任公司 邻近垂直发射装置的电绝缘

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224946A1 (en) * 2004-02-27 2005-10-13 Banpil Photonics, Inc. Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
US20120051384A1 (en) * 2010-08-25 2012-03-01 Aerius Photonics, Llc Serially interconnected vertical-cavity surface emitting laser arrays
US20190036308A1 (en) * 2017-07-25 2019-01-31 Trilumina Corp. Single-chip series connected vcsel array
CN109524880A (zh) * 2017-09-20 2019-03-26 朗美通经营有限责任公司 邻近垂直发射装置的电绝缘
CN208623098U (zh) * 2018-06-04 2019-03-19 李训福 激光二极体表面安装结构

Also Published As

Publication number Publication date
US20200313401A1 (en) 2020-10-01
CN111799651B (zh) 2023-01-06
US10992109B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
CN111181007B (zh) 邻近垂直发射装置的电绝缘
US11777280B2 (en) Emitter array with shared via to an ohmic metal shared between adjacent emitters
US8891569B2 (en) VCSEL array with increased efficiency
CN118970624A (zh) 具有密集外延侧接触部的vcsel
US11855413B2 (en) Vertical-cavity surface-emitting laser array with isolated cathodes and a common anode
US20220209506A1 (en) Methods for forming a vertical cavity surface emitting laser device
JP2015522217A (ja) キャビティ内コンタクトを有するｖｃｓｅｌ
US20230420918A1 (en) Vertical cavity surface emitting laser with active layer-specific addressability
CN110034488B (zh) 具有用于基台附接的结构的发射器阵列
CN111048996A (zh) 具有多组散布发射器的发射器阵列
CN111799651B (zh) 电绝缘垂直发射装置
CN114450862B (zh) 底发射多结vcsel阵列
US12003076B2 (en) Multi-layer metallization for multi-channel emitter array
US11189988B2 (en) Electrically isolating vertical-emitting devices
US20250125586A1 (en) Vertical cavity surface emitting laser device with current-blocking reflector
WO2024187460A1 (en) Vcsel array
JP2023007740A (ja) 面発光レーザおよびその製造方法
CN113594853A (zh) 多通道发射器阵列的多层金属化

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant