[go: up one dir, main page]

CN111769096A - 一种基于三维电容电感的通用基板及制备方法 - Google Patents

一种基于三维电容电感的通用基板及制备方法 Download PDF

Info

Publication number
CN111769096A
CN111769096A CN202010561677.8A CN202010561677A CN111769096A CN 111769096 A CN111769096 A CN 111769096A CN 202010561677 A CN202010561677 A CN 202010561677A CN 111769096 A CN111769096 A CN 111769096A
Authority
CN
China
Prior art keywords
dimensional
substrate
inductance
capacitance
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010561677.8A
Other languages
English (en)
Other versions
CN111769096B (zh
Inventor
张卫
刘子玉
陈琳
孙清清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202010561677.8A priority Critical patent/CN111769096B/zh
Publication of CN111769096A publication Critical patent/CN111769096A/zh
Application granted granted Critical
Publication of CN111769096B publication Critical patent/CN111769096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于半导体封装技术领域，具体为一种基于三维电容电感的通用基板及制备方法。本发明的通用基板，具备同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节。由于，电容电感的电极是分开制备的，可以通过引线键合或再布线对基板上的电容电感进行串联或并联，获得不同电感和电容布局。本发明提供的带有无源器件的通用型基板，不需要每种系统集成时都单独设计基板和无源器件。此外，此种基板有效增大集成系统中电容和电感的值，同时能够在三维集成中将电容电感集成在芯片附近，也能提高三维集成中TSV的功能密度，提高系统集成中硅的利用率。与其他有机PCB板上的离散电容电感相比，集成度大大提高。

Description

一种基于三维电容电感的通用基板及制备方法
技术领域
本发明属于半导体封装技术领域，具体涉及一种基于三维电容电感的通用基板及制备方法。
背景技术
随着智能时代的来临，人们对于集成电路的集成度需求不断提高，但器件的特征尺寸已经接近物理极限。为进一步提高性能和集成度，一些研究人员将芯片在三维方向上进行系统集成就能极大地提高芯片的功能密度。但是三维系统集成对于基板要求却比普通封装的基板要求高很多，因为随着系统集成中芯片密度提高，信号耦合变得异常严重，所需要的去耦电容和电感也越来越多。仅仅依靠PCB板上的离散电容电感无法满足芯片集成中的要求，原因是电容电感数值太小、数量太多且距离芯片有源区域较远。因此，具有较高电容电感值的基板（转接板）可以极大提高集成度、降低电容电感数量，同时通过基板的埋置有源元件技术、窄节距无凸点键合等方法可以将无源网络直接布置在有源元件的附近或者正下方，很好地弥补PCB板上无源网络的弱势，对于三维集成具有非常重要的意义。
目前三维系统集成所需的封装基板，都是根据需求单独定制，不但价格高，设计和制作周期也较长，因此带有三维电容电感的通用基板是非常有研究和商业前景的。
发明内容
本发明的目的在于提供一种TSV功能密度大、系统集成度高的基于三维电容电感的通用基板及其制备方法。
本发明提供的基于三维电容电感的通用基板，基板上具备同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节，所述三维电容电感的电极是分开的，可以通过引线键合或再布线对基板上的电容电感进行串联或并联，获得不同电感和电容布局，其中，所述三维电容电感包括：
衬底，形成有硅通孔；
三维电容，形成在所述硅通孔的侧壁上，依次包括第一金属层、第二绝缘层和第二金属层；
三维电感，由所述硅通孔的中心填充金属和平面厚金属再布线构成；
其中，所述硅通孔的侧壁与所述三维电容之间设有第一绝缘层，所述三维电容与所述三维电感之间设有第三绝缘层。
本发明的通用基板中，优选为，所述第二绝缘层为高K介质材料。
本发明的通用基板中，优选为，所述第一金属层、所述第二金属层为Cu、TiN或Cr。
本发明的通用基板中，优选为，所述衬底为高阻硅、玻璃、BT树脂或柔性基板。
本发明的通用基板中，优选为，所述第一绝缘层、所述第三绝缘层为氧化硅、氮化硅。
本发明还提供基于三维电容电感的通用基板制备方法，包括以下步骤：
在衬底上刻蚀形成盲孔；
在所述盲孔中及衬底表面形成第一绝缘层；
在所述第一绝缘层上形成三维电容的各层，包括依次沉积第一金属层、第二绝缘层和第二金属层，并光刻及刻蚀去除多余的第二绝缘层和第二金属层，使部分第一金属层表面露出，然后光刻刻蚀去除多余的第一金属层，使部分第一绝缘层表面露出；
形成第三绝缘层，使其覆盖所述第二金属层、所述第一金属层和所述第一绝缘层；
电镀金属，并化学机械抛光和干法刻蚀去除多余金属，仅保留所述盲孔内的中心填充金属，作为三维电感的一部分；
在所述第一金属层和所述第二金属层上分别开窗，制作测试或连接焊盘；
在所述盲孔的中心填充金属表面制作三维电感的测试或连接焊盘；
临时键合保护衬底正面图形，对衬底背部进行机械研磨、抛光和干法刻蚀露出背部硅通孔，并干法刻蚀去除硅通孔底部的部分所述第一绝缘层、所述第一金属层、所述第二绝缘层和所述第二金属层，直至露出中心填充金属；
进行背部绝缘并光刻刻蚀开窗，再沉积厚金属及刻蚀形成互连，形成三维电感的平面厚金属再布线部分；
去除临时键合，获得基于三维电容电感的通用基板。
本发明制备方法中，优选为，所述第二绝缘层为高K介质材料。
本发明制备方法中，优选为，所述第一金属层、所述第二金属层为Cu、TiN或Cr。
本发明制备方法中，优选为，所述衬底为高阻硅、玻璃、BT树脂或柔性基板。
本发明制备方法中，优选为，所述中心填充金属为Cu、W。
本发明提供带有无源器件的通用型基板，不需要每种系统集成时都单独设计基板和无源器件。此外，此种基板有效增大集成系统中电容和电感的值，同时能够在三维集成中将电容电感集成在芯片附近，也能提高三维集成中TSV的功能密度，提高系统集成中硅的利用率。与其他有机PCB板上的离散电容电感相比，集成度大大提高。
附图说明
图1是本发明的基于三维电容电感的通用基板制备方法的流程图。
图2~14示出了基于三维电容电感的通用基板各步骤的结构示意图。
图15~图16是基于三维电容电感的通用基板的两种三维电容电感单元布线的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
本发明的基于三维电容电感的通用基板具有同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节。由于电容电感的电极是分开的，因此，可以通过引线键合或再布线对基板的电容电感进行串联或并联，获得不同电感和电容布局。
以下结合附图1~14，以在高阻硅衬底上制备基于三维电容电感的通用基板的方法为实施例，对本发明的技术方案做进一步的说明。图1是基于三维电容电感的通用基板制备方法的流程图，图2~14示出了基于三维电容电感的通用基板各步骤的结构示意图。
步骤S1，在衬底上刻蚀形成盲孔。具体而言，选用高阻硅作为衬底200，在其上采用标准光学光刻工艺，曝光出图形，作为光刻原始对准图形。薄胶光刻制作出硅通孔图形，用深硅刻蚀方法刻蚀出厚度为200微米、直径为50微米的盲孔201，所得结构如图2所示。
步骤S2，在上述结构上，采用热氧化的方法形成二氧化硅作为第一绝缘层202，所得结构如图3所示。二氧化硅的厚度优选为500nm，较厚的绝缘层能够有效降低衬底带来的电容和电感。然后，采用化学气相沉积（PECVD）方法沉积200nm的氮化硅，用以消除二氧化硅的应力，当然也可以采用其他消除应力的方法。
步骤S3，如图4~5所示，在第一绝缘层上形成三维电容的各层，包括依次沉积第一金属层203、第二绝缘层204和第二金属层205，并光刻及刻蚀去除多余的第二绝缘层204和第二金属层205，使部分第一金属层203表面露出，去除光刻胶。然后光刻刻蚀去除多余的第一金属层203，使部分第一绝缘层202表面露出，去除光刻胶。第一金属层、第二金属层优选为Cu、TiN、Cr等金属。第二绝缘层优选为HfO2等高K介质材料。第一金属层、第二金属层、第二绝缘层可以采用原子层沉积（ALD）、溅射等方法制备。
步骤S4，形成第三绝缘层206，使其覆盖第二金属层205、第一金属层203和第一绝缘层202，所得结构如图6所示。
步骤S5，沉积种子层并电镀金属207，如图7所示。然后化学机械抛光去除大部分金属Cu，之后退火去除Cu和二氧化硅之间的应力，再进行干法刻蚀去除残余的Cu和孔内凸出的Cu，仅保留盲孔内的中心填充金属207，作为三维电感的一部分，所得结构如图8所示。
步骤S6，在第一金属层203和第二金属层205上分别开窗，制作测试或连接焊盘208,209，所得结构如图9所示。
步骤S7，在盲孔的中心填充金属207表面制作三维电感的测试或连接焊盘210。
步骤S8，将透明玻璃212与衬底200正面通过临时键合胶211进行临时键合，将正面图形保护起来，所得结构如图10所示。对衬底200背部进行机械研磨、抛光去除300微米厚的硅（硅衬底的总厚度为525微米），在距离盲孔底部25微米处停止，所的结构如图11所示。然后，干法刻蚀露出背部硅通孔，并干法刻蚀去除硅通孔底部的部分第一绝缘层202、第一金属层203、第二绝缘层204和第二金属层205，直至露出中心填充金属207，所得结构如图12所示。
步骤S9，进行背部绝缘，并光刻刻蚀开窗，再沉积厚金属及刻蚀形成互连，形成三维电感的平面厚金属再布线部分213，所得结构如图13所示。
步骤S10，去除临时键合，通用硅基板成型，所的结构如图14所示。
如图14所示，本发明的基于三维电容电感的通用基板具有同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节。由于，基板的电容电感的电极分开，因此，可以通过引线键合或再布线对基板的电容电感进行串联或并联，获得不同电感和电容布局，
其中，三维电容电感包括：衬底200，形成有硅通孔；三维电容，形成在硅通孔的侧壁上，依次包括第一金属层203、第二绝缘层204和第二金属层205。三维电感，由硅通孔的中心填充金属207和平面厚金属再布线213构成；其中，硅通孔的侧壁与三维电容之间设有第一绝缘层202，三维电容与三维电感之间设有第三绝缘层206。
优选地，第二绝缘层为高K介质材料，例如HfO2等。第一金属层、第二金属层为Cu、TiN、Cr等金属。衬底可选用高阻硅、玻璃、双马来酰亚胺三嗪（BT）树脂、柔性基板等。第一绝缘层、第三绝缘层可以是氧化硅、氮化硅等。中心填充金属优选为Cu、W等。
在图15、图16中示出了基于三维电容电感的通用基板的两种三维电容电感单元布线的示意图。通用基板上所有电容的电极布线是有分开的，也有连接好的，从而组合成不同电容值的三维电容。可以通过引线键合连上某些电容从而获得所需电容值。通用基板上的电感都是具备厚金属布线的，从而形成了不同电感值的线圈电阻。可以通过引线键合或者再布线等方法连接电极改变线圈数目，线圈布线方式，从而获得所需电感值。
本发明巧妙地利用TSV在基板上制备三维电容电感，在硅通孔（TSV）中同时集成电容和电感，但分开电容和电感的电极从而形成了通用型基板。通过外界的引线键合或再布线对基板上的电容电感进行串联或者并联，获得所需电容电感。本发明能够提供通用型基板，不需要每种系统集成都需要单独设计基板。此外，此种基板有效增大集成系统中电容和电感的值，同时能够在三维集成中将电容电感集成在芯片附近，也能提高三维集成中TSV的功能密度，提高系统集成中硅的利用率。与其他有机PCB板上的离散电容电感相比，集成度大大提高。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种基于三维电容电感的通用基板，其特征在于，具备同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节；所述三维电容电感的电极是分开的，可以通过引线键合或再布线对基板上的电容电感进行串联或并联，获得不同电感和电容布局，其中：
所述三维电容电感包括：衬底，形成有硅通孔；
三维电容，形成在所述硅通孔的侧壁上，依次包括第一金属层、第二绝缘层和第二金属层；
三维电感，由所述硅通孔的中心填充金属和平面厚金属再布线构成；
所述硅通孔的侧壁与所述三维电容之间设有第一绝缘层，所述三维电容与所述三维电感之间设有第三绝缘层。
2.根据权利要求1所述的基于三维电容电感的通用基板，其特征在于，所述第二绝缘层为高K介质材料。
3.根据权利要求1所述的基于三维电容电感的通用基板，其特征在于，所述第一金属层、所述第二金属层为Cu、TiN或Cr。
4.根据权利要求1所述的基于三维电容电感的通用基板，其特征在于，所述衬底为高阻硅、玻璃、BT树脂或柔性基板。
5.根据权利要求1所述的基于三维电容电感的通用基板，其特征在于，所述第一绝缘层、所述第三绝缘层为氧化硅或氮化硅。
6.一种基于三维电容电感的通用基板制备方法，其特征在于，具体步骤为：
在衬底上刻蚀形成盲孔；
在所述盲孔中及衬底表面形成第一绝缘层；
在所述第一绝缘层上形成三维电容的各层，包括依次沉积第一金属层、第二绝缘层和第二金属层，并光刻及刻蚀去除多余的第二绝缘层和第二金属层，使部分第一金属层表面露出，然后光刻刻蚀去除多余的第一金属层，使部分第一绝缘层表面露出；
形成第三绝缘层，使其覆盖所述第二金属层、所述第一金属层和所述第一绝缘层；
电镀金属，并化学机械抛光和干法刻蚀去除多余金属，仅保留所述盲孔内的中心填充金属，作为三维电感的一部分；
在所述第一金属层和所述第二金属层上分别开窗，制作测试或连接焊盘；
在所述盲孔的中心填充金属表面制作三维电感的测试或连接焊盘；
临时键合保护衬底正面图形，对衬底背部进行机械研磨、抛光和干法刻蚀露出背部硅通孔，并干法刻蚀去除硅通孔底部的部分所述第一绝缘层、所述第一金属层、所述第二绝缘层和所述第二金属层，直至露出中心填充金属；
进行背部绝缘并光刻刻蚀开窗，再沉积厚金属及刻蚀形成互连，形成三维电感的平面厚金属再布线部分；
去除临时键合，获得基于三维电容电感的通用基板。
7.根据权利要求6所述的基于三维电容电感的通用基板制备方法，其特征在于，所述第二绝缘层为高K介质材料。
8.根据权利要求6所述的基于三维电容电感的通用基板制备方法，其特征在于，所述第一金属层、所述第二金属层为Cu、TiN或Cr。
9.根据权利要求6所述的基于三维电容电感的通用基板制备方法，其特征在于，所述衬底为高阻硅、玻璃、BT树脂或柔性基板。
10.根据权利要求6所述的基于三维电容电感的通用基板制备方法，其特征在于，所述中心填充金属为Cu或W。
CN202010561677.8A 2020-06-18 2020-06-18 一种基于三维电容电感的通用基板及制备方法 Active CN111769096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010561677.8A CN111769096B (zh) 2020-06-18 2020-06-18 一种基于三维电容电感的通用基板及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010561677.8A CN111769096B (zh) 2020-06-18 2020-06-18 一种基于三维电容电感的通用基板及制备方法

Publications (2)

Publication Number Publication Date
CN111769096A true CN111769096A (zh) 2020-10-13
CN111769096B CN111769096B (zh) 2023-01-06

Family

ID=72721226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010561677.8A Active CN111769096B (zh) 2020-06-18 2020-06-18 一种基于三维电容电感的通用基板及制备方法

Country Status (1)

Country Link
CN (1) CN111769096B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695339A (zh) * 2020-12-25 2022-07-01 京东方科技集团股份有限公司 集成有无源器件的基板及其制备方法
CN117142426A (zh) * 2023-09-04 2023-12-01 深圳市汇芯通信技术有限公司 单片集成电路及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800647A (zh) * 2012-08-22 2012-11-28 上海宏力半导体制造有限公司 立体螺旋电感及其形成方法
CN105655316A (zh) * 2014-11-27 2016-06-08 珠海越亚封装基板技术股份有限公司 具有与电容器串联的至少一个通孔的芯片用聚合物框架

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800647A (zh) * 2012-08-22 2012-11-28 上海宏力半导体制造有限公司 立体螺旋电感及其形成方法
CN105655316A (zh) * 2014-11-27 2016-06-08 珠海越亚封装基板技术股份有限公司 具有与电容器串联的至少一个通孔的芯片用聚合物框架

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WOLFGANG A. VITALE1 等: "Ultra fine-pitch TSV technology for ultra-dense high-Q RF inductors", 《2015 SYMPOSIUM ON VLSI TECHNOLOGY》 *
YE LIN 等: "Physical and Electrical Characterization of 3D Embedded Capacitor:A High-density MIM Capacitor Embedded in TSV", 《2017 IEEE 67TH ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695339A (zh) * 2020-12-25 2022-07-01 京东方科技集团股份有限公司 集成有无源器件的基板及其制备方法
CN117142426A (zh) * 2023-09-04 2023-12-01 深圳市汇芯通信技术有限公司 单片集成电路及其制造方法
CN117142426B (zh) * 2023-09-04 2025-04-04 深圳市汇芯通信技术有限公司 单片集成电路及其制造方法

Also Published As

Publication number Publication date
CN111769096B (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
CN111769095B (zh) 基于高功能密度硅通孔结构的三维电容电感及制备方法
US20230125395A1 (en) Stacked structures with capacitive coupling connections
US6314013B1 (en) Stacked integrated circuits
US5380681A (en) Three-dimensional multichip package and methods of fabricating
US9159602B2 (en) Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
CN101483149B (zh) 一种硅通孔互连结构的制备方法
CN111769808A (zh) 一种基于三维电容电感的低通滤波器及制备方法
JP5576334B2 (ja) 半導体装置並びに配線基板及びその製造方法
US20070249153A1 (en) Chip structure with half-tunneling electrical contact to have one electrical contact formed on inactive side thereof and method for producing the same
CN111769076B (zh) 一种用于2.5d封装的tsv转接板及其制备方法
CN111817677A (zh) 一种基于三维电容电感的高通滤波器及制备方法
CN105470225A (zh) 基于穿硅电容的三维容性耦合互连结构的制作方法
CN111769096B (zh) 一种基于三维电容电感的通用基板及制备方法
CN100365798C (zh) 电子器件、组件及制造电子器件的方法
CN104766806B (zh) 晶圆三维集成的方法
CN104332455A (zh) 一种基于硅通孔的片上半导体器件结构及其制备方法
CN112018071B (zh) 一种多功能tsv结构及其制备方法
WO2025123666A1 (zh) 一种集成无源器件的硅桥模块及其制造方法
CN112466842B (zh) 一种多功能tsv结构及其制备方法
CN112151496B (zh) 一种内嵌电感的tsv结构及其制备方法
CN105742197B (zh) 一种键合晶圆结构及其制备方法
CN111769075B (zh) 一种用于系统级封装的tsv无源转接板及其制造方法
CN112466840B (zh) 一种tsv结构及其制备方法
TWI887726B (zh) 半導體結構及其製造方法
US20070041680A1 (en) Process for assembling passive and active components and corresponding integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant