[go: up one dir, main page]

CN111755413A - 一种高导热率碳化硅器件封装结构及方法 - Google Patents

一种高导热率碳化硅器件封装结构及方法 Download PDF

Info

Publication number
CN111755413A
CN111755413A CN202010645963.2A CN202010645963A CN111755413A CN 111755413 A CN111755413 A CN 111755413A CN 202010645963 A CN202010645963 A CN 202010645963A CN 111755413 A CN111755413 A CN 111755413A
Authority
CN
China
Prior art keywords
silicon carbide
insulating substrate
thickness
layer
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010645963.2A
Other languages
English (en)
Inventor
杜蕾
和巍巍
汪之涵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Basic Semiconductor Ltd
Original Assignee
Basic Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Basic Semiconductor Ltd filed Critical Basic Semiconductor Ltd
Priority to CN202010645963.2A priority Critical patent/CN111755413A/zh
Publication of CN111755413A publication Critical patent/CN111755413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种高导热率碳化硅器件封装结构。所述高导热率碳化硅器件封装结构包括绝缘基板、电路层、金属层及热沉，所述绝缘基板位于电路层及金属层之间，所述金属层的下表面形成有若干导热窗口，并覆盖于热沉上。所述电路层的厚度在0.1mm～3.0mm的范围内，用于通过刻蚀形成所需的电路图案。所述绝缘基板用于防止电路层与金属层电性接触。所述金属层的厚度在0.1mm～4.0mm的范围内，用于减少绝缘基板与热沉之间线性膨胀差，且金属层与电路层的厚度之比大于或等于1.4且小于或等于12。本发明还提供了一种高导热率碳化硅器件封装方法。如此，能够有效减少封装结构翘曲，提高碳化硅器件结构的导热率和可靠性。

Description

一种高导热率碳化硅器件封装结构及方法
技术领域
本发明涉及碳化硅器件封装领域，尤其涉及一种高导热率碳化硅器件封装结构及方法。
背景技术
碳化硅功率半导体器件通常包括硅芯片，半导体电路、电路基板及热沉。碳化硅半导体器件可以在250℃～300℃的温度下稳定地操作，可以显着增加功率器件的输出。电路基板具有绝缘性，由导热率较高的氮化铝等组成。热沉具有较高导热率并确保更容易大面积制造的散热器件，例如Cu，Al，Cu-Mo或Cu-W。使用粘接剂和焊料等将各部件粘接。金属层位于芯片和热沉之间，承担着散热过渡和应力过渡的双重作用，铜的线性热膨胀系数与半导体衬底的热膨胀系数相差较大，封装时热应力施加于衬底。基板由于温度的变化导致反复弯曲，易使陶瓷板及软钎料结合位置产生裂缝，导致封装基板翘曲，粘接部位脱开，可靠性降低。
常规减少功率模块基板的翘曲是通过提高热沉热量散失量，从而降低功率模块基板温度水平，进而减小线性膨胀差。随着碳化硅器件功率的增大，热量产生量增加，基板与热沉的散热量以及功率模块基板间温差以及材料翘曲量需进一步的改进。
发明内容
鉴于此，有必要提供一种高导热率碳化硅器件封装结构及方法，能够有效减少封装结构翘曲，提高碳化硅器件结构的导热率和可靠性。
本发明为达上述目的所提出的技术方案如下：
一种高导热率碳化硅器件封装结构，包括热沉，所述高导热率碳化硅器件封装结构还包括绝缘基板、电路层及金属层，所述绝缘基板位于所述电路层及所述金属层之间，所述金属层的下表面形成有若干导热窗口，并覆盖于所述热沉上，所述电路层的厚度在0.1mm～3.0mm的范围内，用于通过刻蚀形成所需的电路图案，所述绝缘基板用于防止所述电路层与所述金属层电性接触，所述金属层的厚度在0.1mm～4.0mm的范围内，用于减少所述绝缘基板与所述热沉之间线性膨胀差，且所述金属层与所述电路层的厚度之比大于或等于1.4且小于或等于12。
进一步地，所述若干导热窗口呈阵列分布，所述若干导热窗口的形状均为圆柱体、长方体或三菱柱体中的一种。
进一步地，所述绝缘基板为氮化铝陶瓷材料、氧化铝陶瓷材料或者碳化硅陶瓷材料中一种。
进一步地，所述电路层、所述绝缘基板、所述金属层及所述热沉之间每相邻的叠层之间设有粘接层，所述粘接层为活性金属钎焊材料。
进一步地，所述热沉为Al-SiC多孔复合材料。
进一步地，所述Al-SiC多孔复合材料中的SiC的重量占比为92％以上，且含有金属元素的质量少。
一种高导热率碳化硅器件封装方法，包括如下步骤：
S1、提供一厚度在0.1mm～3.0mm的范围内的电路层；
S2、采用活性金属钎焊法将所述电路层粘接于一绝缘基板的上表面；
S3、提供一金属层，所述金属层的厚度在0.1mm～4.0mm的范围内，且所述金属层的厚度与所述电路层的厚度之比大于或等于1.4且小于或等于12；
S4、采用活性金属钎焊法将所述金属层的上表面粘接于所述绝缘基板的下表面，以及将所述金属层的下表面粘接于一热沉上。
进一步地，在步骤S3中，对所述金属层下表面采用化学机械抛光、涂光刻胶、烘干、曝光和显影光刻，形成光刻胶掩膜，再采用等离子体刻蚀工艺对金属进行刻蚀，以形成若干个导热窗口。
进一步地，所述若干导热窗口呈阵列分布，所述若干导热窗口的形状均为圆柱体、长方体或三菱柱体中的一种。
进一步地，步骤S2及步骤S4中采用的活性金属钎焊法为：
插入Ag-Cu-Ti或Ag-Ti等活性金属钎焊材料；
在层叠方向上以0.1MPa～3.0MPa加压，并加热到温度800℃，加热时间为10分钟；
在加压状态下，冷却至30℃。
上述发明提供的高导热率碳化硅器件封装结构及方法通过将电路层的厚度设计在0.1mm～3.0mm的范围内，还通过将金属层的厚度设计在0.1mm～4.0mm的范围内，并使得所述金属层与所述电路层的厚度之比大于或等于1.4且小于或等于12。如此，可有效减少器件封装结构翘曲，提高碳化硅器件的可靠性。
附图说明
图1为本发明的高导热率碳化硅器件封装结构的一较佳实施方式的剖面示意图。
图2为图1中金属层及金属层下表面的一较佳实施方式的结构示意图。
图3为图1中金属层下表面的另一较佳实施方式的结构示意图。
图4为本发明的高导热率碳化硅器件封装结构的翘曲测量示意图。
主要元件符号说明
碳化硅封装结构 10
电路层 1
绝缘基板 2
金属层 3
导热窗口 32
热沉 4
粘接层 5
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明提供了一种高导热率碳化硅器件封装结构10。请参考图1，图1为本发明的一较佳实施方式的剖面示意图。所述高导热率碳化硅器件封装结构10包括电路层1、绝缘基板2、金属层3及热沉4。所述绝缘基板2位于所述电路层1及所述金属层3之间，所述金属层3的下表面覆盖于所述热沉4上。
所述电路层1由铜或铜合金构成的铜板形成，用于通过刻蚀形成所需的电路图案。所述电路层1的厚度在0.1mm～3.0mm的范围内。所述绝缘基板2为氮化铝陶瓷材料、氧化铝陶瓷材料或者碳化硅陶瓷材料中一种，用于防止所述电路层1与所述金属层3电性接触。所述绝缘基板2的厚度在0.3mm～1.0mm的范围内。所述金属层3由铜或铜合金构成的铜板形成，用于减少所述绝缘基板2与所述热沉4之间线性膨胀差，承担着散热过度和应力过度的双重作用。所述金属层3的厚度在0.1mm～4.0mm的范围内。所述金属层3的厚度与所述电路层1的厚度之比大于或等于1.4且小于或等于12。
进一步地，所述电路层1、所述绝缘基板2、所述金属层3及所述热沉4之间每相邻的叠层之间均设有粘接层5。所述粘接层5为活性金属钎焊材料，如金锡焊料。所述粘接层5的厚度在0.015mm～0.3mm的范围内。
具体而言，当所述金属层3厚度L3太大时，所述金属层3热膨胀将导致所述绝缘基板2破裂；当所述金属层的厚度L3太小时，所述金属层3强度不够，所述绝缘基板2与所述热沉4之间将产生翘曲。当所述电路层1的厚度L1太小时，所述电路层1与所述绝缘基板2之间的粘接层5中的粘合材料可能通过加热而渗出所述电路层1的表面；当所述电路层1的厚度L1过大时，由于金属膨胀系数大于陶瓷的膨胀系数，所述绝缘基板2在受热后可能会破裂。而当所述电路层1的厚度L1大于所述金属层3的厚度L3时，所述电路层1的热膨胀影响将增加，从而产生翘曲。
如此一来，通过合理设置所述电路层1与所述金属层3的厚度比例关系，可有效减少所述电路层1、所述绝缘基板2、所述金属层3与所述热沉4之间产生的翘曲。
请参考图2及图3，所述金属层3的下表面形成有若干导热窗口32。所述若干导热窗口32埋设于所述金属层3与所述热沉4之间的粘接层5中。所述若干导热窗口32呈阵列分布。所述若干导热窗口32的形状均为圆柱体、长方体或三菱柱体中的一种。所述若干导热窗口32的厚度小于或等于所述粘接层5的厚度，以保证粘接可靠性。所述若干导热窗口32的厚度在0.005mm～0.2mm的范围内。如此，可在热导率相对较低的粘结层5中设置通道，增大了导热接触面积，从而高效地导出热量；同时阵列分布的导热窗口32也有助于增强所述金属层3的强度，减小所述金属层3的厚度。如此，可进一步地减少器件封装结构翘曲，提高碳化硅器件的导热率和可靠性。
所述热沉4为AL-SiC多孔体复合材料，其中SiC粉末的重量占比为92％以上。在本实施方式中，SiC粉末的重量占比为96％以上，且含有金属元素(如铁、镍和钴元素)的质量少。Al/SiC陶瓷复合材料可以通过熔渗法来制备，具体而言，通过熔融渗透法将Al渗透到三维SiC陶瓷网络结构孔中，制得复合材料冷却至室温并从腔室中取出，经过研磨工艺，放电加工工艺和抛光工艺等，产生具有预定形状的热沉。
需要说明的是，上述提供的封装结构，其不但可以用于与碳化硅器件模块封装，还可以用于与其他半导体功率器件封装，从而达到提高散热效率，减小翘曲变形的目的。
本发明还提供了一种高导热率碳化硅器件封装方法。根据本发明的一较佳实施方式的碳化硅器件封装方法包括如下步骤：
S1、提供一厚度在0.1mm～3.0mm的范围内的电路层1。
在本实施方式中，所述电路层1由铜或铜合金构成的铜板形成。所述绝缘基板2为氮化铝陶瓷材料、氧化铝陶瓷材料或者碳化硅陶瓷材料中一种。所述绝缘基板2的厚度在0.3mm～1.0mm的范围内。
S2、采用活性金属钎焊法将所述电路层1粘接于一绝缘基板2的上表面。在本实施方式中，所述绝缘基板2的厚度在0.3mm～1.0mm的范围内。
S3、提供一金属层3，所述金属层3的厚度在0.1mm～4.0mm的范围内，且所述金属层3的厚度与所述电路层1的厚度之比大于或等于1.4且小于或等于12。
在本实施方式中，在步骤S3中，对所述金属层3下表面进行刻蚀，以形成若干个阵列分布的导热窗口32，所述若干导热窗口32的厚度在0.005mm～0.2mm的范围内。具体地，对所述金属层3下表面采用化学机械抛光、涂光刻胶、烘干、曝光和显影光刻，形成光刻胶掩膜，再采用等离子体刻蚀工艺对金属进行刻蚀，以形成若干个阵列分布的导热窗口32。所述若干导热窗口32的形状均为圆柱体、长方体或三菱柱体中的一种。
S4、采用活性金属钎焊法将所述金属层3的上表面粘接于所述绝缘基板2的下表面，以及将所述金属层3的下表面粘接于一热沉4上。在本实施方式中，用于粘接的活性金属钎焊材料的厚度大于或等于所述若干导热窗口32的厚度，使得所述若干导热窗口32全部粘接于活性金属钎焊材料中。
在本实施方式中，步骤S2及步骤S4中采用的活性金属钎焊法具体为：插入Ag-Cu-Ti或Ag-Ti等活性金属钎焊材料；在层叠方向上以0.1MPa～3.0MPa加压，并加热到温度800℃，加热时间为10分钟；在加压状态下，冷却至30℃。
请参考图4，图4为本发明的一较佳实施方式的高导热率碳化硅器件封装结构翘曲测量示意图。将所述热沉4和所述金属层3接合表面的中心C设置为测量区域S的中心，将测量区域S最长长度设置为L。当所述热沉4在测量区域S中加热到250℃时，长度L在垂直方向移动的翘曲值为X，范围在-40×10-6(mm-1)～40×10-6(mm-1)之间；当所述热沉4冷却到30℃时，长度L在垂直方向移动的翘曲值为Y，范围在-20×10-6(mm-1)～20×10-6(mm-1)之间。X和Y的差值(Y-X)在-15.0×10-6(mm-1)～15.0×10-6(mm-1)之间。由此看出，本发明提供的高导热率碳化硅器件封装结构可有效地减少器件封装结构翘曲。
综上所述，本发明提供的高导热率碳化硅器件封装结构及方法通过将电路层1的厚度设计在0.1mm～3.0mm的范围内，还通过将金属层3的厚度设计在0.1mm～4.0mm的范围内，并使得所述金属层3与所述电路层1的厚度之比大于或等于1.4且小于或等于12。如此，可有效减少器件封装结构翘曲，提高碳化硅器件的导热率和可靠性。
以上内容是结合具体/优选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，其还可以对这些已描述的实施方式做出若干替代或变型，而这些替代或变型方式都应当视为属于本发明的保护范围。在本说明书的描述中，参考术语“一种实施例”、“一些实施例”、“优选实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

Claims (10)

1.一种高导热率碳化硅器件封装结构，包括热沉，其特征在于，所述高导热率碳化硅器件封装结构还包括绝缘基板、电路层及金属层，所述绝缘基板位于所述电路层及所述金属层之间，所述金属层的下表面形成有若干导热窗口，并覆盖于所述热沉上，所述电路层的厚度在0.1mm～3.0mm的范围内，用于通过刻蚀形成所需的电路图案，所述绝缘基板用于防止所述电路层与所述金属层电性接触，所述金属层的厚度在0.1mm～4.0mm的范围内，用于减少所述绝缘基板与所述热沉之间线性膨胀差，且所述金属层与所述电路层的厚度之比大于或等于1.4且小于或等于12。
2.如权利要求1所述的高导热率碳化硅器件封装结构，其特征在于，所述若干导热窗口呈阵列分布，所述若干导热窗口的形状均为圆柱体、长方体或三菱柱体中的一种。
3.如权利要求1所述的高导热率碳化硅器件封装结构，其特征在于，所述绝缘基板为氮化铝陶瓷材料、氧化铝陶瓷材料或者碳化硅陶瓷材料中一种。
4.如权利要求1所述的高导热率碳化硅器件封装结构，其特征在于，所述电路层、所述绝缘基板、所述金属层及所述热沉之间每相邻的叠层之间设有粘接层，所述粘接层为活性金属钎焊材料。
5.如权利要求1所述的高导热率碳化硅器件封装结构，其特征在于，所述热沉为Al-SiC多孔复合材料。
6.如权利要求5所述的高导热率碳化硅器件封装结构，其特征在于，所述Al-SiC多孔复合材料中的SiC的重量占比为92％以上，且含有金属元素的质量少。
7.一种高导热率碳化硅器件封装方法，其特征在于，包括如下步骤：
S1、提供一厚度在0.1mm～3.0mm的范围内的电路层；
S2、采用活性金属钎焊法将所述电路层粘接于一绝缘基板的上表面；
S3、提供一金属层，所述金属层的厚度在0.1mm～4.0mm的范围内，且所述金属层的厚度与所述电路层的厚度之比大于或等于1.4且小于或等于12；
S4、采用活性金属钎焊法将所述金属层的上表面粘接于所述绝缘基板的下表面，以及将所述金属层的下表面粘接于一热沉上。
8.如权利要求7所述的高导热率碳化硅器件封装方法，其特征在于，在步骤S3中，对所述金属层下表面采用化学机械抛光、涂光刻胶、烘干、曝光和显影光刻，形成光刻胶掩膜，再采用等离子体刻蚀工艺对金属进行刻蚀，以形成若干个导热窗口。
9.如权利要求8所述的高导热率碳化硅器件封装方法，其特征在于，所述若干导热窗口呈阵列分布，所述若干导热窗口的形状均为圆柱体、长方体或三菱柱体中的一种。
10.如权利要求7所述的高导热率碳化硅器件封装方法，其特征在于，步骤S2及步骤S4中采用的活性金属钎焊法为：
插入Ag-Cu-Ti或Ag-Ti等活性金属钎焊材料；
在层叠方向上以0.1MPa～3.0MPa加压，并加热到温度800℃，加热时间为10分钟；
在加压状态下，冷却至30℃。
CN202010645963.2A 2020-07-07 2020-07-07 一种高导热率碳化硅器件封装结构及方法 Pending CN111755413A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010645963.2A CN111755413A (zh) 2020-07-07 2020-07-07 一种高导热率碳化硅器件封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010645963.2A CN111755413A (zh) 2020-07-07 2020-07-07 一种高导热率碳化硅器件封装结构及方法

Publications (1)

Publication Number Publication Date
CN111755413A true CN111755413A (zh) 2020-10-09

Family

ID=72679839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010645963.2A Pending CN111755413A (zh) 2020-07-07 2020-07-07 一种高导热率碳化硅器件封装结构及方法

Country Status (1)

Country Link
CN (1) CN111755413A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539995A (zh) * 2021-07-16 2021-10-22 威星国际半导体(深圳)有限公司 一种高导热率碳化硅器件封装结构及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136290A (ja) * 1991-11-11 1993-06-01 Toshiba Corp セラミツクス回路基板
CN104185900A (zh) * 2012-03-30 2014-12-03 三菱综合材料株式会社 功率模块用基板、自带散热器的功率模块用基板以及功率模块
CN105009278A (zh) * 2013-03-29 2015-10-28 三菱综合材料株式会社 功率模块用基板、自带散热器的功率模块用基板及功率模块
US20170345735A1 (en) * 2016-05-30 2017-11-30 Industrial Technology Research Institute Plug-in type power module and subsystem thereof
CN110383469A (zh) * 2017-03-07 2019-10-25 三菱综合材料株式会社 带散热片的功率模块用基板
CN110383468A (zh) * 2017-03-07 2019-10-25 三菱综合材料株式会社 带散热片的功率模块用基板
CN212517193U (zh) * 2020-07-07 2021-02-09 深圳基本半导体有限公司 一种高导热率碳化硅器件封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136290A (ja) * 1991-11-11 1993-06-01 Toshiba Corp セラミツクス回路基板
CN104185900A (zh) * 2012-03-30 2014-12-03 三菱综合材料株式会社 功率模块用基板、自带散热器的功率模块用基板以及功率模块
CN105009278A (zh) * 2013-03-29 2015-10-28 三菱综合材料株式会社 功率模块用基板、自带散热器的功率模块用基板及功率模块
US20170345735A1 (en) * 2016-05-30 2017-11-30 Industrial Technology Research Institute Plug-in type power module and subsystem thereof
CN110383469A (zh) * 2017-03-07 2019-10-25 三菱综合材料株式会社 带散热片的功率模块用基板
CN110383468A (zh) * 2017-03-07 2019-10-25 三菱综合材料株式会社 带散热片的功率模块用基板
CN212517193U (zh) * 2020-07-07 2021-02-09 深圳基本半导体有限公司 一种高导热率碳化硅器件封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539995A (zh) * 2021-07-16 2021-10-22 威星国际半导体(深圳)有限公司 一种高导热率碳化硅器件封装结构及方法
CN113539995B (zh) * 2021-07-16 2024-04-12 威星国际半导体(深圳)有限公司 一种高导热率碳化硅器件封装结构及方法

Similar Documents

Publication Publication Date Title
JP5847165B2 (ja) 半導体装置
KR20080065988A (ko) 히트싱크 모듈 및 그 제조방법
KR102557990B1 (ko) 냉각 핀을 구비한 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
JP2014522111A (ja) 支持体装置、支持体装置を備えている電気的な装置、並びに、支持体装置及び電気的な装置の製造方法
JP3728847B2 (ja) マルチチップモジュールおよびその製造方法
US8450842B2 (en) Structure and electronics device using the structure
JP2004022973A (ja) セラミック回路基板および半導体モジュール
EP3716322A1 (en) Power semiconductor module package and manufacturing method of same
CN111755413A (zh) 一种高导热率碳化硅器件封装结构及方法
CN212517193U (zh) 一种高导热率碳化硅器件封装结构
JP2003282970A (ja) 熱電変換装置及び熱電変換素子、並びにこれらの製造方法
JP2003124408A (ja) 放熱性基板
JPH08107166A (ja) 放熱用フィン
US9496228B2 (en) Integrated circuit and method of manufacturing an integrated circuit
JP4227610B2 (ja) 放熱基体の製造方法
JP4876612B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
EP3457434B1 (en) Method for producing a semiconductor substrate for a power semiconductor module arrangement
JP3669981B2 (ja) モジュール構造体の製造方法
JP2000077583A (ja) 電子部品用パッケージおよびその製造方法
CN117457599B (zh) 功率器件散热装置
TWI820690B (zh) 功率模組及其製造方法
WO2024154790A1 (ja) 配線基板、電気装置および電気装置構造体
JPH06196585A (ja) 回路基板
CN213242534U (zh) 用于功率器件散热封装的AlSiC散热绝缘一体化基板
JPH0529509A (ja) 半導体用基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201009