[go: up one dir, main page]

CN111668211B - 一种半导体结构、浪涌保护器件和制作方法 - Google Patents

一种半导体结构、浪涌保护器件和制作方法 Download PDF

Info

Publication number
CN111668211B
CN111668211B CN202010671158.7A CN202010671158A CN111668211B CN 111668211 B CN111668211 B CN 111668211B CN 202010671158 A CN202010671158 A CN 202010671158A CN 111668211 B CN111668211 B CN 111668211B
Authority
CN
China
Prior art keywords
conductivity type
region
substructure
well region
type well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010671158.7A
Other languages
English (en)
Other versions
CN111668211A (zh
Inventor
杨显精
张守明
韩红岩
李洪朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Times Vano Technology Co ltd
Original Assignee
Beijing Times Vano Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Times Vano Technology Co ltd filed Critical Beijing Times Vano Technology Co ltd
Priority to CN202010671158.7A priority Critical patent/CN111668211B/zh
Publication of CN111668211A publication Critical patent/CN111668211A/zh
Application granted granted Critical
Publication of CN111668211B publication Critical patent/CN111668211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H10D89/713—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base region coupled to the collector region of the other transistor, e.g. silicon controlled rectifier [SCR] devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体结构、浪涌保护器件和制作方法，所述半导体结构包括：第一导电类型衬底；设置在所述衬底上的第一子结构和第二子结构，第一子结构包括第二导电类型阱区，设置在第二导电类型阱区上的第二导电类型注入区和第一导电类型注入区，连接第二导电类型注入区和第一导电类型注入区的第一金属电极；第二子结构包括第一导电类型阱区，设置在第一导电类型阱区上的第二导电类型注入区和第一导电类型注入区，连接第二导电类型注入区和第一导电类型注入区的第二金属电极；半导体结构响应于加载在第一金属电极的电压的极性形成晶闸管或二极管，所述晶闸管具有骤回功能。本发明提供的实施例能够实现对电子产品的浪涌保护和静电放电保护。

Description

一种半导体结构、浪涌保护器件和制作方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体结构、浪涌保护器件和制作方法。
背景技术
半导体电压浪涌保护芯片在电压浪涌保护器件领域已形成主导地位，其结构设计也是多种多样。为了适应电子设备和整机系统增加的信息传递量、信息传输速度的需求，以及越来越严苛的外部电压波动要求，需要尽可能降低电容值。而目前降低电容的方法大都采用在保护芯片结构中设计单独的控向二极管，通过与浪涌保护单元进行串联来降低整个保护芯片的总电容，然而该方法采用的单独控向二极管一方面增加芯片面积、增加工艺难度，另一方面使得制作和应用成本大幅攀升。
发明内容
为了解决上述问题至少之一，本发明第一个实施例提供一种半导体结构，包括
第一导电类型衬底；
设置在所述衬底上的第一子结构和第二子结构，其中
所述第一子结构包括第二导电类型阱区，设置在所述第二导电类型阱区上的第二导电类型注入区和第一导电类型注入区，
所述第二子结构包括第一导电类型阱区，设置在所述第一导电类型阱区上的第二导电类型注入区和第一导电类型注入区；
设置连接所述第一子结构的第二导电类型阱区上的第二导电类型注入区和第一导电类型注入区的第一金属电极，设置连接所述第二子结构的第一导电类型阱区上的第二导电类型注入区和第一导电类型注入区的第二金属电极；
所述半导体结构响应于加载在所述第一金属电极的电压的极性形成晶闸管或二极管，所述晶闸管具有骤回功能。
进一步的，
所述第一导电类型为P型半导体，所述第二导电类型为N型半导体：所述半导体结构响应于加载在所述第一金属电极的正电压形成晶闸管，或者所述半导体结构响应于加载在所述第一金属电极的负电压形成二级管；
或者
所述第一导电类型为N型半导体，所述第二导电类型为P型半导体：所述半导体结构响应于加载在所述第一金属电极的正电压形成二级管，或者所述半导体结构响应于加载在所述第一金属电极的负电压形成晶闸管。
进一步的，还包括设置在所述第一导电类型衬底上的连接所述第一子结构的第二导电类型阱区和第二子结构的第一导电类型阱区的扩散区。
进一步的，还包括设置在所述第一子结构远离所述第二子结构的一侧的第三子结构，所述第三子结构与所述第二子结构相同。
进一步的，还包括至少一个与所述第一子结构和第二子结构并联设置在第一导电类型衬底上的子结构对，所述子结构对包括第一子结构、第二子结构和连接所述第一子结构和第二子结构的扩散区。
进一步的，
所述第一金属电极包括第一金属层、第二金属层和位于所述第一金属层和第二金属层之间的介质层；
和/或
所述第二金属电极包括第三金属层、第四金属层和位于所述第三金属层和第四金属层之间的介质层。
本发明第二个实施例提供一种浪涌保护器件，包括至少两个如第一个实施例所述的半导体结构，各所述半导体结构的第二金属电极电连接。
进一步的，各所述半导体结构共同使用一个第一导电类型衬底。
本发明第三个实施例提供一种浪涌保护芯片，包括如第二个实施例所述的浪涌保护器件。
本发明第四个实施例提供一种制作第一个实施例所述的半导体结构的制作方法，包括：
在第一导电类型衬底上形成第一子结构的第二导电类型阱区；
在所述第一导电类型衬底上形成第二子结构的第一导电类型阱区；
分别在所述第二导电类型阱区和第一导电类型阱区上形成第二导电类型注入区；
分别在所述第二导电类型阱区和第一导电类型阱区上形成第一导电类型注入区；
在所述第二导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第一金属电极；
在所述第一导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第二金属电极。
进一步的，在所述第一导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第二金属电极，以及在所述第二导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第一金属电极之后，所述制作方法还包括：
在所述第一导电类型衬底上形成连接所述第一子结构的第二导电类型阱区和第二子结构的第一导电类型阱区的扩散区。
进一步的，
所述在所述第二导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第一金属电极进一步包括：
在所述第二导电类型阱区的第二导电类型注入区上形成第一欧姆孔，
在所述第二导电类型阱区的第一导电类型注入区上形成第二欧姆孔，
形成连接所述第一欧姆孔和第二欧姆孔的第一金属层，
形成在所述第一金属层上的第一介质层，
形成在所述第一介质层上的第二金属层；
和/或
所述在所述第一导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第二金属电极进一步包括：
在所述第一导电类型阱区的第二导电类型注入区上形成第三欧姆孔，
在所述第一导电类型阱区的第一导电类型注入区上形成第四欧姆孔，
形成连接所述第三欧姆孔和第四欧姆孔的第三金属层，
形成在所述第三金属层上的第二介质层，
形成在所述第二介质层上的第四金属层。
本发明第五个实施例提供一种制作第二个实施例所述的浪涌保护器件的制作方法，包括：
按照如第四个实施例所述的制作方法分别制作至少两个所述半导体结构；
将各所述半导体结构的第二金属电极电连接。
本发明的有益效果如下：
本发明针对目前现有的问题，制定一种半导体结构、浪涌保护器件、芯片和制作方法，利用向该半导体结构的第一金属电极加载不同极性电压形成不同器件的特点，有效减小芯片面积，并对于由该半导体结构形成的浪涌保护器件，通过设置在晶闸管结构中的寄生二极管有效降低半导体结构的整体电容，在减小芯片面积的同时降低了工艺难度，并大幅降低了制作和应用成本，同时，本申请提供的浪涌保护器件还具有电压骤回功能，能够有效提高电子产品的安全性和稳定性；通过可灵活改变器件击穿电压的特性实现产品系列化；通过并联设置多组子结构有效增大器件的耐流能力；通过设置多组半导体结构增大应用范围，从而弥补了现有技术中存在的问题，具有广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出本发明的一个实施例所述半导体结构的结构示意图；
图2a-2b示出本发明的一个实施例所述半导体结构的电流方向示意图；
图3示出本发明的一个实施例所述半导体结构的等效电路图；
图4示出本发明的另一个实施例所述半导体结构的结构示意图；
图5示出本发明的另一个实施例所述半导体结构的等效电路图；
图6示出本发明的再一个实施例所述半导体结构的结构示意图；
图7示出本发明的再一个实施例所述半导体结构的结构示意图；
图8示出本发明的再一个实施例所述半导体结构的结构示意图；
图9示出本发明的再一个实施例所述半导体结构的结构示意图；
图10示出本发明的一个实施例所述半导体结构的制作方法的流程图；
图11示出本发明的一个实施例所述浪涌保护器件的结构示意图；
图12示出本发明的一个实施例所述浪涌保护器件的等效电路图；
图13a-13b示出本发明的一个实施例所述浪涌保护器件的电流方向示意图；
图14示出本发明的另一个实施例所述浪涌保护器件的结构示意图；
图15示出本发明的再一个实施例所述浪涌保护器件的结构示意图；
图16示出本发明的再一个实施例所述浪涌保护器件的结构示意图；
图17示出本发明的再一个实施例所述浪涌保护器件的结构示意图；
图18a-18b示出本发明的一个实施例所述浪涌保护器件的金属电极俯视图；
图19示出本发明的再一个实施例所述浪涌保护器件的等效电路图；
图20示出本发明的一个实施例所述浪涌保护器件的制作方法的流程图；
图21示出本发明的再一个实施例所述浪涌保护器件的结构示意图；
图22示出本发明的再一个实施例所述浪涌保护器件的俯视图。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
需要说明的是，本文中所述的“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上，也可以表示一层间接形成或设置在另一层上，即两层之间还存在其它的层。在本文中，除非另有说明，所采用的术语“位于同一层”指的是两个层、部件、构件、元件或部分可以通过同一构图工艺形成，并且，这两个层、部件、构件、元件或部分一般由相同的材料形成。在本文中，除非另有说明，表述“构图工艺”一般包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤。表述“一次构图工艺”意指使用一块掩模板形成图案化的层、部件、构件等的工艺。
如图1所示，本发明的一个实施例提供了一种半导体结构，包括第一导电类型衬底；设置在所述衬底上的第一子结构和第二子结构，其中所述第一子结构包括第二导电类型阱区，设置在所述第二导电类型阱区上的第二导电类型注入区和第一导电类型注入区，所述第二子结构包括第一导电类型阱区，设置在所述第一导电类型阱区上的第二导电类型注入区和第一导电类型注入区；设置连接所述第一子结构的第二导电类型阱区上的第二导电类型注入区和第一导电类型注入区的第一金属电极，设置连接所述第二子结构的第一导电类型阱区上的第二导电类型注入区和第一导电类型注入区的第二金属电极；所述半导体结构响应于加载在所述第一金属电极的电压的极性形成晶闸管或二极管，所述晶闸管具有骤回功能。
在本实施例中，利用向该半导体结构的第一金属电极加载不同极性电压形成不同器件的特点，有效减小芯片面积、降低工艺难度，并大幅降低制作和应用成本。值得说明的是，本申请对第一导电类型和第二导电类型不作具体限定，所述第一导电类型和第二导电类型可以分别为P型半导体和N型半导体，也可以分别为N型半导体和P型半导体，本领域技术人员应当根据实际应用需求进行适当选择，以实现向所述半导体结构的第一金属电极加载不同极性电压形成不同器件为设计准则，在此不再赘述。
在一个具体的示例中，如图1所示，所述第一导电类型为P型半导体，所述第二导电类型为N型半导体。则所述半导体结构的衬底为P型衬底Ps，设置在所述P型衬底Ps的第一子结构和第二子结构，其中，所述第一子结构包括N型阱区N#，设置在N型阱区N#上的N型注入区N和P型注入区P，连接N型注入区N和P型注入区P的第一金属电极M1；所述第二子结构包括P型阱区P#，设置在P型阱区P#上的N型注入区N和P型注入区P，连接N型注入区N和P型注入区P的第二金属电极M2。
具体的，如图2a所示，当向所述半导体结构的第一金属电极施加正电压时所述半导体结构形成P-N#-Ps-P#-N的PNPN结构的晶闸管，所述晶闸管的闩锁特性具有骤回功能，应用于浪涌保护器件时相比于现有器件具有较强的浪涌保护能力。如图2b所示，当向所述半导体结构的第一金属电极施加负电压时所述半导体结构形成PN结构的二极管，所述二极管应用于浪涌保护器件时可以作为控向二极管降低浪涌保护器件的整体电容。
即如图3所示，当向所述半导体结构的第一金属电极施加正电压时，所述流入第一金属电极M1的电流经右侧晶闸管从第二金属电极M2流出；当向所述半导体结构的第一金属电极施加负电压时，所述流入第二金属电极M2的电流经左侧二极管从第一金属电极M1流出。
同理，当所述第一导电类型为N型半导体，所述第二导电类型为P型半导体时，如图4和图5所示，则所述半导体结构的衬底为N型衬底Ns，设置在所述N型衬底Ns的第一子结构和第二子结构，其中，所述第一子结构包括P型阱区P#，设置在P型阱区P#上的N型注入区N和P型注入区P，连接N型注入区N和P型注入区P的第一金属电极M1；所述第二子结构包括N型阱区N#，设置在N型阱区NP#上的N型注入区N和P型注入区P，连接N型注入区N和P型注入区P的第二金属电极M2。则当向所述半导体结构的第一金属电极加载正电压时形成二级管，当向所述半导体结构的第一金属电极加载负电压时形成晶闸管。
因此，所述半导体结构通过向第一金属电极加载不同极性的电压能够形成不同器件，作为晶闸管时其闩锁特性具有骤回功能，作为二极管时能够用于控向二极管以降低浪涌保护器件的整体电容。因此，在应用于浪涌保护器件时，能够根据电子产品的需求将电压箝位到安全的电压等级，再配合整体的超低电容，能够快速提供浪涌保护和静电防护，有效提高电子产品的安全特性，具有广泛的应用前景。
考虑到不同电子产品对击穿电压存在不同要求，在一个可选的实施例中，如图6所示，所述半导体结构还包括设置在所述第一导电类型衬底上的连接所述第一子结构的第二导电类型阱区和第二子结构的第一导电类型阱区的扩散区。
在本实施例中，所述扩散区Pt连接N型阱区N#和P型阱区P#，能够改变半导体结构内的电流流通路径，在硅内表面横向形成P-N#-Pt-P#-N晶闸管结构，即所述扩散区Pt在改变电流流通路径同时实现不同击穿电压，从而满足对具有不同工作电压的电子产品的使用要求，并且扩散区Pt在一定程度可以避免表面漏电的情况，提高器件稳定性。
值得说明的是，本申请对所述扩散区连接所述第一子结构的第二导电类型阱区和第二子结构的第一导电类型阱区的结构和连接方式不做具体限定，所述扩散区可以为图6所示的部分连接所述第二导电类型阱区和第一导电类型阱区，也可以为完全连接所述第二导电类型阱区和第一导电类型阱区，也可以为通过多个部分连接所述第二导电类型阱区和第一导电类型阱区，本领域技术人员应当根据实际应用需求选择适当的扩散区结构和连接方式，以实现连接所述第二导电类型阱区和第一导电类型阱区为设计准则，在此不再赘述。
在一个可选的实施例中，所述半导体结构还包括设置在所述第一子结构远离所述第二子结构的一侧的第三子结构，所述第三子结构与所述第二子结构相同。
在本实施例中，如图7所示，在前述半导体结构的基础上，在标记为1的N型阱区N#的左侧，即远离标记为2的P型阱区P#的一侧，还设置有标记为3的P型阱区P#，所述标记为3的P型阱区P#独立于标记为1的N型阱区N#，即当所述扩散区Pt根据应用的电子产品的工作电压调整时，所述标记为2的P型阱区P#在形成二极管时会根据扩散区Pt进行调整，而标记为3的P型阱区P#在形成二极管时能够保持对电容调节的独立性，有效降低所述半导体结构的整体电容。
在一个可选的实施例中，所述半导体结构还包括至少一个与所述第一子结构和第二子结构并联设置在第一导电类型衬底上的子结构对，所述子结构对包括第一子结构、第二子结构和连接所述第一子结构和第二子结构的扩散区。
在本实施例中，如图8所示，为提高所述半导体结构应用于电子产品的电流需求，在前述半导体结构的基础上增加至少一个子结构对，如图所示中包括标记为1’的N型阱区N#、标记为2’的P型阱区P#、以及连接标记为1’的N型阱区N#和标记为2’的P型阱区P#的扩散区形成的子结构对，该子结构对与包括标记为1的N型阱区N#、标记为2的P型阱区P#、以及连接所述标记为1的N型阱区N#和标记为2的P型阱区P#的子结构对并联，有效提高所述半导体结构的电流防护能力。
在一个可选的实施例中，如图9所示，所述半导体结构的所述第一金属电极包括第一金属层、第二金属层和位于所述第一金属层和第二金属层之间的介质层。
在本实施例中，为进一步降低所述半导体结构的整体电容，提高响应速度，将所述第一金属电极设置为双层金属结构，所述双层金属结构相当于介质电容，根据电容串联电容值降低的特性，利用具有双层金属结构的第一金属电极能够降低所述半导体结构的电容。
在另一个可选的实施例中，如图9所示，所述半导体结构的所述第二金属电极包括第三金属层、第四金属层和位于所述第三金属层和第四金属层之间的介质层。
与前述实施例相类似，通过具有双层金属结构的第二金属电极能够降低所述半导体结构的电容。
值得说明的是，当所述第一金属电极和第二金属电极均为双层金属结构时，能够进一步降低所述半导体结构的电容。
与上述实施例提供的半导体结构相对应，本申请的一个实施例还提供一种制造上述半导体结构的制作方法，由于本申请实施例提供的制作方法与上述几种实施例提供的半导体结构相对应，因此在前实施方式也适用于本实施例提供的制作方法，在本实施例中不再详细描述。
如图10所示，本申请的一个实施例还提供一种制造上述半导体结构的制作方法，包括：在第一导电类型衬底上形成第一子结构的第二导电类型阱区；在所述第一导电类型衬底上形成第二子结构的第一导电类型阱区；分别在所述第二导电类型阱区和第一导电类型阱区上形成第二导电类型注入区；分别在所述第二导电类型阱区和第一导电类型阱区上形成第一导电类型注入区；在所述第二导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第一金属电极；在所述第一导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第二金属电极。
在本实施例中，利用向该半导体结构的第一金属电极加载不同极性电压形成不同器件的特点，有效减小芯片面积、降低工艺难度，并大幅降低制作和应用成本。值得说明的是，本申请对第一导电类型和第二导电类型不作具体限定，所述第一导电类型和第二导电类型可以分别为P型半导体和N型半导体，也可以分别为N型半导体和P型半导体，本领域技术人员应当根据实际应用需求进行适当选择，以实现向所述半导体结构的第一金属电极加载不同极性电压形成不同器件为设计准则，在此不再赘述。
在一个可选的实施例中，在所述第一导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第二金属电极，以及在所述第二导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第一金属电极之后，所述制作方法还包括：在所述第一导电类型衬底上形成连接所述第一子结构的第二导电类型阱区和第二子结构的第一导电类型阱区的扩散区。
在本实施例中，通过所述扩散区Pt能够改变半导体结构内的电流流通路径，在硅内表面横向形成P-N#-Pt-P#-N晶闸管结构，从而满足对具有不同工作电压的电子产品的使用要求，形成不同的击穿电压，并且扩散区Pt在一定程度可以避免表面漏电的情况，提高器件稳定性。
在一个可选的实施例中，所述在所述第二导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第一金属电极进一步包括：在所述第二导电类型阱区的第二导电类型注入区上形成第一欧姆孔，在所述第二导电类型阱区的第一导电类型注入区上形成第二欧姆孔，形成连接所述第一欧姆孔和第二欧姆孔的第一金属层，形成在所述第一金属层上的第一介质层，形成在所述第一介质层上的第二金属层。
在本实施例中，为进一步降低所述半导体结构的整体电容，提高响应速度，将所述第一金属电极设置为双层金属结构，所述双层金属结构相当于介质电容，根据电容串联电容值降低的特性，利用具有双层金属结构的第一金属电极能够降低所述半导体结构的电容。
同理，在另一个可选的实施例中，所述在所述第一导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第二金属电极进一步包括：在所述第一导电类型阱区的第二导电类型注入区上形成第三欧姆孔，在所述第一导电类型阱区的第一导电类型注入区上形成第四欧姆孔，形成连接所述第三欧姆孔和第四欧姆孔的第三金属层，形成在所述第三金属层上的第二介质层，形成在所述第二介质层上的第四金属层。
与前述实施例相类似，通过具有双层金属结构的第二金属电极能够降低所述半导体结构的电容。
值得说明的是，当所述第一金属电极和第二金属电极均为双层金属结构时，能够进一步降低所述半导体结构的电容。
基于上述半导体结构，本发明的一个实施例提供了一种浪涌保护器件，包括至少两个上述半导体结构，各所述半导体结构的第二金属电极电连接。
在本实施例中，如图11所示，将两个半导体结构进行反向串联，即第一半导体结构20的第二子结构22的第二金属电极M2与第二半导体结构30的第二子结构32的第二金属电极M2电连接。如图12所示，即形成一个具有双向浪涌保护功能的浪涌保护器件，该器件包括串联的晶闸管和二极管，其中晶闸管具有骤回功能的晶闸管，所述二极管作为所述晶闸管的控向二极管，即在具有骤回功能的晶闸管的半导体结构上寄生一个控向二极管。如图13a所示，当第一半导体结构20的第一金属电极M1端加正电压，第一半导体结构20形成晶闸管，第二半导体结构30形成二极管，电流从第一半导体结构20的第一金属电极M1端流入，流经第一半导体结构20的晶闸管和第二半导体结构30的二极管，最终从第二半导体结构30的第一金属电极M1端流出，从而形成一路浪涌保护通路。同理，如图13b所示，当第二半导体结构30的第一金属电极M1端加正电压，电流流经第二半导体结构30的晶闸管和第一半导体结构20的二极管，最终到达第一半导体结构20的第一金属电极M1端，形成反向浪涌保护通路。因此，所述浪涌保护器件通过设置在晶闸管结构中的寄生二极管有效降低半导体结构的整体电容，在实现双向浪涌保护的同时，减小芯片面积、降低工艺难度，并大幅降低了制作和应用成本，从而弥补了现有技术中存在的问题，具有广泛的应用前景。
在一个可选的实施例中，如图14所示，所述两个半导体结构共同使用一个第一导电类型衬底。
在本实施例中，第一半导体结构20和第二半导体结构30共用衬底Ps，即在制作所述浪涌保护器件过程中，在同一个衬底Ps上进行制作，能够简化制作流程。
如图15所示，当第一半导体结构20和第二半导体结构30均设置有扩散区时，所述扩散区根据所述浪涌保护器件应用的电子产品调整掺杂浓度，以实现不同需求的击穿电压，同时还能够避免表面漏电的问题，提高器件稳定性从而满足不同的电子产品的电压需求。
如图16所示，考虑到扩散区对二极管性能的影响，所述第一半导体结构20和第二半导体结构30还包括独立设置的第三子结构，即通过独立于所述第一子结构和第二子结构的第三子结构能够实现独立调节整体电容的二极管。在所述浪涌保护器件中，无论所述第一半导体结构20和第二半导体结构30应用于正向还是反向，所述第三子结构均不受扩散区的影响，在满足晶闸管参数独立调节的基础上，也确保了二极管对整体电容调节的独立性。
如图17所示，为进一步降低所述浪涌保护器件的整体电容，所述第一半导体结构20和第二半导体结构30的第一金属电极和第二金属电极采用双层金属。如图18a为各金属电极的第一层金属，如图18b为各金属电极的第二层金属，各半导体结构的第二金属电极在第二层金属上实现互连，各半导体结构的第一金属电极作为所述浪涌保护器件的输入端IO或输出端IO。
如图21所示，为进一步提高所述浪涌保护器件的电流防护能力，所述第一半导体结构20和第二半导体结构30还包括至少一个与其所述第一子结构和第二子结构并联设置在第一导电类型衬底上的子结构对，所述子结构对包括第一子结构、第二子结构和连接所述第一子结构和第二子结构的扩散区。通过包括多个子结构对的半导体结构，所述浪涌保护器件能够有效提高所述半导体结构的电流防护能力。
当所述浪涌保护器件包括三个以上的半导体结构时，各所述半导体结构的第二金属电极电连接。
具体的，如图19所示，第一半导体结构20、第二半导体结构30和第三半导体结构40的第二金属电极电连接，第一半导体结构20、第二半导体结构30和第三半导体结构40两两形成一对双向浪涌保护器件，能够实现对多个电子产品的高速端口的浪涌和静电放电保护。
如图20所示，本发明的一个实施例提供了一种制作上述浪涌保护器件的制作方法，包括：分别制作第一半导体结构和第二半导体结构；将所述第一半导体结构的第二金属电极和第二半导体结构的第二金属电极电连接。
在本实施例中，所述浪涌保护器件通过设置在晶闸管结构中的寄生二极管有效降低半导体结构的整体电容，在实现双向浪涌保护的同时，减小芯片面积、降低工艺难度，并大幅降低了制作和应用成本，从而弥补了现有技术中存在的问题，具有广泛的应用前景。
在一个具体的实施例中，如图21和图22所示，以制作一个如图21所示的双端口浪涌保护器件为例进行说明，该双端口浪涌保护器件的第一半导体结构和第二半导体结构均包括2个子结构对和一个独立的第三子结构，每个子结构对包括第一子结构、第二子结构和连接第一子结构的第二导电类型阱区和第二子结构的第一导电类型阱区的扩散区。如图22所示为该浪涌保护器件的俯视图，并以图示AB线展开即为图21所示的剖面图。
第一步，首先在P型沉底101上形成6个P型阱区102；
第二步，在所述P型沉底101上分别在所述6个P型阱区102之间形成5个N型阱区103；
第三步,分别在各所述P型阱区和N型阱区内形成N型注入区104；
第四步，分别在各所述P型阱区和N型阱区内形成设置在所述N型注入区104一侧的P型注入区105；
第五步，分别在第一半导体结构和第二半导体结构的3个P型阱区和2个N型阱区中任意选出2对相邻的子结构对，并在P型阱区与N型阱区中间形成Pt扩散区106。
值得说明的是，本申请对所述扩散区连接子结构对的两个阱区的结构和连接方式不做具体限定，所述扩散区可以为图示的部分连接两个阱区，也可以为相邻两个阱区的完全连接，也可以通过多个部分连接两个阱区，本领域技术人员应当根据实际应用需求选择适当的扩散区结构和连接方式，以实现连接两个阱区的连接从而改变半导体结构内部电流流经路径为设计准则，在此不再赘述。
第六步，分别在N型注入区104和P型注入区105上开出欧姆孔，并使用金属连接同一阱区内的N型注入区104和P型注入区105，分别形成N型阱区内连接N型注入区104和P型注入区105的第一金属电极的第一金属层108，以及P型阱区内连接N型注入区104和P型注入区105的第二金属电极的第三金属层107。即所述第一金属层108和第三金属层107为金属电极的双层金属结构中的第一层。
第七步，利用双层金属工艺，在所述的第三金属层107上形成第四层金属109，在所述的第一金属层108上形成第二金属层110。各第二金属电极的相互连接，在本实施例中表现为各第二金属电极的第四层金属109互相连接，各半导体结构中的第一金属电极的第二层金属110分别作为浪涌保护器件的输入端IO或输出端IO。
至此，完成双端口浪涌保护器件的制作。
值得说明的是，所述浪涌保护器件的平面版图设计可以是多样的，本申请对此不作具体限定，本领域技术人员应当根据实际应用需求选择适当的设计，以实现对电子产品高速端口的浪涌保护和静电放电保护为设计准则，在此不再赘述。
基于上述浪涌保护器件，本发明的一个实施例提供了一种浪涌保护芯片，包括上述浪涌保护器件。
在本实施例中，包括上述浪涌保护器件的浪涌保护芯片通过设置在晶闸管结构中的寄生二极管有效降低半导体结构的整体电容，在减小芯片面积的同时降低了工艺难度，并大幅降低了制作和应用成本，从而弥补了现有技术中存在的问题，具有广泛的应用前景。
本发明针对目前现有的问题，制定一种半导体结构、浪涌保护器件、芯片和制作方法，利用向该半导体结构的第一金属电极加载不同极性电压形成不同器件的特点，有效减小芯片面积，并对于由该半导体结构形成的浪涌保护器件，通过设置在晶闸管结构中的寄生二极管有效降低半导体结构的整体电容，在减小芯片面积的同时降低了工艺难度，并大幅降低了制作和应用成本，同时，本申请提供的浪涌保护器件还具有电压骤回功能，能够有效提高电子产品的安全性和稳定性；通过可灵活改变器件击穿电压的特性实现产品系列化；通过并联设置多组子结构有效增大器件的耐流能力；通过设置多组半导体结构增大应用范围，从而弥补了现有技术中存在的问题，具有广泛的应用前景。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (3)

1.一种浪涌保护器件，其特征在于，包括至少两个半导体结构，所述半导体结构包括：
第一导电类型衬底；
设置在所述衬底上的第一子结构和第二子结构，其中
所述第一子结构包括第二导电类型阱区，设置在所述第二导电类型阱区上的第二导电类型注入区和第一导电类型注入区，
所述第二子结构包括第一导电类型阱区，设置在所述第一导电类型阱区上的第二导电类型注入区和第一导电类型注入区；
设置连接所述第一子结构的第二导电类型阱区上的第二导电类型注入区和第一导电类型注入区的第一金属电极，设置连接所述第二子结构的第一导电类型阱区上的第二导电类型注入区和第一导电类型注入区的第二金属电极；
所述半导体结构响应于加载在所述第一金属电极的电压的极性形成晶闸管或二极管，所述晶闸管具有骤回功能；
所述半导体结构还包括设置在所述第一导电类型衬底上的连接所述第一子结构的第二导电类型阱区和第二子结构的第一导电类型阱区的扩散区；
所述半导体结构还包括设置在所述第一子结构远离所述第二子结构的一侧的第三子结构，所述第三子结构与所述第二子结构相同；
各所述半导体结构的第二金属电极电连接；
所述第一导电类型为P型半导体，所述第二导电类型为N型半导体：所述半导体结构响应于加载在所述第一金属电极的正电压形成晶闸管，或者所述半导体结构响应于加载在所述第一金属电极的负电压形成二极管；
或者
所述第一导电类型为N型半导体，所述第二导电类型为P型半导体：所述半导体结构响应于加载在所述第一金属电极的正电压形成二极管，或者所述半导体结构响应于加载在所述第一金属电极的负电压形成晶闸管；
所述第一金属电极包括第一金属层、第二金属层和位于所述第一金属层和第二金属层之间的介质层；
和/或
所述第二金属电极包括第三金属层、第四金属层和位于所述第三金属层和第四金属层之间的介质层。
2.根据权利要求1所述的浪涌保护器件，其特征在于，还包括至少一个与所述第一子结构和第二子结构并联设置在所述第一导电类型衬底上的子结构对，所述子结构对包括第一子结构、第二子结构和连接所述第一子结构和第二子结构的扩散区。
3.一种制作权利要求1-2中任一项所述的浪涌保护器件的制作方法，其特征在于，包括：
在第一导电类型衬底上形成第一子结构的第二导电类型阱区；
在所述第一导电类型衬底上形成第二子结构的第一导电类型阱区；
分别在所述第二导电类型阱区和第一导电类型阱区上形成第二导电类型注入区；
分别在所述第二导电类型阱区和第一导电类型阱区上形成第一导电类型注入区；
在所述第二导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第一金属电极，进一步包括：
在所述第二导电类型阱区的第二导电类型注入区上形成第一欧姆孔，
在所述第二导电类型阱区的第一导电类型注入区上形成第二欧姆孔，
形成连接所述第一欧姆孔和第二欧姆孔的第一金属层，
形成在所述第一金属层上的第一介质层，
形成在所述第一介质层上的第二金属层；
和/或
在所述第一导电类型阱区的第二导电类型注入区上形成第三欧姆孔，
在所述第一导电类型阱区的第一导电类型注入区上形成第四欧姆孔，
形成连接所述第三欧姆孔和第四欧姆孔的第三金属层，
形成在所述第三金属层上的第二介质层，
形成在所述第二介质层上的第四金属层；
在所述第一导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第二金属电极；
在所述第一导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第二金属电极，以及在所述第二导电类型阱区上形成连接所述第二导电类型注入区和第一导电类型注入区的第一金属电极之后，所述制作方法还包括：
在所述第一导电类型衬底上形成连接所述第一子结构的第二导电类型阱区和第二子结构的第一导电类型阱区的扩散区；
分别制作至少两个所述半导体结构，将各所述半导体结构的第二金属电极电连接。
CN202010671158.7A 2020-07-13 2020-07-13 一种半导体结构、浪涌保护器件和制作方法 Active CN111668211B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010671158.7A CN111668211B (zh) 2020-07-13 2020-07-13 一种半导体结构、浪涌保护器件和制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010671158.7A CN111668211B (zh) 2020-07-13 2020-07-13 一种半导体结构、浪涌保护器件和制作方法

Publications (2)

Publication Number Publication Date
CN111668211A CN111668211A (zh) 2020-09-15
CN111668211B true CN111668211B (zh) 2024-11-26

Family

ID=72391682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010671158.7A Active CN111668211B (zh) 2020-07-13 2020-07-13 一种半导体结构、浪涌保护器件和制作方法

Country Status (1)

Country Link
CN (1) CN111668211B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11936178B2 (en) * 2020-09-21 2024-03-19 Infineon Technologies Ag ESD protection device with reduced harmonic distortion
CN113314616A (zh) * 2021-06-08 2021-08-27 中国振华集团永光电子有限公司（国营第八七三厂） 双向导通eds二极管芯片及其制造方法
CN115346977A (zh) * 2022-06-09 2022-11-15 电子科技大学 一种双穿通结构同时触发的低电容scr结构
CN117116936B (zh) * 2023-09-25 2024-04-26 深圳长晶微电子有限公司 单向浪涌防护装置及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364947A (zh) * 2018-02-02 2018-08-03 苏州晶讯科技股份有限公司 一种半导体电压浪涌保护器件
CN110890361A (zh) * 2019-12-23 2020-03-17 苏州晶讯科技股份有限公司 一种多端口低容电压浪涌保护芯片及其制作方法
CN212257390U (zh) * 2020-07-13 2020-12-29 北京时代华诺科技有限公司 一种半导体结构、浪涌保护器件和芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365924B1 (en) * 1998-06-19 2002-04-02 National Semiconductor Corporation Dual direction over-voltage and over-current IC protection device and its cell structure
CN1321457C (zh) * 2001-11-07 2007-06-13 新电元件工业株式会社 浪涌保护半导体装置
CN103384063B (zh) * 2013-07-08 2016-01-20 电子科技大学 一种浪涌保护电路及其制造方法
CN107331704B (zh) * 2017-08-17 2019-08-23 电子科技大学 一种栅压控制晶闸管器件
CN110491873B (zh) * 2019-08-01 2024-03-01 富芯微电子有限公司 一种基于晶闸管结构的浪涌保护阵列及制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364947A (zh) * 2018-02-02 2018-08-03 苏州晶讯科技股份有限公司 一种半导体电压浪涌保护器件
CN110890361A (zh) * 2019-12-23 2020-03-17 苏州晶讯科技股份有限公司 一种多端口低容电压浪涌保护芯片及其制作方法
CN212257390U (zh) * 2020-07-13 2020-12-29 北京时代华诺科技有限公司 一种半导体结构、浪涌保护器件和芯片

Also Published As

Publication number Publication date
CN111668211A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
CN111668211B (zh) 一种半导体结构、浪涌保护器件和制作方法
KR100976410B1 (ko) 정전기 방전 장치
KR100431066B1 (ko) 정전 방전 보호 기능을 가진 반도체 장치
US9548292B2 (en) Circuit including a resistive element, a diode, and a switch and a method of using the same
US7718481B2 (en) Semiconductor structure and method of manufacture
US7067884B2 (en) Electrostatic discharge device
JP2015062227A (ja) 積層保護デバイス及びその製造方法
CN114883381A (zh) 可控硅静电防护器件及其制造方法
CN113035701B (zh) 一种栅极电阻可调型超结功率器件及其制造方法
CN113644116A (zh) 栅极与源极并联可调电阻型超结功率器件及其制造方法
CN212257390U (zh) 一种半导体结构、浪涌保护器件和芯片
US8829565B1 (en) High voltage electrostatic discharge protection device
US20040084730A1 (en) ESD protection circuit
CN111092117A (zh) 一种低钳位内嵌降容二极管的新型可控硅器件
CN110890361B (zh) 一种多端口低容电压浪涌保护芯片及其制作方法
CN215955287U (zh) 一种半导体放电管及过电压保护装置
CN111627813B (zh) 一种可控硅器件及制造方法
TWI714489B (zh) 半導體裝置以及半導體結構
JP3880943B2 (ja) 静電気放電保護素子及び半導体装置
TWI836837B (zh) 靜電放電保護裝置
CN222015410U (zh) 一种电阻结构
CN111244090B (zh) 一种双向硅控整流器及其制备方法
CN219677262U (zh) 前段工艺线宽为0.5um的硅栅CMOS器件、驱动芯片、LED灯串
TWI253166B (en) Electrostatic discharge device having controllable trigger voltage
CN100403535C (zh) 可控制触发电压的静电放电装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant