CN111654361B - 一种用于双通道同步的方法和系统 - Google Patents
一种用于双通道同步的方法和系统 Download PDFInfo
- Publication number
- CN111654361B CN111654361B CN202010297478.0A CN202010297478A CN111654361B CN 111654361 B CN111654361 B CN 111654361B CN 202010297478 A CN202010297478 A CN 202010297478A CN 111654361 B CN111654361 B CN 111654361B
- Authority
- CN
- China
- Prior art keywords
- channel
- backup
- main channel
- timer
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
本发明公开了一种用于双通道同步的方法,双通道包括主通道和备份通道,双通道同步包括主通道同步和备份通道同步;主通道和备份通道通过互相发送和接收对方的同步信号,从而判断是否处于同步状态,进而控制定时器的中断,实现主通道和备份通道之间的同步。本发明还提供一种用于双通道同步的系统。本发明提供的用于双通道同步的方法具有双通道在失步情况下快速实现同步、避免同步误差累积、降低失步概率、双通道在电源系统不同状态下实现有效同步通信的优点。
Description
技术领域
本发明属于航空发动机控制技术领域,具体涉及一种用于双通道同步的方法和系统。
背景技术
目前,对于具备高安全性和实时性的系统(例如航空发动机电子控制器)往往具有冗余双通道结构,一个通道工作为主控通道,另一个通道工作为备份通道。当主控通道出现故障时,系统自动进行通道切换。在切换过程中,为了尽量减小系统的波动,双通道之间应当保持同步。另外双通道之间还存在数据交换,为保证数据采样时刻相同,双通道之间也需要保持同步。现阶段常用的双通道同步方法,存在定时中断时间偏差大、可能发生永久失步等缺点。因此,如何控制双通道更好地实现同步,已成为本领域技术人员亟待解决的技术问题。
发明内容
本发明针对以上所述的不足,提供一种双通道在失步情况下快速实现同步、避免同步误差累积、降低失步概率、双通道在电源系统隔离状态下实现有效同步的用于双通道同步的方法和系统。
为实现上述目的,本发明提供如下技术方案:一种用于双通道同步的方法和系统,双通道包括主通道和备份通道,双通道同步包括主通道同步和备份通道同步;
所述主通道同步的方法包括:
步骤S10,初始化所述主通道;
步骤S11,主通道处理器设置主通道定时器中断的第一中断周期;
步骤S12,判断所述主通道定时器中断是否产生;
步骤S13,若所述主通道定时器产生了定时器中断,将主通道差分发送单元输出高电平,并将主通道标志位置0;
步骤S14,主通道差分接收单元在第一检测时间内接收所述备份通道差分发送单元输出的信号,若检测所述备份通道差分发送单元输出信号为高电平,将所述主通道标志位置1;
步骤S15,所述第一检测时间结束后,将所述主通道差分发送单元输出信号输出低电平,所述主通道差分接收单元接收所述备份通道差分发送单元输出的信号;
步骤S16,当所述主通道标志位为1时,在检测所述备份通道差分发送单元输出信号为低电平后,立即设置所述主通道定时器的中断周期为所述第一中断周期与所述第一检测时间的差值并启动所述主通道定时器;当所述主通道标志位为0时,立即设置所述主通道定时器的中断周期为所述第一中断周期与所述第一检测时间的差值并启动所述主通道定时器;
所述备份通道同步的方法包括:
步骤S20,初始化所述备份通道;
步骤S21,备份通道处理器设置备份通道定时器中断的第二中断周期;
步骤S22,判断所述备份通道定时器中断是否产生;
步骤S23,若所述备份通道定时器产生了定时器中断,将备份通道差分发送单元输出高电平,并将备份通道标志位置0;
步骤S24,备份通道差分接收单元在第二检测时间内接收所述主通道差分发送单元输出的信号,若检测所述主通道差分发送单元输出信号为高电平,将所述备份通道标志位置1;
步骤S25,所述第二检测时间结束后,将所述备份通道差分发送单元输出信号输出低电平,所述备份通道差分接收单元接收所述主通道差分发送单元输出的信号;
步骤S26,当所述备份通道标志位为1时,在检测所述主通道差分发送单元输出信号为低电平后,立即设置所述备份通道定时器的中断周期为所述第二中断周期与所述第二检测时间的差值并启动所述备份通道定时器;当所述备份通道标志位为0时,延时所述第二检测时间后,设置所述备份通道定时器的中断周期为所述第二中断周期与所述第二检测时间的差值并启动所述备份通道定时器。
优选的,所述第一中断周期和第二中断周期相同,所述第一检测时间和第二检测时间相同。
优选的,所述第一检测时间小于所述第一中断周期,所述第二检测时间小于所述第二中断周期。
优选的,所述主通道和备份通道的初始化同时进行。
一种用于双通道同步的系统,双通道包括主通道和备份通道;所述主通道包括
主通道差分发送单元,用于发送同步信号给所述备份通道;
主通道差分接收单元,用于接收所述备份通道的同步信号;
主通道处理器,用于根据所述主通道差分接收单元接收的同步信号设置主通道标志位的状态,根据所述主通道差分接收单元接收的同步信号和所述主通道标志位的状态,设定主通道定时器的中断周期,控制所述主通道差分发送单元向所述备份通道发送同步信号;
所述备份通道包括
备份通道差分发送单元,用于发送同步信号给所述主通道;
备份通道差分接收单元,用于接收所述主通道的同步信号;
备份通道处理器,用于根据所述备份通道差分接收单元接收的同步信号设置备份通道标志位的状态,根据所述备份通道差分接收单元接收的同步信号和备份通道标志位的状态,设定备份通道定时器的中断周期,控制所述备份通道差分发送单元向所述主通道发送同步信号。
本发明与现有技术相比,具有以下有益效果:
本发明通过对双通道中主通道和备份通道采用互相发送和接收同步信号,并用通道标志位进行标记的方式,来检测主通道和备份通道是否处于同步的状态,当检测主通道和备份通道不处于同步状态时,主通道和备份通道同时进行周期调整,从而实现主通道和备份通道能够快速的实现同步;通过主通道和备份通道采用互相发送和接收同步信号,实现双通道互相检测的模式,能够及时自动消除同步误差,避免同步误差累积,降低了失步的概率;通过对主通道和备份通道互相采用差分接收单元和差分发送单元的方式,通道间同步控制只需两路信号,一路用于同步信号发送,一路用于同步信号接收,系统结构简单;通过差分接收单元和差分发送单元采用差分方式进行同步信号的传输,能够实现两个通道在电源系统不同的状态下进行同步通信。
附图说明
图1为本发明中用于双通道同步的系统的方框原理图。
图2为本发明中主通道同步的流程示意图。
图3为本发明中备份通道同步的流程示意图。
图4为本发明中用于双通道同步的系统的结构示意图。
图5为本发明中主通道滞后备份通道时调节至同步状态的示意图。
图6为本发明中备份通道滞后主通道时调节至同步状态的示意图。
图7为本发明中主通道滞后备份通道失步时调节至同步状态的示意图。
图8为本发明中备份通道滞后主通道失步时调节至同步状态的示意图。
图中:1、主通道;2、备份通道;11、主通道处理器;12、主通道差分发送单元;13、主通道差分接收单元;21、备份通道处理器;22、主通道差分发送单元;23、主通道差分接收单元。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明中各实施例的技术方案可进行组合,实施例中的技术特征亦可进行组合形成新的技术方案。
请参阅图1至图8所示,本发明提供如下技术方案:一种用于双通道同步的方法和系统,双通道包括主通道100和备份通道200,双通道同步包括主通道同步和备份通道同步;
所述主通道同步的方法包括:
步骤S10,初始化所述主通道100;
步骤S11,主通道处理器101设置主通道定时器中断的第一中断周期;
步骤S12,判断所述主通道定时器中断是否产生;
步骤S13,若所述主通道定时器产生了定时器中断,将主通道差分发送单元102输出高电平,并将主通道标志位置0;
步骤S14,主通道差分接收单元103在第一检测时间内接收所述备份通道差分发送单元202输出的信号,若检测所述备份通道差分发送单元202输出信号为高电平,将所述主通道标志位置1;
步骤S15,所述第一检测时间结束后,将所述主通道差分发送单元102输出信号输出低电平,所述主通道差分接收单元103接收所述备份通道差分发送单元202输出的信号;
步骤S16,当所述主通道标志位为1时,在检测所述备份通道差分发送单元202输出信号为低电平后,立即设置所述主通道定时器的中断周期为所述第一中断周期与所述第一检测时间的差值并启动所述主通道定时器;当所述主通道标志位为0时,立即设置所述主通道定时器的中断周期为所述第一中断周期与所述第一检测时间的差值并启动所述主通道定时器;
所述备份通道同步的方法包括:
步骤S20,初始化所述备份通道200;
步骤S21,备份通道处理器201设置备份通道定时器中断的第二中断周期;
步骤S22,判断所述备份通道定时器中断是否产生;
步骤S23,若所述备份通道定时器产生了定时器中断,将备份通道差分发送单元202输出高电平,并将备份通道标志位置0;
步骤S24,备份通道差分接收单元203在第二检测时间内接收所述主通道差分发送单元102输出的信号,若检测所述主通道差分发送单元102输出信号为高电平,将所述备份通道标志位置1;
步骤S25,所述第二检测时间结束后,将所述备份通道差分发送单元202输出信号输出低电平,所述备份通道差分接收单元203接收所述主通道差分发送单元102输出的信号;
步骤S26,当所述备份通道标志位为1时,在检测所述主通道差分发送单元102输出信号为低电平后,立即设置所述备份通道定时器的中断周期为所述第二中断周期与所述第二检测时间的差值并启动所述备份通道定时器;当所述备份通道标志位为0时,延时所述第二检测时间后,设置所述备份通道定时器的中断周期为所述第二中断周期与所述第二检测时间的差值并启动所述备份通道定时器。
所述第一中断周期和第二中断周期相同,所述第一检测时间和第二检测时间相同。通过对第一中断周期和第二中断周期设置相同的时间、第一检测时间和第二检测时间设置相同的时间,从而保证主通道和备份通道初始化后处于相同的工作状态,方便初始化后的同步通信;当主通道和备份通道失步时,主通道和备份通道能够互相快速的检测到,进而进行中断周期的调整,快速恢复同步状态。
所述第一检测时间小于所述第一中断周期,所述第二检测时间小于所述第二中断周期。
所述主通道和备份通道的初始化同时进行。
一种用于双通道同步的系统,双通道包括主通道100和备份通道200;所述主通道100包括
主通道差分发送单元102,用于发送同步信号给所述备份通道200;
主通道差分接收单元103,用于接收所述备份通道200的同步信号;
主通道处理器101,用于根据所述主通道差分接收单元103接收的同步信号设置备份通道标志位的状态,根据所述主通道差分接收单元103接收的同步信号和所述主通道标志位的状态,设定主通道定时器的中断周期,控制所述主通道差分发送单元102向所述备份通道200发送同步信号;
所述备份通道200包括
备份通道差分发送单元202,用于发送同步信号给所述主通道100;
备份通道差分接收单元203,用于接收所述主通道100的同步信号;
备份通道处理器201,用于根据所述备份通道差分接收单元203接收的同步信号设置主通道标志位的状态,根据所述备份通道差分接收单元203接收的同步信号和备份通道标志位的状态,设定备份通道定时器的中断周期,控制所述备份通道差分发送单元202向所述主通道100发送同步信号。
所述主通道处理器101、备份通道处理器201内部通过控制定时器中断控制任务循环。
所述主通道处理器101与备份通道处理器201实现同步调整后,主通道处理器101定时器中断的中断周期为第一中断周期与第一检测时间的差值,也可在同步后将定时器中断的中断周期调整为第一中断周期,备份通道处理器201定时器中断的中断周期为第二中断周期与第二检测时间的差值,也可在同步后将定时器中断的中断周期调整为第二中断周期。
实施例1:
本发明的工作原理:
需要说明的是,文中使用到的名字及其含义说明如下:
第一中断周期,指主通道100初始化后设定的定时器中断周期(在图中用Ts标识);
第二中断周期,指备份通道200初始化后设定的定时器中断周期(在图中用Ts标识);
第一检测时间,指主通道100进入定时器中断后,用主通道差分接收单元103接收备份道差分发送单元202发送同步信号的时间(在图中用ΔT1标识);
第二检测时间,指备份通道200进入定时器中断后,用备份通道差分接收单元203接收主道差分发送单元102发送同步信号的时间(在图中用ΔT1标识);
第一个时间段,指主通道100滞后备份通道200的时间,滞后的时间小于或等于第二检测时间(在图中用ΔT2标识);
第二个时间段,指备份通道200滞后主通道100的时间,滞后的时间小于或等于第一检测时间(在图中用ΔT2标识);
第三个时间段,指主通道100滞后备份通道200的时间,滞后的时间大于第二检测时间(在图中用ΔT2标识);
第四个时间段,指备份通道200滞后主通道100的时间,滞后的时间大于第一检测时间(在图中用ΔT2标识);
如图5所示,主通道100滞后备份通道200的状态,主通道100滞后备份通道200第一个时间段(图中标示ΔT2),第一个时间段小于或等于第二检测时间(图中标示ΔT1),即ΔT2≦ΔT1,主通道100与备份通道200的时间差小于控制周期允许误差(ΔT1),备份通道200先启动定时器中断,备份通道处理器201将备份通道差分发送单元202输出高电平,备份通道标志位置0,进入第二检测时间(ΔT1);在第二检测时间(ΔT1)内,主通道100启动定时器中断,主通道处理器101将主通道差分发送单元102输出高电平,主通道标志位置0,进入第一检测时间;
备份通道200在第二检测时间内,备份通道差分接收单元203检测主通道差分发送单元102输出信号为高电平,将备份通道标志位置1;第二检测时间结束后,将备份通道差分发送单元202输出信号输出低电平,在备份通道差分接收单元203接收到主通道差分发送单元102输出的低电平后,立即设置备份通道定时器的中断周期为第二中断周期与第二检测时间的差值并启动备份通道定时器;
主通道100在第一检测时间内,主通道差分接收单元103检测备份通道差分发送单元202输出信号为高电平,将主通道标志位置1;第一检测时间结束后,将主通道差分发送单元102输出信号输出低电平,在主通道差分接收单元103接收备份通道差分发送单元202输出的低电平后,立即设置主通道定时器的中断周期为第一中断周期与第一检测时间的差值并启动备份通道定时器;因为第一中断周期和第二中断周期相同,第一检测时间和第二检测时间相同,主通道100和备份通道200在下一个中断周期同时到达中断,实现了同步误差自动消除。
如图6所示,备份通道200滞后主通道100的状态,备份通道200滞后主通道100第二个时间段(图中标示ΔT2),第二个时间段小于或等于第一检测时间(图中标示ΔT1),即ΔT2≦ΔT1,主通道100与备份通道200的时间差小于控制周期允许误差(ΔT1),主通道100先启动定时器中断,主通道处理器101将主通道差分发送单元102输出高电平,主通道标志位置0,进入第一检测时间(ΔT1);在第一检测时间(ΔT1)内,备份通道200启动定时器中断,备份通道处理器201将备份通道差分发送单元202输出高电平,备份通道标志位置0,进入第二检测时间;
主通道100在第一检测时间内,主通道差分接收单元103检测备份通道差分发送单元202输出信号为高电平,将主通道标志位置1;第一检测时间结束后,将主通道差分发送单元102输出信号输出低电平,在主通道差分接收单元103接收备份通道差分发送单元202输出的低电平后,立即设置主通道定时器的中断周期为第一中断周期与第一检测时间的差值并启动主通道定时器;
备份通道200在第二检测时间内,备份通道差分接收单元203检测主通道差分发送单元102输出信号为高电平,将备份通道标志位置1;第二检测时间结束后,将备份通道差分发送单元202输出信号输出低电平,在备份通道差分接收单元203接收主通道差分发送单元102输出的低电平后,立即设置备份通道定时器的中断周期为第二中断周期与第二检测时间的差值并启动备份通道定时器;因为第一中断周期和第二中断周期相同,第一检测时间和第二检测时间相同,主通道100和备份通道200在下一个中断周期同时到达中断,实现了同步误差自动消除。
如图7所示,主通道100滞后备份通道200的时间大于第二检测时间的状态,主通道100滞后备份通道200第三个时间段(图中标示ΔT2),当主通道、备份通道同步误差较大,超出允许范围时,通常称为主通道、备份通道失步,第三个时间段大于第二检测时间(图中标示ΔT1),即ΔT2>ΔT1,主通道100与备份通道200的时间差大于控制周期允许误差(ΔT1),备份通道200先启动定时器中断,备份通道处理器201将备份通道差分发送单元202输出高电平,备份通道标志位置0,进入第二检测时间(ΔT1);在第二检测时间(ΔT1)内,主通道100未启动定时器中断,主通道处理器101将主通道差分发送单元102输出低电平;
备份通道200在第二检测时间内,备份通道差分接收单元203检测主通道差分发送单元102输出信号为低电平,备份通道标志位置0;第二检测时间结束后,将备份通道差分发送单元202输出信号输出低电平,备份通道差分接收单元203接收主通道差分发送单元102输出的低电平,延时所述第二检测时间后,立即设置备份通道定时器的中断周期为第二中断周期与第二检测时间的差值并启动备份通道定时器;
主通道100在备份通道200定时器中断完成后开始主通道定时器中断,主通道100在第一检测时间内,主通道差分接收单元103检测备份通道差分发送单元202输出信号为低电平,主通道标志位置0;第一检测时间结束后,将主通道差分发送单元102输出信号输出低电平,主通道差分接收单元103接收备份通道差分发送单元202输出的低电平,立即设置主通道定时器的中断周期为第一中断周期与第一检测时间的差值并启动主通道定时器;主通道100与备份通道200之间启动定时器的中断周期的间隔不同,在经过一段时间后,主通道100滞后备份通道200第三个时间段(图中标示ΔT2),第三个时间段小于第二检测时间(图中标示ΔT1),即ΔT2<ΔT1,从而进入主通道100滞后备份通道200的状态,通过计算可以得知,经过ΔT2/ΔT1*Ts时间后,实现同步误差自动消除,实现时钟同步。
如图8所示,备份通道200滞后主通道100的时间大于第一检测时间的状态,备份通道200滞后主通道10第四个时间段(图中标示ΔT2),第四个时间段大于第一检测时间(图中标示ΔT1),即ΔT2>ΔT1,主通道100与备份通道200的时间差大于控制周期允许误差(ΔT1),主通道100先启动定时器中断,主通道处理器101将主通道差分发送单元102输出高电平,主通道标志位置0,进入第一检测时间(ΔT1);在第一检测时间(ΔT1)内,备份通道200未启动定时器中断,备份通道处理器201将备份通道差分发送单元202输出低电平;
主通道200在第一检测时间内,主通道差分接收单元103检测备份通道差分发送单元202输出信号为低电平,主通道标志位置0;第一检测时间结束后,将主通道差分发送单元102输出信号输出低电平,主通道差分接收单元103接收备份通道差分发送单元202输出的低电平,立即设置主通道定时器的中断周期为第一中断周期与第一检测时间的差值并启动主通道定时器;
备份通道200在主通道100定时器中断完成后开始备份通道定时器中断,备份通道200在第二检测时间内,备份通道差分接收单元203检测主通道差分发送单元102输出信号为低电平,备份通道标志位置0;第二检测时间结束后,将备份通道差分发送单元202输出信号输出低电平,备份通道差分接收单元203接收主通道差分发送单元102输出的低电平,延时第二检测时间后,立即设置备份通道定时器的中断周期为第二中断周期与第二检测时间的差值并启动备份通道定时器;主通道100与备份通道200之间启动定时器的中断周期的间隔不同,在经过一段时间后,备份通道200滞后主通道100第四个时间段(图中标示ΔT2),第四个时间段小于第一检测时间(图中标示ΔT1),即ΔT2<ΔT1,从而进入备份通道100滞后主通道200的状态,通过计算可以得知,经过ΔT2/ΔT1*Ts时间后,实现同步误差自动消除,实现时钟同步。
主通道100通过主通道差分发送单元102和主通道差分接收单元103与备份通道200中备份通道接收发送单元203和备份通道差分发送单元202采用差分方式的互相发送和接收同步信号,并用通道标志位进行标记的方式,来判断主通道100和备份通道200是否处于同步的状态,当主通道100和备份通道200处于不同步状态时,通过调节主通道处理器101和备份通道处理器201控制各自通道定时器中断的中断周期,从而实现主通道100和备份通道200能够快速的实现同步;通过采用差分方式进行同步信号的发送和接收,从而实现主通道和备份通道在电源系统不同的状态(两套相互隔离的电源进行供电)下能够进行同步通信,提高系统的抗干扰能力和稳定性。如果两个通道的电源系统没有隔离,信号线可以不采取差分方式,而是直接连接。中断开始时,同步信号输出先输出低电平而不是高电平。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。
Claims (5)
1.一种用于双通道同步的方法,其特征在于:双通道包括主通道和备份通道,双通道同步包括主通道同步和备份通道同步;
所述主通道同步的方法包括:
步骤S10,初始化所述主通道;
步骤S11,主通道处理器设置主通道定时器中断的第一中断周期;
步骤S12,判断所述主通道定时器中断是否产生;
步骤S13,若所述主通道定时器产生了定时器中断,将主通道差分发送单元输出高电平,并将主通道标志位置0;
步骤S14,主通道差分接收单元在第一检测时间内接收所述备份通道差分发送单元输出的信号,若检测所述备份通道差分发送单元输出信号为高电平,将所述主通道标志位置1;
步骤S15,所述第一检测时间结束后,将所述主通道差分发送单元输出信号输出低电平,所述主通道差分接收单元接收所述备份通道差分发送单元输出的信号;
步骤S16,当所述主通道标志位为1时,在检测所述备份通道差分发送单元输出信号为低电平后,立即设置所述主通道定时器的中断周期为所述第一中断周期与所述第一检测时间的差值并启动所述主通道定时器;当所述主通道标志位为0时,立即设置所述主通道定时器的中断周期为所述第一中断周期与所述第一检测时间的差值并启动所述主通道定时器;
所述备份通道同步的方法包括:
步骤S20,初始化所述备份通道;
步骤S21,备份通道处理器设置备份通道定时器中断的第二中断周期;
步骤S22,判断所述备份通道定时器中断是否产生;
步骤S23,若所述备份通道定时器产生了定时器中断,将备份通道差分发送单元输出高电平,并将备份通道标志位置0;
步骤S24,备份通道差分接收单元在第二检测时间内接收所述主通道差分发送单元输出的信号,若检测所述主通道差分发送单元输出信号为高电平,将所述备份通道标志位置1;
步骤S25,所述第二检测时间结束后,将所述备份通道差分发送单元输出信号输出低电平,所述备份通道差分接收单元接收所述主通道差分发送单元输出的信号;
步骤S26,当所述备份通道标志位为1时,在检测所述主通道差分发送单元输出信号为低电平后,立即设置所述备份通道定时器的中断周期为所述第二中断周期与所述第二检测时间的差值并启动所述备份通道定时器;当所述备份通道标志位为0时,延时所述第二检测时间后,设置所述备份通道定时器的中断周期为所述第二中断周期与所述第二检测时间的差值并启动所述备份通道定时器。
2.根据权利要求1所述的用于双通道同步的方法,其特征在于:所述第一中断周期和第二中断周期相同,所述第一检测时间和第二检测时间相同。
3.根据权利要求2所述的用于双通道同步的方法,其特征在于:所述第一检测时间小于所述第一中断周期,所述第二检测时间小于所述第二中断周期。
4.根据权利要求3所述的用于双通道同步的方法,其特征在于:所述主通道和备份通道的初始化同时进行。
5.一种用于双通道同步的系统,其特征在于:双通道包括主通道和备份通道;所述主通道包括
主通道差分发送单元,用于发送同步信号给所述备份通道;
主通道差分接收单元,用于接收所述备份通道的同步信号;
主通道处理器,用于根据所述主通道差分接收单元接收的同步信号设置主通道标志位的状态,根据所述主通道差分接收单元接收的同步信号和所述主通道标志位的状态,设定主通道定时器的中断周期,控制所述主通道差分发送单元向所述备份通道发送同步信号;
所述主通道配置如下同步方法:
步骤S10,初始化所述主通道;
步骤S11,主通道处理器设置主通道定时器中断的第一中断周期;
步骤S12,判断所述主通道定时器中断是否产生;
步骤S13,若所述主通道定时器产生了定时器中断,将主通道差分发送单元输出高电平,并将主通道标志位置0;
步骤S14,主通道差分接收单元在第一检测时间内接收所述备份通道差分发送单元输出的信号,若检测所述备份通道差分发送单元输出信号为高电平,将所述主通道标志位置1;
步骤S15,所述第一检测时间结束后,将所述主通道差分发送单元输出信号输出低电平,所述主通道差分接收单元接收所述备份通道差分发送单元输出的信号;
步骤S16,当所述主通道标志位为1时,在检测所述备份通道差分发送单元输出信号为低电平后,立即设置所述主通道定时器的中断周期为所述第一中断周期与所述第一检测时间的差值并启动所述主通道定时器;当所述主通道标志位为0时,立即设置所述主通道定时器的中断周期为所述第一中断周期与所述第一检测时间的差值并启动所述主通道定时器;
所述备份通道包括
备份通道差分发送单元,用于发送同步信号给所述主通道;
备份通道差分接收单元,用于接收所述主通道的同步信号;
备份通道处理器,用于根据所述备份通道差分接收单元接收的同步信号设置备份通道标志位的状态,根据所述备份通道差分接收单元接收的同步信号和备份通道标志位的状态,设定备份通道定时器的中断周期,控制所述备份通道差分发送单元向所述主通道发送同步信号;
所述备份通道配置如下同步方法:
步骤S20,初始化所述备份通道;
步骤S21,备份通道处理器设置备份通道定时器中断的第二中断周期;
步骤S22,判断所述备份通道定时器中断是否产生;
步骤S23,若所述备份通道定时器产生了定时器中断,将备份通道差分发送单元输出高电平,并将备份通道标志位置0;
步骤S24,备份通道差分接收单元在第二检测时间内接收所述主通道差分发送单元输出的信号,若检测所述主通道差分发送单元输出信号为高电平,将所述备份通道标志位置1;
步骤S25,所述第二检测时间结束后,将所述备份通道差分发送单元输出信号输出低电平,所述备份通道差分接收单元接收所述主通道差分发送单元输出的信号;
步骤S26,当所述备份通道标志位为1时,在检测所述主通道差分发送单元输出信号为低电平后,立即设置所述备份通道定时器的中断周期为所述第二中断周期与所述第二检测时间的差值并启动所述备份通道定时器;当所述备份通道标志位为0时,延时所述第二检测时间后,设置所述备份通道定时器的中断周期为所述第二中断周期与所述第二检测时间的差值并启动所述备份通道定时器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010297478.0A CN111654361B (zh) | 2020-04-16 | 2020-04-16 | 一种用于双通道同步的方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010297478.0A CN111654361B (zh) | 2020-04-16 | 2020-04-16 | 一种用于双通道同步的方法和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111654361A CN111654361A (zh) | 2020-09-11 |
CN111654361B true CN111654361B (zh) | 2023-03-24 |
Family
ID=72345554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010297478.0A Active CN111654361B (zh) | 2020-04-16 | 2020-04-16 | 一种用于双通道同步的方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111654361B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113655707B (zh) * | 2021-07-29 | 2023-12-12 | 浙江中控技术股份有限公司 | 安全仪表系统的表决控制方法、装置和电子装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6539489B1 (en) * | 2000-03-31 | 2003-03-25 | Siemens Aktiengesellshaft | Apparatus, method and system for synchronizing slave system operations to master system clocking signals in a master-slave asynchronous communication system |
EP1355459A2 (en) * | 2002-04-16 | 2003-10-22 | ROBERT BOSCH GmbH | Method for synchronizing clocks in a distributed communication system |
CN103248294A (zh) * | 2013-04-28 | 2013-08-14 | 天津大学 | 无位置传感器直流无刷电机双闭环调速控制方法 |
CN105721094A (zh) * | 2016-01-29 | 2016-06-29 | 努比亚技术有限公司 | 双通道移动终端及双通道数据同步方法 |
CN105759663A (zh) * | 2014-12-16 | 2016-07-13 | 研祥智能科技股份有限公司 | 工业设备监控处理方法和系统 |
CN106131947A (zh) * | 2016-09-14 | 2016-11-16 | 潘进 | 一种无线网络设备间时钟同步的方法 |
JP2017168950A (ja) * | 2016-03-15 | 2017-09-21 | 株式会社日立製作所 | 通信制御装置、通信システム、および、通信制御方法 |
CN108563557A (zh) * | 2018-02-08 | 2018-09-21 | 北京东土科技股份有限公司 | 一种多通道计算机的通道同步方法及装置 |
CN110429936A (zh) * | 2019-06-27 | 2019-11-08 | 芜湖康爱而电气有限公司 | 一种基于dsp的锁相环控制方法及其系统 |
-
2020
- 2020-04-16 CN CN202010297478.0A patent/CN111654361B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6539489B1 (en) * | 2000-03-31 | 2003-03-25 | Siemens Aktiengesellshaft | Apparatus, method and system for synchronizing slave system operations to master system clocking signals in a master-slave asynchronous communication system |
EP1355459A2 (en) * | 2002-04-16 | 2003-10-22 | ROBERT BOSCH GmbH | Method for synchronizing clocks in a distributed communication system |
CN103248294A (zh) * | 2013-04-28 | 2013-08-14 | 天津大学 | 无位置传感器直流无刷电机双闭环调速控制方法 |
CN105759663A (zh) * | 2014-12-16 | 2016-07-13 | 研祥智能科技股份有限公司 | 工业设备监控处理方法和系统 |
CN105721094A (zh) * | 2016-01-29 | 2016-06-29 | 努比亚技术有限公司 | 双通道移动终端及双通道数据同步方法 |
JP2017168950A (ja) * | 2016-03-15 | 2017-09-21 | 株式会社日立製作所 | 通信制御装置、通信システム、および、通信制御方法 |
CN106131947A (zh) * | 2016-09-14 | 2016-11-16 | 潘进 | 一种无线网络设备间时钟同步的方法 |
CN108563557A (zh) * | 2018-02-08 | 2018-09-21 | 北京东土科技股份有限公司 | 一种多通道计算机的通道同步方法及装置 |
CN110429936A (zh) * | 2019-06-27 | 2019-11-08 | 芜湖康爱而电气有限公司 | 一种基于dsp的锁相环控制方法及其系统 |
Non-Patent Citations (1)
Title |
---|
跨平台武器系统总线同步时钟发生技术研究;周玉清等;《弹箭与制导学报》;20170615(第03期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN111654361A (zh) | 2020-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4144414A (en) | Network synchronization apparatus | |
EP3352392B1 (en) | Time synchronization packet processing method and device | |
CN111654361B (zh) | 一种用于双通道同步的方法和系统 | |
US20200257354A1 (en) | Power Consumption Reduction in USB 2.0 Redriver and In eUSB2 Repeater | |
CN102075317B (zh) | 一种家庭基站系统中可靠的时频同步方法及系统 | |
CN105245306A (zh) | 广域保护系统ptn同步网bc模式的主、备用同步时钟切换方法及系统 | |
US20230164725A1 (en) | Synchronization correction method, master device and slave device | |
US20090310522A1 (en) | Wireless synchronization of base stations | |
US8040870B1 (en) | Automatic timing synchronization for wireless radio networks | |
JP4033737B2 (ja) | 基地局及び同期制御方法 | |
CN108449154B (zh) | 一种用于同步网络环网的时钟系统和时钟自愈方法 | |
US8547960B2 (en) | Sub-frame synchronized signaling | |
CN105406995A (zh) | 一种广域保护系统ptn同步网tc模式通道故障自愈的方法及装置 | |
KR101240251B1 (ko) | 위성통신 시스템의 클럭 제어장치 및 이를 갖는 제어국 절환장치 | |
JP4679090B2 (ja) | 送端切替方法およびセット予備端局装置 | |
US7418036B2 (en) | Method and circuit for timing pulse generation | |
US5648993A (en) | Method and apparatus for synchronizing modem transmission by controlling a measured phase difference between an internal timing signal and a transmission timing signal | |
JP2867495B2 (ja) | ヒットレス切替方式 | |
JP2785736B2 (ja) | ディジタル通信システムにおける自動遅延調整回路及び調整方法 | |
JPH10154972A (ja) | 無瞬断切替方式 | |
JP2671824B2 (ja) | 遅延調整装置 | |
JPH0435934B2 (zh) | ||
JP2809750B2 (ja) | 送信タイミング捕捉方式 | |
CN118316786A (zh) | 一种cpri环网通信故障自愈方法及系统 | |
KR100501138B1 (ko) | 이동통신 시스템용 이중화 시간/주파수 생성 카드의 기준 시간동기 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |