CN111640753B - 存储器及其形成方法 - Google Patents

Abstract

本发明提供了一种存储器及其形成方法。通过使多个节点接触部中位于边缘位置的第一接触部具有绝缘接触柱，从而使第一接触部和对应的有源区(即，位于边缘位置的有源区)之间为电性绝缘，进而使得所形成的位于边缘位置的存储单元构成非功能性存储单元。如此，即避免了边缘位置的非功能性存储单元由于其性能异常而对存储器的器件性能造成不利影响。

Description

存储器及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法。

背景技术

存储器，例如动态随机存储器(Dynamic Random Access Memory， DRAM)，其通常具有存储单元阵列，所述存储单元阵列中包括多个呈阵列式排布的存储单元。以及，所述存储器还具有多条位线，每一位线分别与相应的存储单元电性连接，并且所述存储器还包括存储电容器，所述存储电容器用于存储代表存储信息的电荷，以及所述存储单元可通过一节点接触部电性连接所述存储电容器，从而实现各个存储单元的存储功能。

目前，基于现有的半导体制备工艺，在制备存储单元阵列时位于边缘位置的存储单元容易有性能不足的问题，从而使得整个存储器的器件性能容易受到影响。

发明内容

本发明的目的在于提供一种存储器，以解决现有的存储器其边缘位置的存储器容易出现性能不足，从而影响存储器性能的问题。

为解决上述技术问题，本发明提供一种存储器，包括：

衬底，所述衬底上定义有记忆体区和周边区，所述周边区位于所述记忆体区的外侧，以及所述衬底的所述记忆体区中形成有多个有源区；

位线组，形成在所述衬底的所述记忆体区中，所述位线组包括多条沿着预定方向延伸的位线，所述位线与所述多个有源区中对应的有源区相交，以及所述位线组中排布在边缘位置的位线构成第一位线，所述位线组中位于所述第一位线远离周边区一侧的位线构成第二位线；以及，

多个节点接触部，所述多个节点接触部中的每一节点接触部至少部分位于所述位线的一侧并形成在对应的有源区上，以及所述多个节点接触部中排布在边缘位置的节点接触部构成第一接触部，所述多个节点接触部中位于所述第一接触部远离周边区一侧的节点接触部构成第二接触部；其中，所述第一接触部包括绝缘接触柱，所述绝缘接触柱形成在所述衬底上并和相接触的有源区电性绝缘，所述第二接触部包括导电接触层，所述导电接触层形成在所述衬底上并和相接触的有源区电性连接。

可选的，所述存储器还包括隔离层，所述隔离层覆盖所述位线的顶表面，以及所述隔离层中覆盖在所述第一位线上的部分构成第一隔离部；以及，所述第一接触部的所述绝缘接触柱位于所述第一位线的一侧，并且所述第一接触部还包括第一电性传导层，所述第一电性传导层覆盖所述绝缘接触柱的顶表面并横向延伸至所述第一隔离部上，以使所述第一接触部的最大宽度尺寸大于所述第二接触部的最大宽度尺寸。

可选的，所述第一接触部的所述绝缘接触柱位于所述第一位线靠近所述第二位线的一侧，以使所述绝缘接触柱位于所述第一位线和紧邻的第二位线之间，并且所述第一接触部的所述第一电性传导层还往远离所述第二位线的方向延伸至所述第一隔离部上。

可选的，所述第二接触部的所述导电接触层的顶表面低于所述位线的顶表面；以及，所述第二接触部还包括第二电性传导层，所述第二电性传导层形成在所述导电接触层上，并沿着高度方向向上延伸，以使所述第二电性传导层的顶表面和所述第一电性传导层的顶表面齐平。

可选的，所述第一接触部的最大宽度尺寸大于所述第二接触部的最大宽度尺寸的1倍，并且小于等于所述第二接触部的最大宽度尺寸的2倍。

可选的，所述隔离层中覆盖在所述第二位线上的部分构成第二隔离部，并且所述第二接触部的顶表面高出于所述第二隔离部的顶表面；以及，所述存储器还包括间隔绝缘层，所述间隔绝缘层形成在所述隔离层上，其中所述间隔绝缘层中形成在第一隔离部上的部分构成间隔侧墙，所述间隔绝缘层中形成在第二隔离部上的部分构成间隔填充部，所述间隔填充部形成在相邻的节点接触部之间。

可选的，所述第一隔离部中被所述第一电性传导层覆盖的第一部分高出于所述第一隔离部中未被所述第一电性传导层覆盖的第二部分，以使所述第一部分的侧壁和所述第二部分的顶表面连接而呈现为台阶状结构，以及所述间隔侧墙形成在所述第二部分的顶表面上并覆盖所述第一部分的侧壁。

可选的，所述第一位线的宽度尺寸大于所述第二位线的宽度尺寸。

可选的，所述第一位线的宽度尺寸大于所述第二位线的宽度尺寸的1 倍，并且小于等于所述第二位线的宽度尺寸的2倍。

另外，本发明还提供了一种存储器的形成方法，包括：

提供一衬底，所述衬底上定义有记忆体区和周边区，所述周边区位于所述记忆体区的外侧，以及所述衬底的所述记忆体区中形成有多个有源区；

形成位线组在所述衬底的所述记忆体区中，所述位线组包括多条沿着预定方向延伸的位线，所述位线与所述多个有源区中对应的有源区相交，并利用所述位线界定出多个节点接触窗，所述多个节点接触窗中排布在边缘位置的节点接触窗构成第一接触窗，所述多个节点接触窗中位于所述第一接触窗远离周边区一侧的节点接触窗构成第二接触窗；以及，

填充绝缘接触柱在所述第一接触窗中，所述绝缘接触柱与其下方的有源区电性绝缘，以及填充导电接触层在所述第二接触窗中，所述导电接触层与其下方的有源区电性连接。

可选的，所述形成方法还包括：

形成电性传导材料层，所述电性传导材料层覆盖所述绝缘接触柱和所述导电接触层；以及，

图形化所述电性传导材料层，以形成电性传导层，其中对应于所述第二接触窗的电性传导层构成第二电性传导层，所述第二电性传导层形成在所述导电接触层的上方，以及对应于所述第一接触窗的电性传导层构成第一电性传导层，所述第一电性传导层覆盖所述绝缘接触柱并且还横向延伸至位于第一位线的正上方，以使所述第一电性传导层的宽度尺寸大于所述第二电性传导层的宽度尺寸。

可选的，图形化所述电性传导材料层，以形成电性传导层的方法包括：

形成图形化的掩模层在所述电性传导材料层上，所述图形化的掩模层包括第一图形和第二图形，所述第一图形覆盖在所述第一接触窗的上方并横向延伸至所述第一位线的上方，以用于定义出所述第一电性传导层的图形，以及所述第二图形覆盖在所述第二接触窗的上方，以用于定义出所述第二电性传导层的图形；以及，

以所述图形化的掩模层为掩模刻蚀所述电性传导材料层，以形成用于构成所述第一电性传导层和用于构成所述第二电性传导层，以及所述第一电性传导层的宽度尺寸大于第二电性传导层的宽度尺寸。

在本发明提供的存储器中，使节点接触部阵列中位于边缘位置的第一接触部具有绝缘接触柱，从而使第一接触部和对应的有源区(即，位于边缘位置的有源区)之间为电性绝缘，进而使得所形成的位于边缘位置的存储单元构成非功能性存储单元。如此，即避免了边缘位置的非功能性存储单元由于其性能异常而对存储器的器件性能造成不利影响。

附图说明

图1为本发明实施例一中的存储器其示意出位线组的版图结构；

图2a为本发明实施例一中的存储器其形成有位线组的剖面示意图；

图2b为本发明实施例一中的存储器其形成有节点接触部的剖面示意图；

图2c为本发明实施例一中的存储器其形成有间隔绝缘层的剖面示意图；

图3为本发明实施例一中的存储器的形成方法的流程示意图；

图4a～图4e为本发明实施例一中的存储器在其制备过程中的结构示意图；

图5为本发明实施例二中的存储器的剖面示意图。

其中，附图标记如下：

100-衬底；

100A-记忆体区；

100B-周边区；

110-第一沟槽隔离结构；

120-第二沟槽隔离结构；

200-位线组；

200a-第一位线导电层；

200b-第二位线导电层；

200c-第三位线导电层；

200d-位线遮蔽层；

200e-隔离侧墙；

210-第一位线；

220-第二位线；

310-第一隔离部；

320-第二隔离部；

400a-第一导电材料层；

400b-第二导电材料层；

410-第一接触部；

410a-绝缘接触柱；

410b-第一电性传导层；

420-第二接触部；

420a-导电接触层；

420b-第二电性传导层；

430-第三接触部；

430a-绝缘柱；

430b-第三电性传导层；

440-第四接触部；

510-第一接触窗；

520-第二接触窗；

600-绝缘介质层；

710-第一图形；

720-第二图形；

800-分隔线；

AA1-第一有源区；

AA2-第二有源区。

具体实施方式

以下结合附图和具体实施例对本发明提出的存储器及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图1为本发明实施例一中的存储器其示意出位线组的版图结构，图2a 为本发明实施例一中的存储器其形成有位线组的剖面示意图，图2b为本发明实施例一中的存储器其形成有节点接触部的剖面示意图。

结合图1和图2a～图2b所示，所述存储器包括：衬底100、形成在所述衬底100上的位线组200和多个节点接触部。

具体的，所述衬底100中形成有多个有源区，所述多个有源区例如呈阵列排布以构成有源区阵列，其中相邻的有源区之间例如可利用第一槽隔离结构110相互分隔，并且基于所述有源区在所述有源区上形成有存储单元。其中，所述有源区阵列中排布在边缘位置的有源区构成第一有源区 AA1，以及所述有源区阵列中被所述第一有源区AA1围绕在内的有源区构成第二有源区AA2。

需要说明的是，基于现有半导体制备工艺的限制，容易导致所形成的有源区阵列中排布在边缘位置的有源区(例如，第一有源区AA1)其品质较低，若在低品质的有源区上进一步制备存储单元时，则基于边缘位置的有源区所形成的存储单元的器件性能即会受到影响，使得存在性能缺陷的存储单元需要报废，此时，必然会导致成本的浪费。

基于此，本实施例中，可以至少将位于边缘位置的有源区定义为非功能性有源区，所述非功能性有源区并不用于形成存储单元，即，所述非功能性有源区包括第一有源区AA1。以及，被所述第一有源区AA1围绕在内的第二有源区AA2至少部分定义为功能性有源区，用于形成存储单元。

继续参考图2a所示，本实施例中，所述衬底100上定义有记忆体区 100A和位于所述记忆体区100A外侧的周边区100B，以及所述有源区阵列形成在所述记忆体区100A中。其中，所述周边区100B与所述记忆体区100A 相接的区域中形成第二沟槽隔离结构120，以使所述记忆体区100A中的半导体器件和所述周边区100B中的半导体器件相互隔离。应当认识到，所述有源区阵列中排布在边缘位置的第一有源区AA1即相应的靠近所述周边区 100B,以及所述有源区阵列中位于所述第一有源区AA远离周边区100B一侧的有源区构成第二有源区AA2。

继续参考图1和图2a所示，所述位线组200形成在所述衬底100上，所述位线组200包括多条沿着预定方向延伸的位线。以及，所述位线组200 中排布在边缘位置的位线构成第一位线210，所述位线组200中位于所述第一位线210远离周边区100B一侧的位线构成第二位线220。本实施例中，所述第一位线210与所述有源区阵列中的第一有源区AA1相交，所述第二位线220与所述有源区阵列中的第二有源区AA2相交。

进一步的，所述第一位线210的宽度尺寸大于所述第二位线220的宽度尺寸。需要说明的是，与位于中间区域的位线的电路排布密集程度相比，位于边缘区域的位线(包括第一位线210)的电路排布密集程度较为稀疏，从而在执行图形化工艺以形成位线组200时，位于边缘位置的第一位线210 相比于排布在内部的第二位线220而言，更容易受到较大的刻蚀攻击。基于此，本实施例中，使得第一位线210的宽度尺寸大于第二位线220的宽度尺寸，如此一来，即使在制备位线组200时，第一位线210会受到较大的刻蚀攻击，仍能够保障所述第一位线210的形貌。并且，在宽度尺寸较大的第一位线210的阻挡保护下，还可以有效缓解与第一位线210邻近的第二位线220被过渡侵蚀的问题。

本实施例中，所述第一位线210与第一有源区AA1相交，并且如上所述，所述第一有源区AA1为非功能性有源区，则所述第一位线210例如也用于构成非功能性位线。基于此，则所述第一位线210的宽度尺寸的调整将更为灵活。例如，可使所述第一位线210的宽度尺寸D1大于所述第二位线220的宽度尺寸D2的1倍，并且小于等于所述第二位线220的宽度尺寸D2的2倍(即，D2＜D1≤2*D2)。

继续参考图2a所示，所述位线组200中的每一位线均包括依次堆叠设置的第一位线导电层200a、第二位线导电层200b和第三位线导电层200c。其中，第一位线导电层200a的材质例如包括掺杂的多晶硅，所述第二位线导电层200b的材质例如包括氮化钛，所述第三位线导电层200c的材质例如包括钨。

进一步的，所述位线组200中的每一位线还可包括位线遮蔽层200d和隔离侧墙200e。其中，所述位线遮蔽层200d形成在依次堆叠的位线导电层的上方，以及所述隔离侧墙200e至少覆盖所述依次堆叠的位线导电层的侧壁和所述位线遮蔽层200d的侧壁。

继续参考图2a所示，相邻的位线可进一步界定出节点接触窗，所述节点接触窗用于容纳节点接触部。其中，至少部分所述节点接触窗的底部还可以进一步延伸至衬底100中。具体的实施例中，所述衬底100上例如还形成有多条分隔线(图中未示出)，所述分隔线的延伸方向和所述位线的延伸方向例如为相互垂直，以使所述分隔线和所述位线相交以围绕出所述节点接触窗。

如上所述，相邻的位线可进一步界定出节点接触窗，此时基于所述位线组200中的多条位线即可以界定出多个节点接触窗，所述多个节点接触窗例如呈阵列式排布以构成节点接触窗阵列。其中，所述节点接触窗阵列中排布在边缘位置的节点接触窗构成第一接触窗510，即，所述第一接触窗510更靠近所述周边区100B；以及，所述节点接触窗阵列中位于所述第一接触窗510远离周边区100B一侧的节点接触窗构成第二接触窗520(可以认为，所述节点接触窗阵列中被所述第一接触窗510围绕在内的节点接触窗构成第二接触窗520)。本实施例中，所述第一接触窗510是利用第一位线210和紧邻的第二位线220界定出，以及所述第二接触窗520是利用相邻的第二位线220界定出。此时，所述第一接触窗510即相应的位于所述第一位线210靠近第二位线220的一侧。

本实施例中，所述节点接触窗阵列中，所述第二接触窗520的底部进一步延伸至衬底100中，进而使填充于所述第二接触窗520中的第二接触部420的底部嵌入至衬底100中。以及，所述第一接触窗510的底部停止于所述衬底100的顶表面，从而未延伸至衬底100中，进而使填充于所述第一接触窗510中的第一接触部410的底表面停止于衬底100的顶表面而未嵌入至衬底100中。

接着参考图2b所示，所述存储器还包括隔离层，所述隔离层覆盖所述位线的顶表面，本实施例中，所述隔离层即相应的覆盖在所述位线的位线遮蔽层200d上。如上所述，相邻的位线用于界定出节点接触窗，此时可以认为，利用位线上方的所述隔离层可进一步增大节点接触窗的高度。具体的，所述隔离层包括第一隔离部310和第二隔离部320，其中，所述第一隔离部310覆盖所述第一位线210，以及所述第二隔离部320覆盖所述第二位线220。

继续参考图2b所示，所述多个节点接触部中的节点接触部即填充所述节点接触窗，本实施例中，所述多个节点接触部可相应的呈现为阵列式排布以构成节点接触部阵列。以及，所述节点接触部相应的至少部分位于所述位线的侧边。其中，所述节点接触部阵列中，填充在第一接触窗510中的节点接触部构成第一接触部410，填充在第二接触窗520中的节点接触部构成第二接触部420。

还可以理解的是，与所述节点接触窗阵列相对应的，所述节点接触部阵列中排布在边缘位置的节点接触部构成第一接触部410，所述节点接触部阵列中位于所述第一接触部410远离周边区100B一侧的节点接触部构成第二接触部420。本实施例中，所述第一接触部410部分位于所述第一位线210靠近所述第二位线220的一侧，以使所述第一接触部410部分位于所述第一位线210和紧邻的第二位线220之间，所述第二接触部420位于相邻的第二位线220之间。

进一步的，各个节点接触部的顶部位置还进一步高出于所述节点接触窗的顶部位置。其中，所述第一接触部410的顶部还横向延伸至所述第一隔离部310上，以使所述第一接触部410的最大宽度尺寸大于所述第二接触部420的最大宽度尺寸。本实施例中，所述第一接触部410的顶部往远离所述第二位线220的方向延伸至所述第一隔离部310上，以至少部分覆盖所述第一隔离部310。

继续参考图2b所示，本实施例中，所述第一隔离部310中覆盖于所述第一接触部410下方的部分的厚度大于所述第二隔离部320的厚度。即，所述第一隔离部310具有厚度大于第二隔离部320的部分，以及所述第一隔离部310中具有较大厚度的部分介于所述第一位线210和所述第一接触部410围绕的空间中。本实施例中，将所述第一隔离部310中被覆盖于所述第一接触部410下方的部分定义为第一部分，并将所述第一隔离部310 中未被所述第一接触部410覆盖的部分定义为第二部分。

进一步的，所述第一隔离部310中未被所述第一接触部410覆盖的第二部分的厚度可以和所述第二隔离部320的厚度相同或相近。即，本实施例中，所述第一隔离部310中靠近第一接触部410且被第一接触部410覆盖的第一部分的厚度较大，所述第一隔离部310中远离所述第一接触部410 且未被第一接触部410覆盖的第二部分的厚度较小，从而使得所述第一隔离部310具有台阶状结构。

本实施例中，所述第一接触部410也可以定义为非功能性接触部，此时所述第一接触部410与其下方的有源区之间可以不存在电性传输。具体的，可使至少部分第一接触部410形成在所述第一有源区AA1上，并且所述至少部分第一接触部410与所述第一有源区AA1之间不存在电性传输。以及，第二接触部420可定义为功能性接触部，并且所述第二接触部420 形成在所述第二有源区AA2上，以使所述第二接触部420的底部和所述第二有源区AA2接触，并和所述第二有源区AA2之间存在电性传输。

具体的，所述第一接触部410包括绝缘接触柱410a，所述绝缘接触柱 410a填充所述第一接触窗510，并和相互接触的有源区之间电性绝缘。以及，所述第一接触部410的所述绝缘接触柱410a位于所述第一位线210靠近所述第二位线220的一侧，以使所述绝缘接触柱410a位于所述第一位线 210和紧邻的第二位线220之间。其中，所述绝缘接触柱410a和所述第一隔离部310紧邻设置，以及所述绝缘接触柱410a的顶表面和所述第一隔离部310的顶表面齐平。

本实施例中，所述第一接触部410还包括第一电性传导层410b，所述第一电性传导层410b覆盖所述绝缘接触柱410a的顶表面并横向延伸至所述第一隔离部310上，以使所述第一电性传导层410b具有较大的宽度尺寸。本实施例中，所述第一接触部410的所述第一电性传导层410b往远离所述第二位线220的方向延伸至所述第一隔离部310上。

继续参考图2b所示，所述第二接触部420包括导电接触层420a，所述导电接触层420a填充所述第二接触窗520，以和所述第二有源区AA2电性连接。其中，所述导电接触层420a的顶部位置低于所述位线的顶部位置，即，所述导电接触层420a的顶部位置低于第二接触窗520的顶部位置，此时，所述第二接触部420中的导电接触层420a的顶部位置即相应的低于第一接触部410中的绝缘接触柱410a的顶部位置。

进一步的，所述第二接触部420还包括第二电性传导层420b，所述第二电性传导层420b即填充所述第二接触窗，并形成在所述导电接触部420a 上，以和所述导电接触部420a电性连接。以及，所述第二电性传导层420b 的顶部位置还高出于第二接触窗520的顶部位置，即所述第二电性传导层 420b的顶表面高于所述第二隔离部320的顶表面。

如上所述，所述第一电性传导层410b还横向延伸至所述第一隔离部 310上，从而使所述第一电性传导层410b具有较大的宽度尺寸，相应的使第一接触部410中的第一电性传导层410b的宽度尺寸大于第二接触部420 中的第二电性传导层420b的宽度尺寸。

本实施例中，所述第二接触部420的所述导电接触柱420a的顶表面低于所述第二隔离部320的顶表面，以及所述第一接触部410的所述绝缘接触柱410a的顶表面高于所述第二隔离部320的顶表面；以及，所述第二接触部420中的第二电性传导层420b形成在所述导电接触层420a上并沿着高度方向向上延伸，以使所述第二接触部420中的第二电性传导层420b的顶表面和所述第一接触部410中的第一电性传导层410b的顶表面齐平。可选的，所述第一电性传导层410b和所述第二电性传导层420b的材料相同，例如均包括第一导电材料层和第二导电材料层。

继续参考图2b所示，所述第一电性传导层410b中，第一导电材料层和第二导电材料层依次上下堆叠设置在所述绝缘接触柱410a和所述第一隔离部310上。所述第二电性传导层420b中，所述第一导电材料层形成在所述导电接触层420a和所述第二导电材料层之间，并且所述第一导电材料层围绕所述第二导电材料层的底表面和至少部分侧壁。

其中，所述第一接触部410中第一电性传导层410b和第二接触部420 中的第二电性传导层420b可以基于同一电性传导材料层的基础上，并利用图形化工艺同时制备形成。所述第一电性传导层410b和第二电性传导层 420b的形成方法会在下面进行详细说明。

需要说明的是，基于图形化工艺形成所述第一电性传导层410b和第二电性传导层420b时，对位于边缘位置的第一电性传导层410b而言例如会受到较大的刻蚀攻击，从而会导致第一电性传导层410b容易被大量侵蚀而变形。基于此，本实施例中，使得第一电性传导层410b的宽度尺寸大于第二电性传导层420b的宽度尺寸，如此一来，即使第一电性传导层410b会受到较大的刻蚀攻击，仍能够保障所述第一电性传导层410b的形貌。并且，在宽度尺寸较大的第一电性传导层410b的阻挡保护下，还可以有效缓解与第一电性传导层410b邻近的第二电性传导层420b被过度侵蚀的问题。

继续参考图2b所示，本实施例中，位于边缘位置的第一接触部410至少排布在第一位线210靠近第二位线220的一侧，以及在所述第一位线210 远离所述第二位线220的一侧还形成绝缘介质层600。本实施例中，所述隔离层还延伸覆盖所述绝缘介质层600，可以认为，所述隔离层延伸覆盖所述绝缘介质层600的部分构成第三隔离部。

如上所述，所述第二接触部420的顶部向上延伸并高出于所述第二隔离部320的顶表面，以及所述第一接触部410也高出于所述第二隔离部320 并且还覆盖所述第一隔离部310的第一部分，并且所述第一隔离部310的第一部分的侧壁和所述第一隔离部310的第二部分的顶表面连接而呈现为台阶状结构。

基于此，具体参考图2c所示，本实施例中，所述存储器还包括间隔绝缘层，所述间隔绝缘层形成在所述隔离层上。其中，所述间隔绝缘层的材料例如包括氮化硅。进一步的，所述间隔绝缘层中形成在第一隔离部310 上的部分构成间隔侧墙910，以及所述间隔绝缘层中形成在第二隔离部320 上的部分构成间隔填充部920。

具体的，所述间隔填充部920即填充在相邻的第二接触部420之间，以及还填充在所述第一接触部410和所述第二接触部420之间。以及，所述间隔侧墙910形成在所述第一隔离部310的第二部分的顶表面上并覆盖所述第一隔离部310的第一部分的侧壁。

可选的方案中，所述间隔绝缘层未覆盖所述隔离层的第三隔离部，即所述第三隔离部从所述间隔绝缘层暴露出，并且所述第三隔离部的顶表面还进一步低于所述第一隔离部的第二部分的顶表面，此时，所述第三隔离部的顶表面即相应的低于所述第二隔离部的顶表面。

具体参考图2c所示，本实施例中，所述绝缘接触柱410a的顶表面和所述第一隔离部310的第一部分的顶表面齐平，例如所述绝缘接触柱410a 的顶部位置和所述第一隔离部310的第一部分的顶部位置均位于第一高度位置H1；所述第一隔离部310的第二部分的顶表面可以和所述第二隔离部 320的顶表面齐平，例如所述第一隔离部310的第二部分的顶部位置和所述第二隔离部320的顶部位置均位于第二高度位置H2；以及，所述第三隔离部的顶表面相对于所述第二隔离部320和所述第一隔离部320的第二部分的顶表面均更为下沉，例如所述第三隔离部的顶部位置位于第三高度位置H3。其中，所述第一高度位置H1高于所述第二高度位置H2，所述第二高度位置H2高于所述第三高度位置H3。

下面结合附图3和图4a～图4e对本实施例中形成如上所述的存储器的方法进行详细说明。其中，图3为本发明实施例一中的存储器的形成方法的流程示意图，图4a～图4e为本发明实施例一中的存储器在其制备过程中的结构示意图。

在步骤S100中，具体参考图4a所示，提供一衬底100，所述衬底100 上定义有记忆体区100A和周边区100B，所述周边区100B位于所述记忆体区100A的外侧。

具体的，所述衬底100的所述记忆体区100A中形成有有源区阵列。如上所述，所述有源区阵列包括多个呈阵列排布的有源区，其中相邻的有源区之间例如可利用第一沟槽隔离结构110相互分隔。其中，所述有源区阵列中排布在边缘位置的有源区构成第一有源区AA1，以及所述有源区阵列中位于所述第一有源区AA1远离所述周边区一侧的有源区构成第二有源区 AA2。

本实施例中，可以将位于边缘位置的有源区定义为非功能性有源区，所述非功能性有源区并不用于形成存储单元，即，所述非功能性有源区包括第一有源区AA1。以及，被所述第一有源区AA1围绕在内的第二有源区 AA2至少部分定义为功能性有源区，用于形成存储单元。

进一步的，在所述有源区阵列外围的衬底中还可以形成有第二沟槽隔离结构120，以使所述记忆体区100A中的有源区阵列能够和周边区100B 中的器件相互隔离。

在步骤S200中，继续参考图4a所示，形成位线组在所述衬底100的所述记忆体区100A中，所述位线组包括多条沿着预定方向延伸的位线，以及所述位线组中排布在边缘位置的位线构成第一位线210，所述位线组中位于所述第一位线210远离周边区100B一侧的位线构成第二位线220，并且所述第一位线210的宽度尺寸大于所述第二位线220的宽度尺寸。

其中，可利用所述位线组中的位线界定出节点接触窗阵列，所述节点接触窗阵列中排布在边缘位置的节点接触窗构成第一接触窗，所述节点接触窗阵列中被所述第一接触窗围绕在内的节点接触窗构成第二接触窗。本实施例中，在后续工艺中还制备有隔离材料层，以和所述位线共同用于界定出所述节点接触窗阵列，从而提高节点接触窗的高度。此将在后续步骤中进行详细说明。

具体的，所述位线组的形成方法例如包括：首先，形成位线材料层在所述衬底100上；接着，图形化所述位线材料层，以形成所述位线组。

其中，在执行图形化工艺以形成位线组时，由于可以在最边缘位置上形成具有较大宽度尺寸的第一位线210，此时即使位于边缘位置的第一位线210会受到较大的刻蚀攻击，仍能够保证所形成的第一位线210的形貌；并且，在宽度较大的第一位线210的阻挡保护下，可以有效保护被第一位线210围绕在内的第二位线220不会受到较大的刻蚀攻击，保障所形成的第二位线220的形貌。如此一来，在利用第二位线220构成功能性位线时，即可以相应的保障对应的存储单元的器件性能。

继续参考图4b所示，本实施例中，所述位线材料层包括依次堆叠设置的三层导电材料层。基于此，即可使所形成的位线包括第一位线导电层 200a、第二位线导电层200b和第三位线导电层200c。

进一步的，所述位线还包括位线遮蔽层200d，所述位线遮蔽层200d 可以为图形化的膜层并形成在所述三层导电材料层的上方。可选的方案中，例如是利用所述图形化的位线遮蔽层200d对其下方的导电材料层依次进行图形化过程。

本实施例中，所述位线组中各个位线的形成方法还包括：形成隔离侧墙200e在所述第一位线导电层200a、第二位线导电层200b、第三位线导电层200c和位线遮蔽层200d的侧壁上。

在步骤S300中，具体参考4b所示，形成隔离材料层300在所述位线上，所述隔离材料层300和其下方的位线构成多条分隔线800，并利用所述分隔线800界定出节点接触窗阵列。如上所述，所述节点接触窗阵列中排布在边缘位置的节点接触窗构成第一接触窗510，所述节点接触窗阵列中位于所述第一接触窗510远离周边区100B一侧的节点接触窗构成第二接触窗520。

具体的实施例中，所述隔离材料层300和其下方的位线构成第一分隔线，所述第一分隔线顺应所述位线的延伸方向例如沿着第一方向延伸。以及在所述衬底100上还形成有第二分隔线，所述第二分隔线例如沿着第二方向延伸，以和所述第一分隔线相交，进而界定出所述节点接触窗阵列。

进一步的，在界定出所述节点接触窗阵列之后，还包括进一步刻蚀所述节点接触窗的底部，以使至少部分节点接触窗的底部进一步延伸至衬底的有源区中。本实施例中，所述第二节点接触窗520的底部延伸至所述衬底100中，所述第一节点接触窗510的底部停止于所述衬底100的顶表面。

在步骤S400中，具体参考图4c～4d所示，形成电性传导材料层(本实施例中，电性传导材料层包括第一导电材料层400a和第二导电材料层400b)，所述电性传导材料层填充至少部分所述节点接触窗，并且还覆盖所述隔离材料层300的顶表面。其中，所述电性传导材料层用于进一步形成节点接触部中的电性传导层。

可选的方案中，在形成所述电性传导材料层之前，还包括：形成接触层在所述节点接触窗中。即，本实施例中，在形成电性传导材料层时，电性传导材料层是形成在接触层上，以及所述接触层和所述电性传导材料层用于构成节点接触部。

具体参考图4c所示，形成接触层的方法包括：填充导电接触层420a 在至少部分的节点接触窗中。本实施例中，所述导电接触层420a填充在所述第二接触窗520中，以和暴露于第二接触窗520中的第二有源区AA2电性连接。以及，形成接触层的方法还包括：填充绝缘接触柱410a在所述第一接触窗510中，所述绝缘接触柱410a与其下方的有源区为电性绝缘。本实施例中，至少部分第一接触窗510中暴露有第一有源区AA1，基于此，则至少部分绝缘接触柱410a与所述第一有源区AA1接触且电性绝缘。

需要说明的是，可以优先形成导电接触层420a在所述第二接触窗520 中，接着再形成绝缘接触柱410a在所述第一接触窗510中。或者，还可以优先形成绝缘接触柱410a在所述第一接触窗510中，之后再形成导电接触层420a在所述第二接触窗520中。

进一步的，所述第一接触窗中的绝缘接触柱410a的顶部位置可以和所述第一接触窗的顶部位置相同，即，所述绝缘接触柱410a的顶表面和所述隔离材料层300的顶表面齐平。以及，所述第二接触窗中的导电接触层420a 的顶部位置低于所述第二接触窗520的顶部位置。本实施例中，所述导电接触层420a的顶表面进一步低于位线的顶表面。

继续参考图4c和图4d所示，在形成所述接触层之后，形成电性传导材料层。本实施例中，所述电性传导材料层的形成方法可具体包括如下步骤。

第一步骤，具体参考图4c所示，形成第一导电材料层400a，所述第一导电材料层400a覆盖所述第二接触窗520的侧壁和所述导电接触层420a 的顶表面，以及所述第一导电材料层400a还覆盖所述绝缘接触柱410a的顶表面和所述隔离材料层300的顶表面。

第二步骤，具体参考图4d所示，形成第二导电材料层400b，所述第二导电材料层400b填充所述第二接触窗，并且还覆盖所述隔离材料层300 和所述绝缘接触柱410a的顶表面。本实施例中，所述第二导电材料层400b 为平坦化膜层。

在步骤S500中，具体参考图4d和图4e所述，图形化所述电性传导材料层，以形成节点接触部阵列，所述节点接触部阵列包括对应于所述第二接触窗的第二接触部420和对应于所述第一接触窗的第一接触部410，并且所述第一接触部410的顶部还横向延伸至位于第一位线210正上方的隔离材料层上，以使所述第一接触部410的宽度尺寸大于所述第二接触部420 的宽度尺寸。

本实施例中，通过图形化所述电性传导材料层，以进一步形成节点接触部的电性传导层。具体的，通过图形化所述电性传导材料层，以形成第一接触部410的第一电性传导层410b和第二接触部420的第二电性传导层 420b。其中，第一接触部410中的第一电性传导层410b的顶部横向延伸至第一位线210的正上方，以使所述第一电性传导层410b的宽度尺寸大于第二电性传导层420b的宽度尺寸。

其中，图形化所述电性传导材料层的方法具体包括如下步骤。

步骤一，具体参考图4d所示，形成图形化的掩模层在所述电性传导材料层上，本实施例中，所述图形化的掩模层形成在所述第二导电材料层400b 上。其中，所述图形化的掩模层例如为图形化的光阻层。

具体的，所述图形化的掩模层包括第一图形710和第二图形720，所述第一图形710覆盖在所述第一接触窗的上方并横向延伸至所述第一位线 210的上方，以用于定义出第一接触部中的第一电性传导层的图形；以及，所述第二图形720覆盖在所述第二接触窗的上方，以用于定义出第二接触部中的第二电性传导层的图形。其中，所述第一图形710的宽度尺寸大于第二图形720的宽度尺寸。

需要说明的是，在形成图形化的掩模层时，位于边缘位置的第一图形710同样会存在被过度显影的问题，从而影响第一图形710的图形精度。对此，本实施例中，使第一图形710的宽度尺寸大于第二图形720的宽度尺寸，从而可以确保第一图形710即使在过度显影的基础上仍符合尺寸要求。以及，在宽度尺寸较大的第一图形710的阻挡保护下，避免了第二图形720的过度显影，保障了第二图形720的图形精度。

步骤二，具体参考图4e所示，以所述图形化的掩模层为掩模刻蚀所述电性传导材料层，即，以所述图形化的掩模层为掩模依次刻蚀所述第二导电材料层400b和第一导电材料层400a。如此，以使对应于不同节点接触窗的电性传导材料层相互分断，从而形成相互分隔的电性传导层。其中，相互分隔的电性传导层具体包括：用于构成第一接触部410的第一电性传导层410b和用于构成第二接触部420的第二电性传导层420b，以及所述第一电性传导层410b的宽度尺寸大于第二电性传导层420b的宽度尺寸。

同样的，在刻蚀所述电性传导材料层时，位于边缘位置的第一电性传导层410b会受到较大的刻蚀攻击，从而会导致第一电性传导层410b容易被大量侵蚀而变形。基于此，本实施例中，使所形成的第一电性传导层410b 的宽度尺寸大于第二电性传导层420b的宽度尺寸，如此一来，即使第一电性传导层410b会受到较大的刻蚀攻击，仍能够保障所述第一电性传导层 410b的形貌。并且，在宽度尺寸较大的第一电性传导层410b的阻挡保护下，还可以有效缓解与第一电性传导层410b邻近的第二电性传导层420b 被过度侵蚀的问题。

继续参考图4e所示，进一步的方案中，刻蚀所述电性传导材料层以暴露出所述隔离材料层300之后，还包括：刻蚀所述隔离材料层300至预定深度，以形成隔离层。通过进一步刻蚀相邻的电性传导层之间的隔离材料层，如此，即可有效去除相邻的电性传导层之间的导电材料，以确保相邻的电性传导层之间相互隔离。

本实施例中，第一接触部410位于第一位线210和第二位线220之间，并且第一接触部410的顶部还横向覆盖第一位线210正上方的部分隔离材料层300，基于此，则在刻蚀所述隔离材料层300时，即可使得位于第一位线210正上方且被所述第一接触部410覆盖的隔离材料层未被消耗，以及位于第一位线210正上方且暴露于所述第一接触部410的隔离材料层被部分刻蚀，进而形成位于第一位线210上方的第一隔离部310。以及，第二接触部420位于相邻的第二位线220之间，以及刻蚀所述隔离材料层时，位于所述第二位线220上方的隔离材料层的高度降低，进而构成位于第二位线220上方的第二隔离部320。

进一步的，在形成高度较低的第一隔离部310和第二隔离部320之后，还包括形成间隔绝缘层。所述间隔绝缘层形成在所述隔离层上，其中所述间隔绝缘层中形成在第一隔离部310上的部分构成间隔侧墙910，所述间隔绝缘层中形成在第二隔离部320上的部分构成间隔填充部920。

本实施例中，所述间隔绝缘层的形成方法例如包括：首先，沉积绝缘材料层，所述绝缘材料层填充相邻的第二接触部420之间的间隙，以覆盖所述第二隔离部320，并且所述绝缘材料层还覆盖所述隔离层的第一隔离部和第三隔离部；接着，执行回刻蚀工艺，以去除所述绝缘材料层中高出于所述节点接触部的部分，并去除所述绝缘材料层中覆盖所述第三隔离部的部分，以分别形成间隔侧墙和所述间隔填充部。此外，在对所述绝缘材料层执行回刻蚀工艺以暴露出所述第三隔离部之后，还可进一步刻蚀所述第三隔离部，以部分消耗所述第三隔离部，使得所述第三隔离部的顶表面低于所述第二隔离部的顶表面。

实施例二

与实施例一的区别在于，本实施例中，在周边区中还设置有第三接触部和第四接触部。图5为本发明实施例二中的存储器的剖面示意图，如图 5所示，所述第三接触部430包括绝缘柱430a和第三电性传导层430b，所述第三电性传导层430b覆盖所述绝缘柱430a的顶表面。以及，所述第四接触部440仅包括绝缘柱。

进一步的，所述第四接触部440和所述第三接触部430依次交替排布，并且所述第三接触部430的绝缘柱430a和第四接触部440的绝缘柱之间还填充有隔离材料。本实施例中，最靠近所述记忆体区100A的第三接触部 430与所述第一接触部410之间间隔有第四接触部440，如此，以避免第一接触部410中的第一电性传导层410b和所述第三接触部430中的第三电性传导层430b相互连接。其中，所述第三接触部430的第三电性传导层430b 的宽度尺寸可以和所述第一接触部410中的第一电性传导层410b的宽度尺寸相同或相近。

更具体的实施例中，所述第三接触部430的第三电性传导层430b覆盖所述绝缘柱430a的顶表面，并且还往远离记忆体区的方向延伸覆盖邻近的隔离材料。

继续参考图5所示，所述第三接触部430中的第三电性传导层430b和所述第一接触部410中的第一电性传导层410b的顶表面齐平，以及所述第三接触部430的绝缘柱430a高出于所述第四接触部440的绝缘柱。换言之，被所述第三电性传导层430b覆盖的绝缘柱和隔离材料均高出于未被所述第三电性传导层430b覆盖的绝缘柱和隔离材料。

进一步的，所述存储器还包括间隔部910’，所述第一接触部410和所述第三接触部430之间填充有所述间隔部910’，以及相邻的所述第三接触部430之间也填充有所述间隔部910’，并使所述间隔部910’覆盖所述第四接触部440和邻近的隔离材料。

需要说明的是，所述第三接触部430的绝缘柱430a、所述第四接触部 440的绝缘柱和所述第一接触部410的绝缘接触柱410a可以同时制备，以及所述第三接触部430的第三电性传导层430b和第一接触部410的第一电性传导层410b可以同时制备。具体而言，所述第三接触部430的第三电性传导层430b和第一接触部410的第一电性传导层410b均可通过图形化同一导电材料层，以同时形成。

综上所述，在如上所述的存储器中，其位线组中位于边缘位置的第一位线的宽度尺寸大于排布在内的第二位线的宽度尺寸，从而在制备位线组时，即使位于边缘位置的第一位线容易受到大量的侵蚀仍能够保证第一位线的形貌，并且在宽度较大的第一位线的阻挡保护下，还可以避免排布在内的第二位线受到大量侵蚀，提高第二位线的形貌精度，进而有利于提高所形成的存储器的器件性能。同样的，由于节点接触部阵列中位于边缘位置的第一接触部的宽度尺寸大于第二接触部的宽度尺寸，相应的可以保障第一接触部的形貌，并提高第二接触部的图形精度。

进一步的方案中，还可以将边缘位置的有源区定义为非功能性有源区，以及位线组中位于边缘位置的第一位线定义为非功能性位线。如此一来，一方面可以更为灵活调整所述第一位线的宽度尺寸；另一方面，还可以避免基于边缘位置的有源区构成功能性存储单元时，容易出现存储单元的性能异常，进而影响所形成的存储器的器件性能。同样的，还可以使节点接触部阵列中位于边缘位置的第一接触部与其下方的有源区电性绝缘，使得第一接触部相应的为非功能性接触部。

需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (12)

1.一种存储器，其特征在于，包括：

衬底，所述衬底上定义有记忆体区和周边区，所述周边区位于所述记忆体区的外侧，以及所述衬底的所述记忆体区中形成有多个有源区；

位线组，形成在所述衬底的所述记忆体区中，所述位线组包括多条沿着预定方向延伸的位线，所述位线与所述多个有源区中对应的有源区相交，以及所述位线组中排布在边缘位置的位线构成第一位线，所述位线组中位于所述第一位线远离周边区一侧的位线构成第二位线；以及，

多个节点接触部，所述多个节点接触部中的每一节点接触部至少部分位于所述位线的一侧并形成在对应的有源区上，以及所述多个节点接触部中排布在边缘位置的节点接触部构成第一接触部，所述多个节点接触部中位于所述第一接触部远离周边区一侧的节点接触部构成第二接触部；其中，所述第一接触部包括绝缘接触柱，所述绝缘接触柱形成在所述衬底上并和相接触的有源区电性绝缘，所述第二接触部包括导电接触层，所述导电接触层形成在所述衬底上并和相接触的有源区电性连接。

2.如权利要求1所述的存储器，其特征在于，所述存储器还包括隔离层，所述隔离层覆盖所述位线的顶表面，以及所述隔离层中覆盖在所述第一位线上的部分构成第一隔离部；

以及，所述第一接触部的所述绝缘接触柱位于所述第一位线的一侧，并且所述第一接触部还包括第一电性传导层，所述第一电性传导层覆盖所述绝缘接触柱的顶表面并横向延伸至所述第一隔离部上，以使所述第一接触部的最大宽度尺寸大于所述第二接触部的最大宽度尺寸。

3.如权利要求2所述的存储器，其特征在于，所述第一接触部的所述绝缘接触柱位于所述第一位线靠近所述第二位线的一侧，以使所述绝缘接触柱位于所述第一位线和紧邻的第二位线之间，并且所述第一接触部的所述第一电性传导层还往远离所述第二位线的方向延伸至所述第一隔离部上。

4.如权利要求2所述的存储器，其特征在于，所述第二接触部的所述导电接触层的顶表面低于所述位线的顶表面；

以及，所述第二接触部还包括第二电性传导层，所述第二电性传导层形成在所述导电接触层上，并沿着高度方向向上延伸，以使所述第二电性传导层的顶表面和所述第一电性传导层的顶表面齐平。

5.如权利要求2所述的存储器，其特征在于，所述第一接触部的最大宽度尺寸大于所述第二接触部的最大宽度尺寸的1倍，并且小于等于所述第二接触部的最大宽度尺寸的2倍。

6.如权利要求2所述的存储器，其特征在于，所述隔离层中覆盖在所述第二位线上的部分构成第二隔离部，并且所述第二接触部的顶表面高出于所述第二隔离部的顶表面；

以及，所述存储器还包括间隔绝缘层，所述间隔绝缘层形成在所述隔离层上，其中所述间隔绝缘层中形成在第一隔离部上的部分构成间隔侧墙，所述间隔绝缘层中形成在第二隔离部上的部分构成间隔填充部，所述间隔填充部形成在相邻的节点接触部之间。

7.如权利要求6所述的存储器，其特征在于，所述第一隔离部中被所述第一电性传导层覆盖的第一部分高出于所述第一隔离部中未被所述第一电性传导层覆盖的第二部分，以使所述第一部分的侧壁和所述第二部分的顶表面连接而呈现为台阶状结构，以及所述间隔侧墙形成在所述第二部分的顶表面上并覆盖所述第一部分的侧壁。

8.如权利要求1所述的存储器，其特征在于，所述第一位线的宽度尺寸大于所述第二位线的宽度尺寸。

9.如权利要求8所述的存储器，其特征在于，所述第一位线的宽度尺寸大于所述第二位线的宽度尺寸的1倍，并且小于等于所述第二位线的宽度尺寸的2倍。

10.一种存储器的形成方法，其特征在于，包括：

提供一衬底，所述衬底上定义有记忆体区和周边区，所述周边区位于所述记忆体区的外侧，以及所述衬底的所述记忆体区中形成有多个有源区；

形成位线组在所述衬底的所述记忆体区中，所述位线组包括多条沿着预定方向延伸的位线，所述位线与所述多个有源区中对应的有源区相交，并利用所述位线界定出多个节点接触窗，所述多个节点接触窗中排布在边缘位置的节点接触窗构成第一接触窗，所述多个节点接触窗中位于所述第一接触窗远离周边区一侧的节点接触窗构成第二接触窗；以及，

填充绝缘接触柱在所述第一接触窗中，所述绝缘接触柱与其下方的有源区电性绝缘，以及填充导电接触层在所述第二接触窗中，所述导电接触层与其下方的有源区电性连接。

11.如权利要求10所述的存储器的形成方法，其特征在于，所述形成方法还包括：

形成电性传导材料层，所述电性传导材料层覆盖所述绝缘接触柱和所述导电接触层；以及，

图形化所述电性传导材料层，以形成电性传导层，其中对应于所述第二接触窗的电性传导层构成第二电性传导层，所述第二电性传导层形成在所述导电接触层的上方，以及对应于所述第一接触窗的电性传导层构成第一电性传导层，所述第一电性传导层覆盖所述绝缘接触柱并且还横向延伸至位于第一位线的正上方，以使所述第一电性传导层的宽度尺寸大于所述第二电性传导层的宽度尺寸。

12.如权利要求11所述的存储器的形成方法，其特征在于，图形化所述电性传导材料层，以形成电性传导层的方法包括：

形成图形化的掩模层在所述电性传导材料层上，所述图形化的掩模层包括第一图形和第二图形，所述第一图形覆盖在所述第一接触窗的上方并横向延伸至所述第一位线的上方，以用于定义出所述第一电性传导层的图形，以及所述第二图形覆盖在所述第二接触窗的上方，以用于定义出所述第二电性传导层的图形；以及，

以所述图形化的掩模层为掩模刻蚀所述电性传导材料层，以形成用于构成所述第一电性传导层和用于构成所述第二电性传导层，以及所述第一电性传导层的宽度尺寸大于第二电性传导层的宽度尺寸。

Images