[go: up one dir, main page]

CN111640751A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111640751A
CN111640751A CN201911235742.1A CN201911235742A CN111640751A CN 111640751 A CN111640751 A CN 111640751A CN 201911235742 A CN201911235742 A CN 201911235742A CN 111640751 A CN111640751 A CN 111640751A
Authority
CN
China
Prior art keywords
auxiliary
lines
line
isolation
memory region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911235742.1A
Other languages
English (en)
Inventor
童宇诚
赖惠先
林昭维
朱家仪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201911235742.1A priority Critical patent/CN111640751A/zh
Publication of CN111640751A publication Critical patent/CN111640751A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种半导体器件及其形成方法。在利用位线组和隔离线组界定出节点接触窗阵列的基础上，还进一步设置辅助线，以利用辅助线界定出辅助接触窗在节点接触窗阵列的外围，此时基于该辅助接触窗，即可以有效均衡节点接触窗阵列中边缘区域和中间区域的节点接触窗的排布密度，提高了位于边缘区域的节点接触窗的形貌精度，并可进一步提高了位于边缘区域的节点接触窗和位于中间区域的节点接触窗的形貌均匀性。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法。
背景技术
存储器，例如动态随机存储器(Dynamic Random Access Memory，DRAM)，其通常包括存储电容器以及电性连接所述存储电容器的存储晶体管，所述存储电容器用于存储代表存储信息的电荷，以及所述存储晶体管可通过一节点接触部电性连接所述存储电容器。
目前，一种制备节点接触部的方法例如为：利用位线和隔离线界定出节点接触窗，进而可以填充导电材料在所述节点接触窗中，以形成节点接触部。
然而，在制备位线和隔离线时，对应在边缘位置上的位线和隔离线，其图形形貌极易发生变形，这不仅会对位线和隔离线的性能造成不利影响，导致最终所形成的半导体器件其稳定性较差，并且还会导致所界定出节点接触窗的形貌异常，进而影响最终形成的节点接触部的品质。
发明内容
本发明的目的在于提供一种半导体器件，以解决现有的半导体器件中其形成在记忆体区边缘的节点接触窗的形貌异常，进而影响填充在节点接触窗中的节点接触部。
为解决上述技术问题，本发明提供一种半导体器件，包括：
衬底，所述衬底上定义有记忆体区和位于所述记忆体区外周围的周边区；
位线组，形成在所述衬底上并至少位于所述记忆体区中，以及所述位线组包括多条位线，所述位线沿着第一方向延伸，多条所述位线沿着第二方向依次间隔排布；
隔离线组，形成在所述衬底上并至少位于所述记忆体区中，以及所述隔离线组包括多条隔离线，所述隔离线沿着第二方向延伸，多条所述隔离线沿着第一方向依次间隔排布，并使所述隔离线与所述位线相交，以界定出节点接触窗阵列在所述记忆体区中；以及，
多条辅助线，形成在所述衬底的所述周边区中，用于界定出多个辅助接触窗在所述周边区中，多个所述辅助接触窗位于所述节点接触窗阵列的外周围。
可选的，所述节点接触窗中填充有导电材料，以构成节点接触部；所述辅助接触窗中填充有绝缘材料，以构成辅助填充柱。
可选的，所述位线还在其延伸方向上从所述记忆体区延伸至所述周边区；以及，所述多条辅助线包括若干第一辅助线，所述若干第一辅助线沿着第一方向排布在所述隔离线组的外侧，以及所述第一辅助线沿着第二方向延伸，并使所述位线中延伸至所述周边区的部分和所述第一辅助线相交，以界定出所述辅助接触窗在所述周边区中。
可选的，所述若干第一辅助线中排布在最远离所述记忆体区的第一辅助线为第一辅助边界线，所述位线中延伸至所述周边区的端部到达所述第一辅助边界线，并且不超出所述第一辅助边界线的外边界。
可选的，所述隔离线还在其延伸方向上从所述记忆体区延伸至所述周边区；以及，所述多条辅助线包括若干第二辅助线，所述若干第二辅助线沿着第二方向排布在所述位线组的外侧，以及所述第二辅助线沿着第一方向延伸，并使所述隔离线中延伸至所述周边区的部分和所述第二辅助线相交，以界定出所述辅助接触窗在所述周边区中。
可选的，所述若干第二辅助线中排布在最远离所述记忆体区的第二辅助线为第二辅助边界线，所述隔离线中延伸至所述周边区的端部到达所述第二辅助边界线，并且不超出所述第二辅助边界线的外边界。
可选的，所述周边区的衬底中形成有沟槽隔离结构，并且至少部分沟槽隔离结构位于所述记忆体区的外周围，以及至少部分所述辅助线形成在所述沟槽隔离结构上，以界定出所述辅助接触窗在所述沟槽隔离结构的上方。
另外，本发明还提供了一种半导体器件的形成方法，包括：
提供一衬底，所述衬底上定义有记忆体区和位于所述记忆体区外周围的周边区；
形成位线组在所述衬底上，所述位线组至少位于所述记忆体区中，以及所述位线组包括多条位线，所述位线沿着第一方向延伸，多条所述位线沿着第二方向依次间隔排布；
形成隔离线组在所述衬底上，所述隔离线组至少位于所述记忆体区中，以及所述隔离线组包括多条隔离线，所述隔离线沿着第二方向延伸，多条所述隔离线沿着第一方向依次间隔排布，并使所述隔离线与所述位线相交，以界定出节点接触窗阵列在所述记忆体区中；
以及，所述半导体器件的形成方法还包括：形成多条辅助线在所述衬底的所述周边区中，以利用所述辅助线界定出多个辅助接触窗在所述周边区中，多个所述辅助接触窗位于所述节点接触窗阵列的外周围。
可选的，所述多条辅助线包括若干第一辅助线和若干第二辅助线；
其中，所述第二辅助线和所述位线组的形成方法包括：形成第二薄膜层在所述衬底上，所述第二薄膜层覆盖所述记忆体区和所述周边区；以及，图形化所述第二薄膜层，以形成多条沿着第一方向延伸的第二线条，其中至少部分位于所述记忆体区中的第二线条构成所述位线，全部位于所述周边区中的第二线条构成所述第二辅助线；
以及，所述第一辅助线和所述隔离线组的形成方法包括：形成第一薄膜层在所述衬底上，所述第一薄膜层形成在所述记忆体区和所述周边区；以及，图形化所述第一薄膜层，以形成多条沿着第二方向延伸的第一线条，其中至少部分位于所述记忆体区中的第一线条构成所述隔离线，全部位于所述周边区中的第一线条构成所述第一辅助线。
可选的，在形成所述节点接触窗阵列和所述辅助接触窗之后，还包括：
填充绝缘材料在所述辅助接触窗中，以构成辅助填充柱；以及，
填充导电材料在所述节点接触窗中，以构成节点接触部。
在本发明提供的半导体器件中，在利用位线组和隔离线组界定出节点接触窗阵列的基础上，还设置有辅助线，从而可以进一步利用辅助线界定出辅助接触窗在节点接触窗阵列的外周围。此时，基于所述辅助接触窗，即可以有效均衡节点接触窗阵列中边缘区域和中间区域的节点接触窗的排布密度，避免边缘区域的节点接触窗的排布密度远低于中间区域的节点接触窗的排布密度，从而有效提高了位于边缘区域的节点接触窗的形貌精度，相应的提高了位于边缘区域的节点接触窗和位于中间区域的节点接触窗的形貌均匀性。
附图说明
图1a为本发明实施例一中的半导体器件其界定出节点接触窗和辅助接触窗的俯视图；
图1b为图1a所示的本发明实施例一中的半导体器件在aa’方向上的剖面示意图；
图2a为本发明实施例一中的半导体器件其填充有节点接触部和辅助填充柱的俯视图；
图2b为图2a所示的本发明实施例一中的半导体器件在aa’方向上的剖面示意图；
图3为本发明实施例二中的半导体器件其界定出节点接触窗和辅助接触窗的俯视图；
图4为本发明一实施例中的半导体器件的形成方法的流程示意图；
图5a～图5b为本发明一实施例中的半导体器件的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
100-衬底；
100A-记忆体区；
100B-周边区；
200A-位线组；
210A-位线；
210B-第二辅助线；
300A-隔离线组；
310A-隔离线；
310B-第一辅助线；
400A-节点接触窗；
400B-辅助接触窗；
500A-节点接触部；
500B-辅助填充柱。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1a为本发明实施例一中的半导体器件其界定出节点接触窗和辅助接触窗的俯视图，图1b为图1a所示的本发明实施例一中的半导体器件在aa’方向上的剖面示意图，图2a为本发明实施例一中的半导体器件其填充有节点接触部和辅助填充柱的俯视图，图2b为图2a所示的本发明实施例一中的半导体器件在aa’方向上的剖面示意图。
具体参考图1a～图1b以及图2a～图2b所示，半导体器件包括衬底100、以及形成在所述衬底100上的位线组200A和隔离线组300A。
其中，所述衬底100上定义有记忆体区100A，所述记忆体区100A中例如可以进一步形成有多个有源区AA，所述有源区AA可以用于构成存储单元。以及，在所述衬底100上还定义有周边区100B，所述周边区100B位于所述记忆体区100A的外周围。
进一步的，在所述周边区100的所述衬底100中形成有沟槽隔离结构，以及至少部分沟槽隔离结构位于所述记忆体区100A的外周围。
继续参考图1a和图1b所示，所述位线组200A形成在所述衬底100上并至少位于所述记忆体区100A中。具体的，所述位线组200A包括多条位线210A，所述位线210A沿着第一方向延伸，以及多条所述位线210A沿着第二方向依次间隔排布。如此，以使各个所述位线210A与记忆体区100A中相应的有源区AA相交。
以及，所述隔离线组300A形成在所述衬底100上并至少位于所述记忆体区100A中。具体的，所述隔离线组300A包括多条隔离线310A，所述隔离线310A沿着第二方向延伸，多条所述隔离线310A沿着第一方向依次间隔排布。此时，即可使所述隔离线310A与所述位线210A至少在所述记忆体区100A中相交，以界定出节点接触窗阵列在所述记忆体区100A中。所述节点接触窗阵列相应的包括多个节点接触窗400A，所述节点接触窗400A中对应有至少部分有源区AA。
本实施例中，在所述衬底100上还形成有多条辅助线，所述多条辅助线位于所述周边区中，用于界定出多个辅助接触窗400B在所述周边区100B中，多个所述辅助接触窗400B位于所述节点接触窗阵列的外周围。
需要说明的是，通过在所述周边区100B中设置辅助线，以界定出辅助接触窗400B在所述节点接触窗阵列的外周围。如此，即相当于，利用所述辅助接触窗400B，均衡了所述节点接触窗阵列中边缘区域和中间区域的节点接触窗400A的排布密度，避免了边缘区域的节点接触窗400A排布密度远低于中间区域的节点接触窗400A排布密度，从而有效提高了位于边缘区域的节点接触窗400A的形貌精度，进一步提高了位于边缘区域的节点接触窗400A的形貌和位于中间区域的节点接触窗400A的形貌的均匀性。
基于此，即相应的可使填充在所述节点接触窗400A中的节点接触部500A具有较高的形貌精度，以及提高不同区域的节点接触部500A的形貌均匀性。
具体而言，重点参考图2a和图2b所示，所述节点接触窗400A中填充有导电材料，以构成节点接触部500A，以及所述记忆体区100A中的多个节点接触部500A可构成节点接触部阵列。
本实施例中，所述节点接触部500A可以包括多层导电层，例如包括第一导电层、第二导电层和第三导电层。其中，所述第一导电层填充在所述节点接触窗400A的底部，以和所述有源区AA连接；所述第二导电层覆盖所述第一导电层的顶表面上，并且还覆盖所述节点接触窗400A高于所述第一导电层的侧壁；以及，所述第三导电层形成在所述第二导电层上，并填充所述节点接触窗400A。进一步的，所述第一导电层的材料例如包括多晶硅，所述第二导电层的材料例如包括钛或氮化钛等，所述第三导电层的材料例如包括钨等。
可选的方案中，所述辅助接触窗400B中可进一步填充有绝缘材料，以构成辅助填充柱500B，所述周边区100B中的多个辅助填充柱500B即相应的围绕在所述节点接触部阵列的外周围。其中，所述辅助填充柱500B的绝缘材料例如包括氧化硅和氮化硅中的至少一种。
进一步的，所述辅助线可以和所述位线组200A、所述隔离线组300A位于同一结构层中，以用于均匀所述位线组200A的边缘区域和中间区域的线条排布密度，从而提高所述位线组200A的边缘区域的位线210A和中间区域的位线210A之间的图形均匀性。或者，所述辅助线还可以用于均匀所述隔离线组300A的边缘区域和中间区域的线条排布密度，从而提高所述隔离线组300A其边缘区域的隔离线310A和中间区域的隔离线310A之间的图形均匀性。基于此，即相应的提高了位于边缘区域的节点接触窗400A的形貌精度，使得位于边缘区域的节点接触窗400A的形貌和位于中间区域的节点接触窗400A的形貌更为均匀性。
需要说明的是，所述位线组200A中的多条位线210A在其延伸方向上连续延伸，即，所述位线210A为连续延伸的延伸线。以及，所述隔离线组300A和所述位线组200A位于同一结构层中。基于此，当所述隔离线310A的顶表面不高于所述位线210的顶表面时，则可以认为，所述隔离线310A为非连续延伸的延伸线，即，所述隔离线310A包括多个沿其延伸方向依次排布的隔离段，所述隔离段形成在相邻的位线210A中并连接相邻的位线210A，以围绕出所述节点接触窗400A。或者，当所述隔离线310A的顶表面高于所述位线210的顶表面时，则所述隔离线310A中高于所述位线210A的部分也可以是连续延伸，具体而言，所述隔离线310A中高于所述位线210A的部分还覆盖所述位线210A的顶表面，以在其延伸方向上连续延伸。
继续参考图1a和图1b所示，本实施例中，所述位线组200A中的位线210A还在其延伸方向上从所述记忆体区100A延伸至所述周边区100B。
以及，所述多条辅助线中包括若干第一辅助线310B，所述若干第一辅助线310B沿着第一方向排布在所述隔离线组300A的外侧，以及所述第一辅助线310B沿着第二方向延伸。即，所述第一辅助线310B与所述隔离线310A平行延伸，并间隔排布在所述隔离线组300A的外侧，并使所述位线210A中延伸至所述周边区100B的部分和所述第一辅助线310B相交，以界定出所述辅助接触窗400B在所述周边区100B中。此时，由所述第一辅助线310B和所述位线210A相交所界定出的辅助接触窗400B即相应的排布在所述隔离线组300A的外侧。
具体的方案中，所述第一辅助线310B与所述隔离线310A位于同一结构层中，并且所述第一辅助线310B的顶部位置和所述隔离线310A的顶部位置相同。此时，当所述隔离线310A不高于所述位线210A时，则所述第一辅助线310B的顶表面也相应的不高于所述位线210A的顶表面，并可使所述第一辅助线310B在其延伸方向上呈现为非连续延伸。
进一步的，所述若干第一辅助线310B中排布在最远离所述记忆体区的第一辅助线为第一辅助边界线，所述位线210A中延伸至所述周边区的端部到达所述第一辅助边界线，并且不超出所述第一辅助边界线的外边界。即，所述第一辅助边界线具有靠近所述记忆体区100A的内边界，和与所述内边界相对的远离所述记忆体区100A的外边界，所述位线210A的端部边界介于所述第一辅助边界线的内边界和外边界之间。如此，即相当于，利用所述第一辅助边界线围绕排布在最边缘的辅助接触窗400B，使得排布在最边缘的辅助接触窗400B的形貌完整，并使辅助接触窗的边缘平整。
其中，所述若干第一辅助线310B中相邻的第一辅助线310B之间的间隔尺寸可以相同，也可以不相同。例如，相邻的第一辅助线310B之间的间隔尺寸可以和相邻的隔离线310A之间的间隔尺寸相同，也可以和相邻的隔离线310A之间的间隔尺寸不同。又例如，所述若干第一辅助线310中靠近所述记忆体区100A的相邻第一辅助线310B之间的间隔尺寸和相邻的隔离线310A之间的间隔尺寸相同，并使所述若干第一辅助线310中远离所述记忆体区100A的相邻第一辅助线310B之间的间隔尺寸和相邻的隔离线310A之间的间隔尺寸不同。
此外，所述若干第一辅助线310B的宽度尺寸可以和所述隔离线310A的宽度尺寸相同，也可以和所述隔离线310A的宽度尺寸不相同。例如，所述若干第一辅助线310中，靠近记忆体区的第一辅助线310的宽度尺寸和所述隔离线310A的宽度尺寸相同，以及远离记忆体区的第一辅助线310的宽度尺寸和所述隔离线310A的宽度尺寸不同。本实施例中，可具体使排布在最远离记忆体区的第一辅助边界线的宽度尺寸大于所述隔离线310A的宽度尺寸。
可选的方案中，所述隔离线组300A中的隔离线310A还在其延伸方向上从所述记忆体区100A延伸至所述周边区100B。
以及，所述多条辅助线包括若干第二辅助线210B，所述若干第二辅助线210B沿着第二方向排布在所述位线组200A的外侧，以及所述第二辅助线210B沿着第一方向延伸。即，所述第二辅助线210B与所述位线210A平行延伸，并间隔排布在所述位线组200A的外侧，并使所述隔离线310A中延伸至所述周边区100B的部分和所述第二辅助线210B相交，以界定出所述辅助接触窗400B在所述周边区100B中。此时，由所述第二辅助线210B和所述隔离线310A相交所界定出的辅助接触窗400B即相应的排布在所述位线组200A的外侧。
具体的方案中，所述第二辅助线210B与所述位线210A位于同一结构层中，并且所述第二辅助线210B的顶部位置和所述位线210A的顶部位置相同。此时，可使所述第二辅助线210B为在其延伸方向上连续延伸，以及当所述隔离线310A不高于所述位线210A时，则所述隔离线310A中延伸至周边区的部分也可呈现为非连续延伸，并且在所述周边区中所述隔离线310A的隔离段位于相邻的第二辅助线210B之间，并连接相邻的第二辅助线210B，以围绕出所述辅助接触窗400B。
进一步的，所述若干第二辅助线210B中排布在最远离所述记忆体区的第二辅助线为第二辅助边界线，所述隔离线310A中延伸至所述周边区的端部到达所述第二辅助边界线，并且不超出所述第二辅助边界线的外边界。即，所述第二辅助边界线具有靠近所述记忆体区100A的内边界，和与所述内边界相对的远离所述记忆体区100A的外边界，所述隔离线310A的端部边界介于所述第二辅助边界线的内边界和外边界之间。如此，即相当于，利用所述第二辅助边界线围绕排布在最边缘的辅助接触窗400B，使得排布在最边缘的辅助接触窗400B的形貌完整，并使辅助接触窗的边缘平整。
同样的，所述若干第二辅助线210B中相邻的第二辅助线210B之间的间隔尺寸可以相同，也可以不相同。例如，相邻的第二辅助线210B之间的间隔尺寸可以和相邻的位线210A之间的间隔尺寸相同，也可以和相邻的位线210A之间的间隔尺寸不同。又例如，所述若干第二辅助线210中靠近所述记忆体区100A的相邻第二辅助线210B之间的间隔尺寸和相邻的位线210A之间的间隔尺寸相同，并使所述若干第二辅助线210中远离所述记忆体区100A的相邻第二辅助线210B之间的间隔尺寸和相邻的位线210A之间的间隔尺寸不同。
以及，所述若干第二辅助线210B的宽度尺寸可以和所述位线210A的宽度尺寸相同，也可以和所述位线210A的宽度尺寸不相同。例如，所述若干第二辅助线210中靠近记忆体区的第二辅助线210的宽度尺寸和所述位线210A的宽度尺寸相同，以及远离记忆体区的第二辅助线210的宽度尺寸和所述位线210A的宽度尺寸不同。本实施例中，可具体使排布在最远离记忆体区的第二辅助边界线的宽度尺寸大于所述位线210A的宽度尺寸。
如图1a和图2a所示，本实施例中，所述记忆体区100A例如为矩形区域，所述记忆体区100A的矩形区域具有相互连接的第一边和第二边。以及，利用所述第一辅助线310B和所述位线210A可以在所述记忆体区100A靠近第一边的外侧形成辅助接触窗400B，利用所述第二辅助线210B和所述隔离线310B可以在所述记忆体区100A靠近第二边的外侧形成辅助接触窗400B。
本实施例中，所述第一辅助线310B和所述第二辅助线210B也在所述周边区100B中相交，以界定出所述辅助接触窗400B。具体的，所述第一辅助线310B和所述第二辅助线210B在所述记忆体区100A的对角的外侧形成辅助接触窗400B。
此外，如上所述，在所述周边区100B的衬底100中形成有沟槽隔离结构，以及至少部分沟槽隔离结构位于所述记忆体区100A的外周围。基于此，则可使至少部分所述辅助线形成在所述沟槽隔离结构上，并且还可使所述位线210A中延伸至周边区100B的部分也位于所述沟槽隔离结构的上方，以及所述隔离线310A中延伸至周边区100B的部分同样位于所述沟槽隔离结构的上方，进而使界定出的所述辅助接触窗400B即相应的在所述沟槽隔离结构的上方。
继续参考图1a和图2a所示，本实施例中，排布在隔离线组300A外侧的第一辅助线310B的数量，与排布在位线组200A外侧的第二辅助线210B的数量并不相同，基于此，即相应的使界定出的位于隔离线组300A外侧的辅助接触窗的排数不同于位于位线组200A外侧的辅助接触窗的排数。例如，在所述隔离线组300A的外侧排布有四条所述第一辅助线310B，以及在所述位线组200A的外侧排布有三条所述第二辅助线210B，基于此，则在所述隔离线组300A的外侧可以界定出三排辅助接触窗，以及在所述位线组200A的外侧可以界定出两排的辅助接触窗。
更具体的方案中，所述位线210A延伸至周边区中的长度尺寸较长，此时，例如可以进一步实现所述位线210A能够顺利连接至周边区的半导体器件。基于此，则可以相应的设置较多的第一辅助线310B(例如，使所述若干第一辅助线310B多于所述若干第二辅助线210B的数量)，此时，可使延伸至周边区的位线210A能够大部分与第一辅助线310B相交，避免了周边区中的位线210A的侧壁被大量暴露于较大空间中，防止周边区中的位线210A容易受到侧向侵蚀的问题。
或者，在其他具体的方案中，还可使所述若干第二辅助线210B的数量多于所述若干第一辅助线310B的数量。此时，较多的第二辅助线210B排布在位线组200A的外侧，从而能够更好的均衡位线组210B其边缘区域的线条排布密度，进一步保障位于边缘位置的位线210A的性能。
可以理解的是，本实施例中，沿着第一方向排布在所述记忆体区外侧的辅助接触窗的数量，与沿着第二方向排布在所述记忆体区外侧的辅助接触窗的数量互不相同。例如，所述记忆体区100A可以为矩形区域，以及所述沟槽隔离结构则相应的围绕所述记忆体区100A的四周，其中形成在沿第一方向相对两边的沟槽隔离结构上的辅助接触窗的总数量，与形成在沿第二方向相对两边的沟槽隔离结构上的辅助接触窗的总数量互不相同。
当然应当认识到，在其他实施例中，排布在隔离线组300A外侧的第一辅助线310B的数量，也可以和排布在位线组200A外侧的第二辅助线210B的数量相同。
实施列二
与实施例一的区别在于，本实施例中，使得从记忆体区中延伸出的位线和隔离线其端部均超出排布在最边缘的辅助线的边界。
图3为本发明实施例二中的半导体器件其界定出节点接触窗和辅助接触窗的俯视图。参考图3所示，所述若干第一辅助线310B中排布在最远离所述记忆体区的第一辅助线为第一辅助边界线。其中，所述位线210A中延伸至所述周边区的端部超出所述第一辅助边界线，即，所述位线210A的端部边界位于所述第一辅助边界线远离记忆体区的一侧。如此，即可使得排布在最边缘的辅助接触窗400B具有侧向暴露出的开口。
继续参考图3所示，所述若干第二辅助线210B中排布在最远离所述记忆体区的第二辅助线为第二辅助边界线。其中，所述隔离线310A中延伸至所述周边区的端部超出所述第二辅助边界线，即，所述隔离线310A的端部边界位于所述第二辅助边界线远离记忆体区的一侧。如此，同样可使得排布在最边缘的辅助接触窗400B具有侧向暴露出的开口。
基于如上所述的半导体器件，下面结合图4以及图5a～图5b对形成所述半导体器件的方法进行详细说明。其中，图4为本发明一实施例中的半导体器件的形成方法的流程示意图，图5a～图5b为本发明一实施例中的半导体器件的形成方法在其制备过程中的结构示意图。
步骤S100，具体参考图5a所示，提供一衬底100，所述衬底100上定义有记忆体区100A和位于所述记忆体区100A外周围的周边区100B。
其中，所述记忆体区100A中例如形成有多个有源区，所述有源区可以进一步用于形成存储器的存储单元。
步骤S200，继续参考图5a所示，形成位线组200A在所述衬底100上，所述位线组200A至少位于所述记忆体区100A中。
其中，所述位线组200A包括多条位线210A，所述位线210A沿着第一方向延伸，以及多条所述位线210A沿着第二方向依次间隔排布。
进一步的，在形成所述位线组200A的同时，还包括：形成若干第二辅助线210B在所述衬底100的所述周边区100B中。
具体的，所述位线组200A和所述第二辅助线210B的形成方法，例如包括：
首先，形成第二薄膜层在所述衬底100上，所述第二薄膜层覆盖所述记忆体区100A和所述周边区100B；以及，
接着，图形化所述第二薄膜层，以形成多条沿着第一方向延伸的第二线条，多条所述第二线条即沿着第二方向依次间隔排布。以及，多条所述第二线条中，部分形成在所述记忆体区100A中，另一部分形成在所述周边区100B中。其中，至少部分位于所述记忆体区100A中的第二线条构成所述位线210A，以及全部位于所述周边区100B中的第二线条构成所述第二辅助线210B。
即，本实施例中，在执行图形化工艺以形成位线组200A时，所述位线组200A的外侧还同时形成第二辅助线210B，从而避免了所述位线组200A中位于边缘区域的位线210A暴露于较大的空间区域中，进而可以防止边缘区域的位线210A容易被多度侵蚀的问题，有效缩减了位线组200A中位于边缘区域的线条排布密度和位于中间区域的线条排布密度之间的密度差异，如此，即有利于提高所述位线组200A中位于边缘区域的位线210A和位于中间区域的位线210A的形貌均匀性。
步骤S300，具体参考图5b所示，形成隔离线组300A在所述衬底100上，所述隔离线组300A至少位于所述记忆体区100A中。
其中，所述隔离线组300A包括多条隔离线310A，所述隔离线310A沿着第二方向延伸，以及多条所述隔离线310A沿着第一方向依次间隔排布，并使所述隔离线310A与所述位线210A相交，以界定出节点接触窗阵列在所述记忆体区100A中。具体的，所述节点接触窗阵列包括多个呈阵列排布的节点接触窗400A。
进一步的，所述隔离线组300A中的隔离线310A还从记忆体区100A中延伸至周边区100B中。如上所述，在所述衬底100上还形成有第二辅助线210B，基于此，所述隔离线310A中延伸至周边区的部分还和所述第二辅助线210B相交，以界定出所述辅助接触窗400B在所述周边区100B。
本实施例中，在形成所述隔离线组300A的同时，还包括：形成若干第一辅助线310B在所述衬底100的所述周边区100B中。
具体的，所述隔离线组300A和所述第一辅助线310B的形成方法，例如包括如下步骤。
第一步骤，形成第一薄膜层在所述衬底100上，所述第一薄膜层形成在所述记忆体区100A和所述周边区100B中。
本实施例中，可进一步使所述第一薄膜层为平坦化后的薄膜层，以使所述第一薄膜层的顶表面不高于所述位线210A的顶表面，并相应的使所述第一薄膜层填充在相邻的位线210A之间。
第二步骤，图形化所述第二薄膜层，以形成多条沿着第二方向延伸的第一线条，多条所述第一线条即沿着第一方向依次间隔排布。以及，多条所述第一线条中，部分形成在所述记忆体区100A中，另一部分形成在所述周边区100B中。其中，至少部分位于所述记忆体区100A中的第一线条构成所述隔离线310A，全部位于所述周边区100B中的第一线条构成所述第一辅助线310B。
同样的，本实施例中，在执行图形化工艺以形成隔离线组300A时，所述隔离线组300A的外侧还同时形成第一辅助线310B，从而避免所述隔离线组300A中位于边缘区域的隔离线310A暴露于较大的空间区域中，防止了隔离线组300A中位于边缘区域的线条排布密度和位于中间区域的线条排布密度差异较大的问题，进而有利于提高所述隔离线组300A中位于边缘区域的隔离线310A和位于中间区域的隔离线310A的形貌均匀性。
应当认识到，通过提高位线210A和所述隔离线310A的形貌精度和均匀性，不仅可以保障所述位线210A的电性传导性能，以及保障所述隔离线310A的隔离性能；同时，还相应的提高了所界定出的节点接触窗400A的形貌精度和均匀性，进而可以进一步改善后续填充在所述节点接触窗400A中的节点接触部的品质。
继续参考图5b所示，所述位线组200A中的位线210A还从记忆体区100A中延伸至周边区100B中。基于此，所述位线210A中延伸至周边区的部分还可以和所述第一辅助线310B相交，以相应的界定出所述辅助接触窗400B在所述周边区100B。
进一步的方案中，在形成所述节点接触窗400A和所述辅助接触窗400B之后，还包括：填充绝缘材料在所述辅助接触窗400B中，以构成辅助填充柱500B；以及，填充导电材料在所述节点接触窗400A中，以构成节点接触部500A。
具体可参考图2b所示，本实施例中，可以优先填充绝缘材料在所述辅助接触窗400B中，接着再填充导电材料在所述节点接触窗400A中，如此，以避免少量的导电材料残留在所述辅助接触窗400B中。当然，其他实施例中，也可以是优先填充导电材料在所述节点接触窗400A中，接着再填充绝缘材料在所述辅助接触窗400B中。
综上所述，本实施例提供的半导体器件中，在利用位线组和隔离线组界定出节点接触窗阵列的基础上，还进一步设置辅助线，以利用辅助线界定出辅助接触窗在节点接触窗阵列的外围。
此时，可以认为，是利用了辅助线均衡了位线组/隔离线组中边缘区域的线条排布密度和中间区域的线条排布密度，从而改善了位线组/隔离线组中边缘区域的线条排布密度远低于中间区域的线条排布密度而导致边缘区域的线条容易出现形貌异常的问题，提高了位线组/隔离线组中边缘区域的线条和中间区域的线条的形貌均匀性。如此，不仅提高了所界定出的节点接触窗阵列中，边缘区域的节点接触窗和中间区域的节点接触窗的形貌均匀性；并且，还相应的提高了边缘位置的位线和边缘位置的隔离线的形貌精度，有利于保障位线的电性传输性能和隔离线的隔离性能。
或者，也可以理解为，利用辅助线界定出辅助接触窗在节点接触窗阵列的外围，此时，即可均衡节点接触窗阵列中边缘区域和中间区域的节点接触窗的排布密度，避免了边缘区域的节点接触窗的排布密度远低于中间区域的节点接触窗的排布密度，从而有效提高了位于边缘区域的节点接触窗的形貌精度，进一步提高了位于边缘区域的节点接触窗和位于中间区域的节点接触窗的形貌均匀性。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。以及，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (12)

1.一种半导体器件，其特征在于，包括：
衬底，所述衬底上定义有记忆体区和位于所述记忆体区外周围的周边区；
位线组，形成在所述衬底上并至少位于所述记忆体区中，以及所述位线组包括多条位线，所述位线沿着第一方向延伸，多条所述位线沿着第二方向依次间隔排布；
隔离线组，形成在所述衬底上并至少位于所述记忆体区中，以及所述隔离线组包括多条隔离线，所述隔离线沿着第二方向延伸，多条所述隔离线沿着第一方向依次间隔排布，并使所述隔离线与所述位线相交，以界定出节点接触窗阵列在所述记忆体区中；
多条辅助线，形成在所述衬底的所述周边区中，用于界定出多个辅助接触窗在所述周边区中，多个所述辅助接触窗位于所述节点接触窗阵列的外周围。
2.如权利要求1所述的半导体器件，其特征在于，所述节点接触窗中填充有导电材料，以构成节点接触部；所述辅助接触窗中填充有绝缘材料，以构成辅助填充柱。
3.如权利要求1所述的半导体器件，其特征在于，所述位线还在其延伸方向上从所述记忆体区延伸至所述周边区；
以及，所述多条辅助线包括若干第一辅助线，所述若干第一辅助线沿着第一方向排布在所述隔离线组的外侧，以及所述第一辅助线沿着第二方向延伸，并使所述位线中延伸至所述周边区的部分和所述第一辅助线相交，以界定出所述辅助接触窗在所述周边区中。
4.如权利要求3所述的半导体器件，其特征在于，所述若干第一辅助线中排布在最远离所述记忆体区的第一辅助线为第一辅助边界线，所述位线中延伸至所述周边区的端部到达所述第一辅助边界线，并且不超出所述第一辅助边界线的外边界。
5.如权利要求1所述的半导体器件，其特征在于，所述隔离线还在其延伸方向上从所述记忆体区延伸至所述周边区；
以及，所述多条辅助线包括若干第二辅助线，所述若干第二辅助线沿着第二方向排布在所述位线组的外侧，以及所述第二辅助线沿着第一方向延伸，并使所述隔离线中延伸至所述周边区的部分和所述第二辅助线相交，以界定出所述辅助接触窗在所述周边区中。
6.如权利要求5所述的半导体器件，其特征在于，所述若干第二辅助线中排布在最远离所述记忆体区的第二辅助线为第二辅助边界线，所述隔离线中延伸至所述周边区的端部到达所述第二辅助边界线，并且不超出所述第二辅助边界线的外边界。
7.如权利要求1所述的半导体器件，其特征在于，所述位线和所述隔离线均从所述记忆体区延伸至所述周边区，以及所述多条辅助线包括若干第一辅助线和若干第二辅助线；
其中，所述若干第一辅助线沿着第一方向排布在所述隔离线组的外侧，以及所述第一辅助线沿着第二方向延伸，并使所述位线中延伸至所述周边区的部分和所述第一辅助线相交，以界定出辅助接触窗在所述隔离线组的外侧；以及，所述若干第二辅助线沿着第二方向排布在所述位线组的外侧，以及所述第二辅助线沿着第一方向延伸，并使所述隔离线中延伸至所述周边区的部分和所述第二辅助线相交，以界定出辅助接触窗在所述位线组的外侧；
并且，所述若干第一辅助线的数量不同于所述若干第二辅助线的数量，以使位于隔离线组外侧的辅助接触窗的排数不同于位于位线组外侧的辅助接触窗的排数。
8.如权利要求1所述的半导体器件，其特征在于，所述周边区的衬底中形成有沟槽隔离结构，并且至少部分沟槽隔离结构位于所述记忆体区的外周围，以及至少部分所述辅助线形成在所述沟槽隔离结构上，以界定出所述辅助接触窗在所述沟槽隔离结构的上方。
9.如权利要求1所述的半导体器件，其特征在于，沿着第一方向排布在所述记忆体区外侧的辅助接触窗的数量，与沿着第二方向排布在所述记忆体区外侧的辅助接触窗的数量互不相同。
10.一种半导体器件的形成方法，其特征在于，包括：
提供一衬底，所述衬底上定义有记忆体区和位于所述记忆体区外周围的周边区；
形成位线组在所述衬底上，所述位线组至少位于所述记忆体区中，以及所述位线组包括多条位线，所述位线沿着第一方向延伸，多条所述位线沿着第二方向依次间隔排布；
形成隔离线组在所述衬底上，所述隔离线组至少位于所述记忆体区中，以及所述隔离线组包括多条隔离线，所述隔离线沿着第二方向延伸，多条所述隔离线沿着第一方向依次间隔排布，并使所述隔离线与所述位线相交，以界定出节点接触窗阵列在所述记忆体区中；
以及，所述半导体器件的形成方法还包括：形成多条辅助线在所述衬底的所述周边区中，以利用所述辅助线界定出多个辅助接触窗在所述周边区中，多个所述辅助接触窗位于所述节点接触窗阵列的外周围。
11.如权利要求10所述的半导体器件的形成方法，其特征在于，所述多条辅助线包括若干第一辅助线和若干第二辅助线；
其中，所述第二辅助线和所述位线组的形成方法包括：形成第二薄膜层在所述衬底上，所述第二薄膜层覆盖所述记忆体区和所述周边区；以及，图形化所述第二薄膜层，以形成多条沿着第一方向延伸的第二线条，其中至少部分位于所述记忆体区中的第二线条构成所述位线，全部位于所述周边区中的第二线条构成所述第二辅助线；
以及，所述第一辅助线和所述隔离线组的形成方法包括：形成第一薄膜层在所述衬底上，所述第一薄膜层形成在所述记忆体区和所述周边区；以及，图形化所述第一薄膜层，以形成多条沿着第二方向延伸的第一线条，其中至少部分位于所述记忆体区中的第一线条构成所述隔离线，全部位于所述周边区中的第一线条构成所述第一辅助线。
12.如权利要求10所述的半导体器件的形成方法，其特征在于，在形成所述节点接触窗阵列和所述辅助接触窗之后，还包括：
填充绝缘材料在所述辅助接触窗中，以构成辅助填充柱；以及，
填充导电材料在所述节点接触窗中，以构成节点接触部。
CN201911235742.1A 2019-12-05 2019-12-05 半导体器件及其形成方法 Pending CN111640751A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911235742.1A CN111640751A (zh) 2019-12-05 2019-12-05 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911235742.1A CN111640751A (zh) 2019-12-05 2019-12-05 半导体器件及其形成方法

Publications (1)

Publication Number Publication Date
CN111640751A true CN111640751A (zh) 2020-09-08

Family

ID=72329318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911235742.1A Pending CN111640751A (zh) 2019-12-05 2019-12-05 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN111640751A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113980A (ja) * 1997-06-12 1999-01-06 Nec Corp 半導体記憶装置の製造方法
US6381166B1 (en) * 1998-09-28 2002-04-30 Texas Instruments Incorporated Semiconductor memory device having variable pitch array
CN108573971A (zh) * 2017-03-07 2018-09-25 联华电子股份有限公司 半导体存储器结构
CN110534517A (zh) * 2018-05-25 2019-12-03 长鑫存储技术有限公司 集成电路存储器及其形成方法、半导体集成电路器件
CN210778606U (zh) * 2019-12-05 2020-06-16 福建省晋华集成电路有限公司 半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113980A (ja) * 1997-06-12 1999-01-06 Nec Corp 半導体記憶装置の製造方法
US6381166B1 (en) * 1998-09-28 2002-04-30 Texas Instruments Incorporated Semiconductor memory device having variable pitch array
CN108573971A (zh) * 2017-03-07 2018-09-25 联华电子股份有限公司 半导体存储器结构
CN110534517A (zh) * 2018-05-25 2019-12-03 长鑫存储技术有限公司 集成电路存储器及其形成方法、半导体集成电路器件
CN210778606U (zh) * 2019-12-05 2020-06-16 福建省晋华集成电路有限公司 半导体器件

Similar Documents

Publication Publication Date Title
CN110634869B (zh) 存储器阵列及其制造方法
CN102881658B (zh) 制作具有埋入式位线与埋入式字线的内存装置的方法
JP5445944B2 (ja) 埋め込みゲートを具えたｄｒａｍトランジスタ、およびその製造方法
US8120103B2 (en) Semiconductor device with vertical gate and method for fabricating the same
KR950012554B1 (ko) 고집적 반도체소자의 전하저장전극 제조방법
KR100526880B1 (ko) 반도체 메모리에서의 스토리지 노드 콘택 형성방법과 그에따른 구조
US11195837B2 (en) Semiconductor devices including support patterns
US8394680B2 (en) Layout for semiconductor device and method of fabricating the semiconductor device
CN111640746A (zh) 半导体器件及其形成方法、存储器
JP5046519B2 (ja) リセスゲートを有する半導体素子及びその製造方法
US20230171947A1 (en) Semiconductor structure and manufacturing method thereof
WO2022205728A1 (zh) 半导体结构及其制备方法
US20110260225A1 (en) Semiconductor device and method for manufacturing the same
JP4703807B2 (ja) 半導体装置及びその製造方法
US9123576B2 (en) Semiconductor device and method for manufacturing the same
CN111640751A (zh) 半导体器件及其形成方法
KR20040069585A (ko) 랜딩 패드를 포함하는 반도체 장치 및 그 제조방법
CN210778606U (zh) 半导体器件
CN110459507B (zh) 一种半导体存储装置的形成方法
WO2022028175A1 (zh) 一种存储器的形成方法和存储器
US20230050713A1 (en) Semiconductor device and method for forming the wiring structures avoiding short circuit thereof
KR102749002B1 (ko) 집적회로 소자 및 그 제조 방법
CN115915752A (zh) 半导体结构及其制作方法
US11641736B2 (en) Memory device and manufacturing method thereof
US12213300B2 (en) Memory and method for manufacturing memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination