[go: up one dir, main page]

CN111628005A - 一种薄膜晶体管、阵列基板、显示面板及显示装置 - Google Patents

一种薄膜晶体管、阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN111628005A
CN111628005A CN202010512866.6A CN202010512866A CN111628005A CN 111628005 A CN111628005 A CN 111628005A CN 202010512866 A CN202010512866 A CN 202010512866A CN 111628005 A CN111628005 A CN 111628005A
Authority
CN
China
Prior art keywords
thin film
film transistor
via hole
conductive region
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010512866.6A
Other languages
English (en)
Inventor
苏同上
成军
王庆贺
黄勇潮
王海涛
杜生平
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010512866.6A priority Critical patent/CN111628005A/zh
Publication of CN111628005A publication Critical patent/CN111628005A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种薄膜晶体管、阵列基板、显示面板及显示装置，涉及显示技术领域。其中，薄膜晶体管包括有源层、层间绝缘层和金属电极层，有源层包括导体化区域，层间绝缘层位于导体化区域与金属电极层之间的部分设有过孔，在导体化区域宽度方向上，和/或垂直于宽度方向的导体化区域长度方向上，过孔在导体化区域上的正投影至少覆盖导体化区域的2/3。本发明中，由于过孔孔径越大，过孔处接触电阻越小，因此，过孔在导体化区域上的正投影至少覆盖导体化区域的2/3，可以保证过孔与导体化区域有足够大的接触面积，如此，通过增大层间绝缘层上过孔的孔径，可以减小过孔处接触电阻，进而降低薄膜晶体管过孔的RC Delay效应。

Description

一种薄膜晶体管、阵列基板、显示面板及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管、阵列基板、显示面板及显示装置。
背景技术
在现有的薄膜晶体管中，层间绝缘层上设置有用于连接金属电极层和有源层导体化区域的过孔，随着显示器件频率和分辨率的提高，金属电极层厚度增加、线宽减小，相应地，层间绝缘层上该过孔的尺寸通常也较小，因此，过孔处的接触电阻较大，进而使得过孔处的RC Delay效应较为明显，严重影响显示器件的显示效果。
发明内容
本发明提供一种薄膜晶体管、阵列基板、显示面板及显示装置，以解决现有薄膜晶体管中，层间绝缘层上用于连接金属电极层和有源层导体化区域的过孔的尺寸较小，过孔处接触电阻较大，使得过孔处的RC Delay效应明显的问题。
为了解决上述问题，本发明公开了一种薄膜晶体管，包括有源层、层间绝缘层和金属电极层，所述有源层包括导体化区域，所述层间绝缘层位于所述导体化区域与所述金属电极层之间的部分设置有过孔，在所述导体化区域的宽度方向上，和/或垂直于所述宽度方向的所述导体化区域的长度方向上，所述过孔在所述导体化区域上的正投影至少覆盖所述导体化区域的2/3。
可选地，在所述导体化区域的宽度方向上，所述过孔的孔径大于或等于所述导体化区域的宽度。
可选地，在垂直于所述宽度方向的所述导体化区域的长度方向上，所述过孔的孔径大于或等于所述导体化区域的长度。
可选地，所述金属电极层包括源极层和漏极层。
可选地，所述有源层还包括沟道区，所述薄膜晶体管还包括覆盖所述沟道区的栅极绝缘层，以及形成在所述栅极绝缘层上的栅极，所述层间绝缘层覆盖所述栅极。
可选地，所述薄膜晶体管为顶栅薄膜晶体管。
为了解决上述问题，本发明还公开了一种阵列基板，包括上述薄膜晶体管。
为了解决上述问题，本发明还公开了一种显示面板，包括上述阵列基板。
为了解决上述问题，本发明还公开了一种显示装置，包括上述显示面板。
与现有技术相比，本发明包括以下优点：
在本发明实施例中，薄膜晶体管包括有源层、层间绝缘层和金属电极层，有源层包括导体化区域，层间绝缘层位于导体化区域与金属电极层之间的部分设置有过孔，在导体化区域的宽度方向上，和/或垂直于宽度方向的导体化区域的长度方向上，过孔在导体化区域上的正投影至少覆盖导体化区域的2/3。在本发明实施例中，由于过孔的孔径越大，过孔处的接触电阻越小，因此，在导体化区域的宽度方向和/或长度方向上，过孔在导体化区域上的正投影至少覆盖导体化区域的2/3，也即是可以保证过孔与导体化区域有足够大的接触面积，如此，通过增大层间绝缘层上过孔的孔径，可以减小过孔处的接触电阻，进而可以降低薄膜晶体管过孔的RC Delay效应。
附图说明
图1示出了本发明实施例一的一种薄膜晶体管的截面示意图；
图2示出了本发明实施例一的一种薄膜晶体管的局部俯视示意图；
图3示出了本发明实施例一的一种形成有源层后的薄膜晶体管的示意图；
图4示出了本发明实施例一的一种形成栅极绝缘层和栅极后的薄膜晶体管的示意图；
图5示出了本发明实施例一的一种对沟道区以外的有源层部分进行导体化处理后的薄膜晶体管的示意图；
图6示出了本发明实施例一的一种形成层间绝缘层后的薄膜晶体管的示意图；
图7示出了本发明实施例一的一种在层间绝缘层上形成过孔后的薄膜晶体管的示意图；
图8示出了本发明实施例一的一种形成金属电极层后的薄膜晶体管的示意图。
附图标记说明：
10-有源层，101-导体化区域，102-沟道区，20-层间绝缘层，30-金属电极层，301-源极层，302-漏极层，40-栅极绝缘层，50-栅极，01-过孔，W-导体化区域101的宽度，L-导体化区域101的长度，A-过孔01在导体化区域101的宽度方向上的孔径，B-过孔01在导体化区域101的长度方向上的孔径。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例一
图1示出了本发明实施例一的一种薄膜晶体管的截面示意图，图2示出了本发明实施例一的一种薄膜晶体管的局部俯视示意图。参照图1，该薄膜晶体管包括有源层10、层间绝缘层20和金属电极层30，所述有源层10包括导体化区域101，所述层间绝缘层20位于所述导体化区域101与所述金属电极层30之间的部分设置有过孔01，金属电极层30可以通过过孔01实现与导体化区域101之间的连接。参照图1及图2，在所述导体化区域101的宽度方向上，和/或垂直于所述宽度方向的所述导体化区域101的长度方向上，所述过孔01在所述导体化区域101上的正投影至少覆盖所述导体化区域101的2/3。也即是，过孔01在导体化区域101的宽度方向上的孔径A至少是导体化区域101的宽度W的2/3，过孔01在垂直于宽度方向的导体化区域101的长度方向上的孔径B至少是导体化区域101的长度L的2/3。
其中，图1也即是沿导体化区域101的长度方向上截取得到的截面示意图。
在薄膜晶体管的导体化区域101的尺寸不变的情况下，过孔01处的接触电阻与过孔01的孔径呈负相关，也即是过孔01的孔径越小，则过孔01处的接触电阻越大，过孔01的孔径越大，则过孔01处的接触电阻越小。而过孔01处的接触电阻越大，则会导致过孔01处的RCDelay越大，过孔01处的接触电阻越小，则过孔01处的RC Delay越小。因此，在本发明实施例中，在导体化区域101的宽度方向和/长度方向上，过孔01在导体化区域101上的正投影至少覆盖导体化区域101的2/3，也即是可以保证过孔01与导体化区域101有足够大的接触面积，如此，通过增大层间绝缘层20上过孔01的孔径，可以减小过孔01处的接触电阻，进而可以降低薄膜晶体管过孔的RC Delay效应，满足高频、高分辨率显示器件的需求。
可选地，在所述导体化区域101的宽度方向上，所述过孔01的孔径A可以大于或等于所述导体化区域101的宽度W。
可选地，在垂直于所述宽度方向的所述导体化区域101的长度方向上，所述过孔01的孔径B大于或等于所述导体化区域的长度L。
其中，由于过孔01的孔径越大，则过孔01处的接触电阻越小，因此，在过孔01在导体化区域101的宽度方向上的孔径A大于或等于导体化区域101的宽度W，过孔01在导体化区域101的长度方向上的孔径B大于或等于导体化区域101的长度L的情况下，过孔01处的接触电阻可以达到最小，从而可使过孔01处的RC Delay效应降至最低。
可选地，参照图1，所述金属电极层30可以包括源极层301和漏极层302。也即是可以增大层间绝缘层20上用于连接源极层301和导体化区域101的过孔的孔径，从而可使源极层过孔处的接触电阻达到最小，进而使源极层过孔处的RC Delay效应降至最低。另外，可以增大层间绝缘层20上用于连接漏极层302和导体化区域101的过孔的孔径，从而可使漏极层过孔处的接触电阻达到最小，进而使漏极层过孔处的RC Delay效应降至最低。
可选地，参照图1，所述有源层10还可以包括沟道区102，所述薄膜晶体管还包括覆盖所述沟道区102的栅极绝缘层40，以及形成在所述栅极绝缘层40上的栅极50，所述层间绝缘层20覆盖所述栅极50。
可选地，所述薄膜晶体管为顶栅薄膜晶体管。
以下提供一种上述薄膜晶体管的制备方法，包括：
(1)提供衬底基板60。
(2)通过构图工艺，在衬底基板60上形成图案化的有源层10，如图3所示。
(3)在上述基板上依次沉积栅极绝缘材料层和栅极材料层，通过构图工艺，形成图案化的栅极绝缘层40，以及图案化的栅极50，如图4所示。
(4)对沟道区102以外的有源层部分进行导体化处理，使沟道区102以外的有源层部分变成金属，经过导体化处理的有源层部分即为导体化区域101。其中，栅极绝缘层40覆盖有源层10的沟道区102，如图5所示。
(5)在上述基板上沉积层间绝缘层20，其中，层间绝缘层20覆盖有源层10、栅极绝缘层40以及栅极50，如图6所示。
(6)在有源层10的导体化区域101上方，通过构图工艺在层间绝缘层20上形成过孔01，其中，在导体化区域101的宽度方向和/或长度方向上，过孔01在导体化区域101上的正投影至少覆盖导体化区域101的2/3，如图7所示。
(7)在上述基板上同层沉积源极层301和漏极层302，得到金属电极层30。其中，源极层301可以通过过孔01与有源层10的导体化区域101连接，漏极层302也可以通过过孔01与有源层10的导体化区域101连接，如图8所示。
(8)在上述基板上形成钝化层70，其中，钝化层70覆盖金属电极层30以及层间绝缘层20，得到薄膜晶体管，如图1所示。
可以理解的是，上述仅介绍了薄膜晶体管的主要制备流程，在实际应用中，还可以包括其他的常规步骤，本发明实施例对此不作具体限定，上述制备方法并不对本发明构成限定。
在本发明实施例中，薄膜晶体管包括有源层、层间绝缘层和金属电极层，有源层包括导体化区域，层间绝缘层位于导体化区域与金属电极层之间的部分设置有过孔，在导体化区域的宽度方向上，和/或垂直于宽度方向的导体化区域的长度方向上，过孔在导体化区域上的正投影至少覆盖导体化区域的2/3。在本发明实施例中，由于过孔的孔径越大，过孔处的接触电阻越小，因此，在导体化区域的宽度方向和/或长度方向上，过孔在导体化区域上的正投影至少覆盖导体化区域的2/3，也即是可以保证过孔与导体化区域有足够大的接触面积，如此，通过增大层间绝缘层上过孔的孔径，可以减小过孔处的接触电阻，进而可以降低薄膜晶体管过孔的RC Delay效应。
实施例二
本发明实施例还公开了一种阵列基板，包括上述薄膜晶体管。
在本发明实施例中，在阵列基板中，薄膜晶体管包括有源层、层间绝缘层和金属电极层，有源层包括导体化区域，层间绝缘层位于导体化区域与金属电极层之间的部分设置有过孔，在导体化区域的宽度方向，和/或垂直于宽度方向的导体化区域的长度方向上，过孔在导体化区域上的正投影至少覆盖导体化区域的2/3。在本发明实施例中，由于过孔的孔径越大，过孔处的接触电阻越小，因此，在导体化区域的宽度方向和/或长度方向上，过孔在导体化区域上的正投影至少覆盖导体化区域的2/3，也即是可以保证过孔与导体化区域有足够大的接触面积，如此，通过增大层间绝缘层上过孔的孔径，可以减小过孔处的接触电阻，进而可以降低薄膜晶体管过孔的RC Delay效应。
实施例三
本发明实施例还公开了一种显示面板，包括上述阵列基板。
在本发明实施例中，在显示面板的阵列基板中，薄膜晶体管包括有源层、层间绝缘层和金属电极层，有源层包括导体化区域，层间绝缘层位于导体化区域与金属电极层之间的部分设置有过孔，在导体化区域的宽度方向，和/或垂直于宽度方向的导体化区域的长度方向上，过孔在导体化区域上的正投影至少覆盖导体化区域的2/3。在本发明实施例中，由于过孔的孔径越大，过孔处的接触电阻越小，因此，在导体化区域的宽度方向和/或长度方向上，过孔在导体化区域上的正投影至少覆盖导体化区域的2/3，也即是可以保证过孔与导体化区域有足够大的接触面积，如此，通过增大层间绝缘层上过孔的孔径，可以减小过孔处的接触电阻，进而可以降低薄膜晶体管过孔的RC Delay效应。
实施例四
本发明实施例还公开了一种显示装置，包括上述显示面板。
在本发明实施例中，在显示装置的显示面板中，阵列基板的薄膜晶体管包括有源层、层间绝缘层和金属电极层，有源层包括导体化区域，层间绝缘层位于导体化区域与金属电极层之间的部分设置有过孔，在导体化区域的宽度方向，和/或垂直于宽度方向的导体化区域的长度方向上，过孔在导体化区域上的正投影至少覆盖导体化区域的2/3。在本发明实施例中，由于过孔的孔径越大，过孔处的接触电阻越小，因此，在导体化区域的宽度方向和/或长度方向上，过孔在导体化区域上的正投影至少覆盖导体化区域的2/3，也即是可以保证过孔与导体化区域有足够大的接触面积，如此，通过增大层间绝缘层上过孔的孔径，可以减小过孔处的接触电阻，进而可以降低薄膜晶体管过孔的RC Delay效应。
对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种薄膜晶体管、阵列基板、显示面板及显示装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种薄膜晶体管，其特征在于，包括有源层、层间绝缘层和金属电极层，所述有源层包括导体化区域，所述层间绝缘层位于所述导体化区域与所述金属电极层之间的部分设置有过孔，在所述导体化区域的宽度方向上，和/或垂直于所述宽度方向的所述导体化区域的长度方向上，所述过孔在所述导体化区域上的正投影至少覆盖所述导体化区域的2/3。
2.根据权利要求1所述的薄膜晶体管，其特征在于，在所述导体化区域的宽度方向上，所述过孔的孔径大于或等于所述导体化区域的宽度。
3.根据权利要求1所述的薄膜晶体管，其特征在于，在垂直于所述宽度方向的所述导体化区域的长度方向上，所述过孔的孔径大于或等于所述导体化区域的长度。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述金属电极层包括源极层和漏极层。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层还包括沟道区，所述薄膜晶体管还包括覆盖所述沟道区的栅极绝缘层，以及形成在所述栅极绝缘层上的栅极，所述层间绝缘层覆盖所述栅极。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管为顶栅薄膜晶体管。
7.一种阵列基板，其特征在于，包括权利要求1-6任一项所述的薄膜晶体管。
8.一种显示面板，其特征在于，包括权利要求7所述的阵列基板。
9.一种显示装置，其特征在于，包括权利要求8所述的显示面板。
CN202010512866.6A 2020-06-08 2020-06-08 一种薄膜晶体管、阵列基板、显示面板及显示装置 Pending CN111628005A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010512866.6A CN111628005A (zh) 2020-06-08 2020-06-08 一种薄膜晶体管、阵列基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010512866.6A CN111628005A (zh) 2020-06-08 2020-06-08 一种薄膜晶体管、阵列基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN111628005A true CN111628005A (zh) 2020-09-04

Family

ID=72271340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010512866.6A Pending CN111628005A (zh) 2020-06-08 2020-06-08 一种薄膜晶体管、阵列基板、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN111628005A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220278183A1 (en) * 2021-02-26 2022-09-01 Boe Technology Group Co., Ltd. Array substrate, display panel and display device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161998A (ja) * 1993-12-07 1995-06-23 Sony Corp 薄膜半導体装置
CN1929100A (zh) * 2005-09-07 2007-03-14 中华映管股份有限公司 薄膜晶体管的制造方法、薄膜晶体管以及像素结构
CN103022145A (zh) * 2012-10-31 2013-04-03 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法
US20130092924A1 (en) * 2011-10-13 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN103700706A (zh) * 2013-12-16 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置
US20140377905A1 (en) * 2012-08-07 2014-12-25 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the display apparatus
US20150060844A1 (en) * 2013-08-30 2015-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI611587B (zh) * 2016-08-31 2018-01-11 明新科技大學 氧化物薄膜電晶體
CN107636839A (zh) * 2016-07-25 2018-01-26 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制造方法、显示装置
CN107946196A (zh) * 2017-11-28 2018-04-20 合肥鑫晟光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN110506328A (zh) * 2017-04-28 2019-11-26 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161998A (ja) * 1993-12-07 1995-06-23 Sony Corp 薄膜半導体装置
CN1929100A (zh) * 2005-09-07 2007-03-14 中华映管股份有限公司 薄膜晶体管的制造方法、薄膜晶体管以及像素结构
US20130092924A1 (en) * 2011-10-13 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20140377905A1 (en) * 2012-08-07 2014-12-25 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the display apparatus
CN103022145A (zh) * 2012-10-31 2013-04-03 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法
US20150060844A1 (en) * 2013-08-30 2015-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103700706A (zh) * 2013-12-16 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置
CN107636839A (zh) * 2016-07-25 2018-01-26 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制造方法、显示装置
TWI611587B (zh) * 2016-08-31 2018-01-11 明新科技大學 氧化物薄膜電晶體
CN110506328A (zh) * 2017-04-28 2019-11-26 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN107946196A (zh) * 2017-11-28 2018-04-20 合肥鑫晟光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220278183A1 (en) * 2021-02-26 2022-09-01 Boe Technology Group Co., Ltd. Array substrate, display panel and display device
US12016207B2 (en) * 2021-02-26 2024-06-18 Boe Technology Group Co., Ltd. Array substrate, display panel and display device

Similar Documents

Publication Publication Date Title
US9865622B2 (en) Array substrate and a method for manufacturing the same
US11450773B2 (en) Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor
CN108389867A (zh) 阵列基板及阵列基板的制作方法
CN111863841A (zh) 显示基板及其制作方法、显示装置
CN111048524A (zh) 阵列基板及制备方法、显示面板
CN103636001A (zh) 无金的欧姆接触
WO2017118096A1 (zh) 显示基板及其制作方法、显示装置
CN104617111B (zh) 基板及其制造方法、显示装置
CN111244110B (zh) 一种显示面板以及电子装置
US9263467B2 (en) Thin film transistor array panel and manufacturing method thereof
CN111628005A (zh) 一种薄膜晶体管、阵列基板、显示面板及显示装置
CN104362180B (zh) 一种薄膜晶体管及其制作方法、显示基板和显示装置
CN112436020B (zh) 一种显示背板及其制备方法
CN106784015B (zh) 一种薄膜晶体管及其制作方法、显示基板及显示装置
US20190267402A1 (en) Array substrate and manufacturing method for the same
CN110224031A (zh) 改善金属氧化物tft特性的结构与其制作方法
CN104867904B (zh) 导电结构及其制作方法、阵列基板、显示装置
CN104979217B (zh) 阵列基板及其制作方法以及显示装置
WO2014172957A1 (zh) 电路板、其制作方法以及显示装置
CN108886042A (zh) 阵列基板及其制造方法、显示面板和显示设备
CN111029346A (zh) 一种显示面板及其制作方法及电子设备
CN116169171B (zh) Soi-ldmos器件及其制作方法
CN101159250A (zh) 显示元件及其制造方法
CN109659325B (zh) 顶栅型薄膜晶体管基板及其制作方法
JP2000299319A (ja) 半導体素子用電極パッド、半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination