CN111627940B - Cmos图像传感器封装模块及其形成方法、摄像装置 - Google Patents

Abstract

本发明提供一种CMOS图像传感器封装模块及其形成方法、摄像装置。所述CMOS图像传感器封装模块包括像素电路基板、在其第一表面上设置的接合层和信号处理芯片以及在其第二表面上设置的再布线层，互连结构与信号处理芯片的芯片互连端和像素电路基板中读出电路的电路互连端均电连接，再布线层与互连结构电连接，从而实现了信号处理芯片与像素电路基板的电气互连，有利于缩小封装模块整体的尺寸，优化封装模块的结构。所述摄像装置包括上述CMOS图像传感器封装模块。

Description

CMOS图像传感器封装模块及其形成方法、摄像装置

技术领域

本发明涉及图像传感器领域，特别涉及一种CMOS图像传感器封装模块及其形成方法、摄像装置。

背景技术

出于拍摄景物的需要，目前诸如笔记本电脑、平板电脑、智能手机、智能玩具等设备上也配置了数字摄像头。常用的数字摄像头通过摄像镜头，将生成的光学图像投射到感光元件表层，光线被感光元件表层上的滤镜分解成不同的色光，各色光被各滤镜相对应的像素单元感知，并产生不同强度的模拟信号，再由感光元件的电路将这些信号收集起来，模拟信号通过数模转换器转换成为数字信号，再由图像信号处理器(ISP，image signalprocessor)对这些数字信号进行处理，再被送到手机处理器进行处理，然后再被传输到存储卡保存起来，成为屏幕上能够观看的图像。

目前常用的感光元件为背照式CMOS(Complementary Metal OxideSemiconductor，互补金属-氧化物-半导体)图像传感器。与CCD图像传感器相比，CMOS图像传感器能够实现更灵活的图像捕获、更高的灵敏度、更宽的动态范围、更高的分辨率、更低的功耗以及更加优良的系统集成等。并且，光从CMOS图像传感器的背面入射，无需穿过感光元件上的互连层即射向感光元件，减少了光线损失，在单位时间内，单个像素单元能获取的光能量更大，对画质有明显的提升。

但是，随着对CMOS图像传感器的尺寸以及成像质量等方面的要求提高，仍需要进一步优化CMOS图像传感器封装模块的结构。

发明内容

针对上述问题，本发明提供了一种CMOS图像传感器封装模块及其形成方法，以优化CMOS图像传感器封装模块的结构。本发明另外提供了包括所述CMOS图像传感器封装模块的摄像装置。

根据本发明的一方面，提供了一种CMOS图像传感器封装模块，包括：

像素电路基板，其中包括感光区和读出电路区，CMOS图像传感器的像素阵列设置于所述感光区，读出电路设置于所述读出电路区，所述读出电路具有电路互连端，所述像素电路基板包括相对的第一表面和第二表面；接合层和信号处理芯片，所述接合层铺设于所述第一表面，所述信号处理芯片间隔所述接合层设置于所述第一表面上，所述信号处理芯片具有芯片互连端；互连结构，所述互连结构与所述芯片互连端和所述电路互连端均电连接；以及再布线层，铺设于所述第二表面，所述再布线层与所述互连结构电连接。

可选的，所述互连结构包括设置于所述像素电路基板中的第一导电插塞，所述第一导电插塞电连接所述电路互连端和所述再布线层。

可选的，所述互连结构包括贯穿所述像素电路基板和所述接合层的第二导电插塞，所述第二导电插塞电连接所述芯片互连端和所述再布线层。

可选的，所述互连结构包括设置于所述像素电路基板中的第三导电插塞和设置于所述第一表面上的电连接件，所述第三导电插塞电连接所述电路互连端和所述电连接件，所述电连接件与所述芯片互连端电连接。

可选的，所述电连接件包括设置于所述第一表面的表面接触垫和叠加于所述表面接触垫上且位于所述接合层中的电连接块，所述第三导电插塞的两端分别与所述电路互连端和所述表面接触垫电连接，所述电连接块与所述表面接触垫和所述芯片互连端均电连接。

可选的，所述信号处理芯片对应于所述读出电路区设置于所述第一表面上。

可选的，所述CMOS图像传感器封装模块还包括封装层，所述封装层设置于所述第一表面上，且覆盖所述接合层以及所述信号处理芯片。

可选的，所述CMOS图像传感器封装模块还包括伪芯片，所述伪芯片间隔所述接合层设置于所述第一表面上，所述封装层还覆盖所述伪芯片。

可选的，入射光被设定为从所述第二表面一侧进入所述像素阵列，所述伪芯片对应于所述感光区设置于所述第一表面上。

可选的，所述CMOS图像传感器为背照式CMOS图像传感器。

可选的，所述接合层包括胶黏材料。

可选的，所述接合层的材料为干膜。

可选的，所述再布线层包括再布线以及与所述再布线电连接的焊垫。

根据本发明的另一方面，提供了一种摄像装置，包括上述CMOS图像传感器封装模块。

根据本发明的再一方面，提供了一种CMOS图像传感器封装模块的形成方法，其特征在于，包括以下步骤：

提供像素电路基板和信号处理芯片，所述像素电路基板包括感光区和读出电路区，CMOS图像传感器的像素阵列设置于所述感光区，读出电路设置于所述读出电路区，所述读出电路具有电路互连端，所述像素电路基板包括相对的第一表面和第二表面，所述信号处理芯片具有芯片互连端；利用接合层接合所述信号处理芯片与所述像素电路基板，所述接合层铺设于所述第一表面；形成互连结构，所述互连结构与所述芯片互连端和所述电路互连端均电连接；以及形成再布线层于所述第二表面，所述再布线层与所述互连结构电连接。

可选的，形成所述互连结构的方法包括：

在所述像素电路基板中形成第一导电插塞，以电连接所述电路互连端和所述再布线层。

可选的，形成所述互连结构的方法包括：

在所述像素电路基板和所述接合层中形成第二导电插塞，以电连接所述芯片互连端与所述再布线层。

可选的，在形成所述再布线层之前，所述CMOS图像传感器封装模块的形成方法还包括：在所述第一表面上形成封装层，所述封装层覆盖所述接合层和所述信号处理芯片。

可选的，在形成所述封装层之前，还利用所述接合层接合伪芯片与所述像素电路基板，所述封装层还覆盖所述伪芯片。

可选的，所述信号处理芯片对应于所述读出电路区接合于所述第一表面上，入射光被设定为从所述第二表面一侧进入所述像素阵列，所述伪芯片对应于所述感光区接合于所述第一表面上。

本发明提供的CMOS图像传感器封装模块，实现了信号处理芯片与像素电路基板的电气互连，信号处理芯片设置于像素电路基板上，不需要在基板上设置同样功能的信号处理电路，有利于不降低成像质量的前提下缩小封装模块整体的尺寸，优化封装模块的结构。

本发明提供的摄像装置包括上述CMOS图像传感器封装模块，从而具有与上述CMOS图像传感器封装模块相同或类似的优点。

本发明提供的CMOS图像传感器封装模块的形成方法，可形成上述CMOS图像传感器封装模块。其中，信号处理芯片接合设置在像素电路基板上，不需要在基板上设置同样功能的信号处理电路，有利于缩小模块整体尺寸。此外，接合设置的信号处理芯片有利于提供更佳的运算能力以及成像质量，并且接合时即摒弃晶圆上的缺陷芯片，相对于晶圆级键合方式工艺难度较低。

附图说明

图1是本发明一实施例的CMOS图像传感器封装模块的形成方法中像素电路基板的剖面示意图。

图2是本发明一实施例的CMOS图像传感器封装模块的形成方法中在像素电路基板上形成接合层和信号处理芯片后的剖面示意图。

图3是本发明一实施例的CMOS图像传感器封装模块的形成方法中形成互连结构后的剖面示意图。

图4是本发明一实施例的CMOS图像传感器封装模块的形成方法中形成再布线层后的剖面示意图。

图5是本发明一实施例的CMOS图像传感器封装模块的剖面示意图。

附图标记说明：

100-像素电路基板；200-信号处理芯片；100a-第一表面；100b-第二表面；101-电路互连端；201-芯片互连端；300-接合层；110-互连结构；111-第一导电插塞；112-第二导电插塞；113-第三导电插塞；120-电连接件；121-表面接触垫；122-电连接块；400-封装层；500-再布线层；10-伪芯片。

具体实施方式

目前的CMOS图像信号处理器常通过SOC(system on chip)技术集成在设置感光元件的像素电路基板上，或者通过晶圆级键合方式(多数采用金属和氧化物混合键合)与设置感光元件的像素电路基板键合在一起，工艺难度大，成本高，而且晶圆级键合方式使两个晶圆键合在一起，对信号处理晶圆上的缺陷芯片的处理难度很大，同样会增加成本。随着对CMOS图像传感器的封装模块的尺寸、成本等方面的要求提高，CMOS图像传感器的封装结构和封装方法仍需要改进。

基于上述研究，本发明提供一种CMOS图像传感器封装模块，在像素电路基板表面接合了信号处理芯片，并形成互连结构使其与信号处理芯片的芯片互连端和读出电路的电路互连端均电连接，另外在像素电路基板的第二表面形成与互连结构电连接的再布线层，实现了信号处理芯片与像素电路基板的电气互连，优化了封装模块的结构。独立的信号处理芯片有利于提供更佳的运算能力以及成像质量，并且接合时即摒弃了晶圆上的缺陷芯片，相对于晶圆级键合方式工艺难度较低。信号处理芯片接合在像素电路基板上，可以增加像素电路基板的设计余量，有利于缩小封装模块的整体尺寸。

以下结合附图和具体的实施例对本发明的CMOS图像传感器封装模块及其形成方法、摄像装置作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。应当理解，下述实施例仅是应用本发明的示例性的具体实施方式，并不构成对本发明保护范围的限制。

需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。除非另有其它说明，否则不同附图中的相应的数字和标号通常涉及相应的部件。并且，下文中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。

本实施例首先介绍一种CMOS图像传感器封装模块。参照图4，本实施例的CMOS图像传感器封装模块包括像素电路基板100、接合层300和信号处理芯片200等多个部分。具体的，像素电路基板100内布置有感光区Ⅰ和读出电路区Ⅱ(图4示意出了感光区Ⅰ和读出电路区Ⅱ的位置，感光区Ⅰ和读出电路区Ⅱ的范围可以不限于图中所示区域)，CMOS图像传感器的像素阵列设置于所述感光区Ⅰ，此处CMOS图像传感器的像素阵列指的是CMOS图像传感器的包括光电二极管的像素单元组成的阵列，读出电路设置于所述读出电路区Ⅱ，光电二极管和读出电路具体利用半导体工艺形成于对应区域的像素电路基板100内。所述读出电路具有用于互连的电连接端，本实施例如图4中的电路互连端101，便于说明，本实施例的像素电路基板100包括相对的第一表面100a和第二表面100b。所述接合层300铺设于像素电路基板100的第一表面100a，所述信号处理芯片200通过接合层300设置于所述第一表面100a上方，在第二表面100b铺设了再布线层(RDL)500。在另一实施例中，也可以设置在第二表面信号处理芯片，而在与之相对的另一侧设置再布线层。

所述信号处理芯片200具有芯片互连端201。所述芯片互连端201对应于一设置于信号处理芯片2000表面的接触垫，所述芯片互连端201的接触垫暴露于信号处理芯片200的表面或者被较薄的介质材料覆盖。

像素电路基板100可以是在衬底上制造CMOS图像传感器的基板，所述衬底例如是硅衬底或绝缘体上硅(SOI)衬底等，衬底的材料还可以包括锗、锗化硅、碳化硅、砷化镓、镓化铟或其他Ⅲ、Ⅴ族化合物，所述衬底例如为硅晶圆。由于已知的优点，本实施例中的CMOS图像传感器优选为背照式CMOS图像传感器。背照式CMOS图像传感器在衬底的背面一侧(即衬底上制作光电二极管时的相反一侧)，通常会进行减薄并设置用于平坦化的介质层、用于得到不同颜色光线的滤色层(图中未示出)以及用于增加光入射量的透镜层(图中未示出)，在衬底的正面一侧(即依次制作光电二极管和互连层的一侧)，像素电路基板包括设置有众多光电二极管的感光层，感光层中可设置数百万个阵列分布的像素单元(pixel cellorpixelunit)，每个像素单元例如包括一个光电二极管和多个用作驱动电路的MOS晶体管，在工作时，光从透镜层入射，经过滤色层和介质层进入感光层内的像素单元，形成光电流。在像素电路基板中，根据功能不同可设置多个不同的区域，通常将像素单元设置于感光区Ⅰ，而在感光区Ⅰ的周围设置外围电路，从而感光区Ⅰ和读出电路区Ⅱ也分别对应于像素电路基板100表面上的不同区域。形成于感光层上的互连层可包括叠置在一起的多层互连金属层和连接相邻两层互连金属层的插塞层，互连层用于电连接光电二极管、驱动电路和外围电路，以对光电二极管的光电流信号进行处理。外围电路具体又可以包括模拟信号处理电路、模数转换电路、数字逻辑电路以及读出电路等，其中读出电路设置于读出电路区Ⅱ，在读出电路区Ⅱ，像素电路基板100上处理完毕的数字图像信号被输出，或者用于传输其它信号，输出的数字图像信号进入图像信号处理电路(Image Signal Processor，ISP)或者图像信号处理芯片被进一步处理。关于像素阵列基板的具体结构也可以参考公开技术实施。在另一实施例中，CMOS图像传感器也可采用前照式CMOS图像传感器，或者采用堆栈式CMOS图像传感器。

本实施例中，例如以像素电路基板100形成互连层的一侧表面作为第一表面100a，而将光入射的一侧表面作为第二表面100b，对应于所述读出电路区Ⅱ所述像素电路基板100沿第二表面100b向第一表面100a的方向依次可包括介质层、电路元件层以及互连层(也可包括透镜层和滤色层，图中未示出)，介质层可以用于平坦化基板的表面并作为电隔离层，电路元件层包括上述读出电路，电路元件层可以与感光区Ⅰ的感光层一起制作，互连层叠加于电路元件层上并在其中设置了读出电路的电连接端，所述读出电路可包括多个电连接端，示例的，其中包括电路互连端101，所述电路互连端101用于读出电路与信号处理芯片200互连，以执行输出图像数字信号至信号处理芯片200或者其它需要与信号处理芯片200互连后具备的功能。

本实施例，信号处理芯片200设置在像素电路基板100的第一表面100a一侧，信号处理芯片200可以是图像信号处理器(ISP)或者数字信号处理器(DSP)等。以图像信号处理器为例，它可以处理像素电路基板100的输出数据，例如进行自动曝光控制(AEC)、自动增益控制(AGC)、自动白平衡(AWB)、色彩校正、镜头校正(Lens Shading)、伽马(Gamma)校正、祛除坏点、自动黑平衡(Auto Black Level)等处理。

信号处理芯片200为独立设计和制作(相对于集成在像素电路基板上的信号处理电路)的芯片，具体可以是待封装的裸芯片(不同于晶圆上未切割的芯片)，相对于集成在像素电路基板上的信号处理电路具有更佳的运算能力以及成像质量，在用于手机等相机设备时，独立的信号处理芯片可以由手机商向芯片提供商定制，有助于实现与相机其他组件更佳的契合度，并且还有利于像素电路基板横向尺寸的缩小，从而缩小封装模块整体尺寸。此外，相对于晶圆级键合方式可以摒弃晶圆上的缺陷芯片，工艺难度较低。可以理解，本实施例重点说明的是包括像素电路基板100及在其第一表面100a设置信号处理芯片200的CMOS图像传感器封装模块，但并不表示本实施例的CMOS图像传感器封装模块仅包括上述部件，像素电路基板100上也可以设置/接合有其他芯片(例如模拟信号处理芯片、模数转换芯片、逻辑芯片等等)，或者设置有其他器件(例如功率器件、双极型器件、电阻、电容等等)，本领域公知的器件和连接关系也可包含在其中。

信号处理芯片200间隔铺设于第一表面100a的接合层300与像素电路基板100相对固定。接合层300的材料可包括氧化物或其他合适的材料。例如，可以是键合材料，即通过熔融键合或真空键合等方式将上述信号处理芯片200键合于像素电路基板100的第一表面100a而成。接合层300还可以包括胶黏材料，例如是粘片膜(DieAttachFilm，DAF)或干膜(dry film)，即通过黏结方式将上述信号处理芯片200接合在像素电路基板100的第一表面100a。本实施例中接合层300优选采用干膜，干膜属于粘性的光致抗蚀膜，通过紫外线的照射后能够发生聚合反应形成一种稳定的物质附着于粘着面，信号处理芯片200则可以黏附在干膜的上表面。优选方案中，信号处理芯片200对应于像素电路基板100的读出电路区Ⅱ设置在像素电路基板100的第一表面100a上，以避免对感光区Ⅰ的影响，但不限于此，在不影响光线入射到感光区的像素阵列的前提下，信号处理芯片200也可以接合在第一表面100a上的其它区域。

上述CMOS图像传感器封装模块还包括设置于所述第一表面100a上方的封装层400，所述封装层400例如是可塑材料，从而在成型过程中能软化或流动以制成一定形状，所述封装层400的材料还可发生化学反应而交联固化。作为示例，所述封装层400例如是热固性树脂，较佳地可使用环氧树脂作为封装层400。封装层400中可包括填料物质，还可包括各种添加剂。

通常像素电路基板100的第一表面100a内，对应于感光区Ⅰ的面积较大，相对而言于对应外围电路的面积较小，因而为了优化封装效果，在接合层300上对应于感光区Ⅰ，还可以接合伪芯片(dummy chip)10，并使得封装层400还覆盖伪芯片10，伪芯片例如是硅芯片。此外，根据像素电路基板100的具体情况以及伪芯片的尺寸选择，可以在像素电路基板100上接合一个或多个伪芯片，伪芯片10有助于控制封装模块的翘曲度。需要说明的是，当伪芯片10对应于感光区Ⅰ设置时，应不影响到入射光线，例如，入射光被设定为从像素电路基板100的第二表面100b一侧进入所述像素阵列时，则所述伪芯片10可以对应于所述感光区Ⅰ设置于第一表面100a上。

本实施例的CMOS图像传感器封装模块还包括互连结构110，互连结构110与读出电路的电路互连端101电连接，并将信号处理芯片200的芯片互连端201电连接并接入像素电路基板100中。互连结构110可以包括设置在像素电路基板100和接合层中的一个以上的电接触、电连接件以及在它们之间形成的电连接线。本实施例中，互连结构110设置于像素电路基板100内以及其第一表面100a上，并与信号处理芯片200的芯片互连端201和读出电路的电路互连端101均电连接。作为示例，信号处理芯片200上芯片互连端201对应的接触垫可朝向第一表面100a设置。

具体的，本发明一实施例中，互连结构110可包括设置于所述像素电路基板100中的第一导电插塞111，所述第一导电插塞111的一端接触电连接读出电路的电路互连端101，另一端朝向于第二表面100b与再布线层500电连接。本发明一实施例中，互连结构110包括第二导电插塞112，所述第二导电插塞112的一端接触电连接信号处理芯片200的芯片互连端201，另一端也朝向于第二表面100b与再布线层500电连接。参照图4，本实施例中，互连结构110既包括上述第一导电插塞111，也包括上述第二导电插塞112。

应理解，本发明不限于此，在其它实施例中，互连结构110还可以具有其它形式，例如，参照图5，本发明一实施例中，互连结构110包括设置于所述像素电路基板100中的第三导电插塞113和设置于所述第一表面100a上的电连接件120，所述第三导电插塞113电连接读出电路的电路互连端101和所述电连接件120，所述电连接件120与信号处理芯片200的芯片互连端201电连接。具体的，所述电连接件120包括设置于像素电路基板100第一表面100a的表面接触垫121和叠加于所述表面接触垫121上且位于所述接合层300中的电连接块122，所述第三导电插塞113的两端分别与读出电路的电路互连端101和设置在第一表面100a上的表面接触垫121电连接，而所述电连接块122与所述表面接触垫121和信号处理芯片200的芯片互连端201均接触电连接。在该实施例中，互连结构110还可包括上述第一导电插塞111，以便与第二表面100b的再布线层电连接。

本实施例的CMOS图像传感器封装模块还包括在像素电路基板100的第二表面100b铺设的再布线层500(或重布线层，RDL)。具体的，如图4所示，再布线层500可通过覆盖第一导电插塞111和第二导电插塞112朝向第二表面100b的端部从而与互连结构110电连接。所述再布线层500可包括再布线以及与所述再布线电连接的焊垫(I/O pad)。所述焊垫用于与其它外部信号或装置连接，以对所述再布线传输的电信号进行处理或控制。为了避免对感光区Ⅰ入射光的影响，再布线层500优选对应于像素电路基板100的外围区域铺设于所述第二表面100b上。

需要说明的是，附图中互连结构110、再布线层500仅为示例，例如在某些实施例中，再布线层可分别与第一导电插塞111和第二导电插塞112连接。互连结构110和再布线层中的每一个和它们之间的电气连接可以依据具体电路设计，实现预设的功能，并不以图中所示限定。

本实施例的CMOS图像传感器封装模块，实现了信号处理芯片200与像素电路基板100的电气互连，并且有利于缩小像素电路基板的尺寸，从而模块整体尺寸较小。此外，信号处理芯片为独立(相对于形成在像素电路基板中)的芯片，一方面有利于提供更佳的运算能力以及成像质量，另一方面可以在接合前即摒弃晶圆上的缺陷芯片，相对于晶圆级键合方式工艺难度降低。

本实施例另外介绍一种CMOS图像传感器封装模块的形成方法。可用于制作上述CMOS图像传感器封装模块。

图1是本发明一实施例的CMOS图像传感器封装模块的形成方法中像素电路基板的剖面示意图。参照图1，本实施例中CMOS图像传感器封装模块的形成方法包括第一步骤，提供像素电路基板100和信号处理芯片200，所述像素电路基板100中设置有感光区Ⅰ和读出电路区Ⅱ，CMOS图像传感器的像素阵列设置于所述感光区Ⅰ，读出电路设置于所述读出电路区Ⅱ，所述读出电路具有电路互连端101，所述像素电路基板100包括相对的第一表面100a和第二表面100b。

信号处理芯片200例如是图像信号处理(ISP)芯片，其包括芯片互连端201。关于像素电路基板100和信号处理芯片200各自的特征可参照上述关于CMOS图像传感器封装模块的描述。此外，第一步骤中还可以提供一个或多个伪芯片10，以后续与信号处理芯片200的接合位置对应接合在像素电路基板100的表面，以便于控制封装模块总体的翘曲度。本实施例中，CMOS图像传感器例如是背照式的，其中入射光可以从像素电路基板100的第一表面100a或者第二表面100b进入像素单元内的光电二极管。由于光电二极管形成于感光区，因而可以将信号处理芯片对应于像素电路基板100的外围区域接合或者接合在与入射面相反的一侧表面上，避免对感光性能的影响。

图2是本发明一实施例的CMOS图像传感器封装模块的形成方法中在像素电路基板上形成接合层和信号处理芯片后的剖面示意图。参照图2，本实施例中CMOS图像传感器封装模块的形成方法包括第二步骤，利用接合层300接合信号处理芯片200与像素电路基板100，所述接合层300铺设于像素电路基板100的第一表面100a。

具体的，可以采用键合方式诸如熔融键合、真空键合的方法使像素电路基板100与信号处理芯片200键合在一起，此处接合层300的材料为键合材料(例如氧化硅、氮氧化硅等)；但不限于此，本实施例也可以采用黏合加光(或热)固化的方式使像素电路基板与信号处理芯片黏结在一起，此处接合层300包括胶黏材料，例如粘片膜或干膜。为了方便信号处理芯片200与像素电路基板100内的读出电路电连接，信号处理芯片200的芯片互连端201所在表面可朝向像素电路基板100的第一表面100a的方位键合或黏结在一起。优选方案中，信号处理芯片200被设置在像素电路基板100的外围区域，例如读出电路区Ⅱ，以避免对感光区Ⅰ像素单元的影响。而为了控制封装模块的翘曲度，还可在在感光区Ⅰ利用接合层300键合或黏结一个或多个伪芯片10(例如硅芯片)，伪芯片10接合于与光入射相反的一侧表面，本实施例中，第二表面100b例如是光入射的表面，从而伪芯片10可以对应于感光区Ⅰ设置在第一表面100a。

为了保护像素电路基板100、信号处理芯片200以及它们之间的电气连接，使信号处理芯片200更稳固，参照图2，本实施例的CMOS图像传感器封装模块的形成方法在像素电路基板100的第一表面100a上接合信号处理芯片200和伪芯片10后，还在第一表面100a上方形成了封装层400。所述封装层400覆盖第一表面100a上暴露的接合层300、信号处理芯片200、伪芯片10。封装层400可包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅等无机绝缘材料，也可包括诸如聚碳酸脂、聚对苯二甲酸乙二醇酯、聚醚砜、聚苯醚、聚酰胺、聚醚酰亚胺、甲基丙烯酸树脂或环聚烯烃系树脂等热塑性树脂，也可包括诸如环氧树脂、酚醛树脂、脲醛树脂、甲醛树脂、聚氨酯、亚克力树脂、乙烯酯树脂、酰亚胺类树脂、尿素树脂或三聚氰胺树脂等热固性树脂，也可包括诸如聚苯乙烯、聚丙烯腈等有机绝缘材料。封装层400可通过例如化学气相沉积工艺或者注塑工艺形成。

图3是本发明以实施例的CMOS图像传感器封装模块的形成方法中形成互连结构后的剖面示意图。参照图3，本实施例的CMOS图像传感器封装模块的形成方法包括第三步骤，形成互连结构110，使所述互连结构110与信号处理芯片200的芯片互连端201和读出电路的电路互连端101均电连接。

互连结构110可包括形成于像素电路基板100和接合层300中的一个以上的电接触、电连接结构以及在它们之间形成的电连接线。本发明一实施例中形成互连结构110的方法包括在像素电路基板100中形成第一导电插塞111，以利用所述第一导电插塞111电连接读出电路的电路互连端101和后续在像素电路基板100的第二表面100b形成的再布线层。本发明另一实施例中，形成互连结构110的方法包括在像素电路基板100和所述接合层300中(例如以贯穿二者的方式)形成第二导电插塞112，以电连接信号处理芯片200的芯片互连端201与后续在像素电路基板100的第二表面100b形成的再布线层。本实施例以形成如图4所示的CMOS图像传感器封装模块为例，互连结构110包括上述第一导电插塞111和第二导电插塞112。所述第一导电插塞111的一端接触电连接像素电路基板100中读出电路的电路互连端101，另一端暴露于第二表面100b，所述第二导电插塞112的一端接触电连接信号处理芯片200的芯片互连端201，另一端也暴露于第二表面100a，互连结构110与信号处理芯片200的芯片互连端201和读出电路的电路互连端101均电连接。

第一导电插塞111和第二导电插塞112可以利用本领域公开的方法形成。作为示例，可包括以下步骤：首先，在像素电路基板100的第二表面100b利用光罩及刻蚀工艺形成第一通孔和第二通孔，具体使所述第一通孔穿过部分厚度的像素电路基板10以从第二表面100b一侧暴露出读出电路的电路互连端101，并使所述第二通孔穿过像素电路基板100和接合层300以从第二表面100b一侧暴露出信号处理芯片200的芯片互连端201，第一通孔和第二通孔优选在像素电路基板100的读出电路区Ⅱ形成，以避免对感光区Ⅰ的感光层的影响；然后，在上述第一通孔和第二通孔中填充导电材料以分别形成第一导电插塞111和第二导电插塞112，填充导电材料可利用物理气相沉积(PVD)、化学气相沉积(CVD)或者电镀工艺等公开填孔方法，所述导电材料可选择含有钴、钼、铝、铜、钨等元素的金属或合金，所述导电材料还可以选择金属硅化物(如硅化钛、硅化钨、硅化钴等)或者金属氮化物(如氮化钛)等等。但形成第一导电插塞111和第二导电插塞112并不限于上述方法，例如，在另一实施例中，也可以在形成第一通孔继而填充导电材料以得到第一导电插塞111后，再形成第二通孔继而填充导电材料以得到第二导电插塞112。此外，在形成上述第一导电插塞111和第二导电插塞112后，可以利用CMP工艺去除覆盖在第二表面100b上的导电材料。

图4是本发明一实施例的CMOS图像传感器封装模块的形成方法中形成再布线层后的剖面示意图。参照图4，本实施例的CMOS图像传感器封装模块的形成方法包括第四步骤，形成再布线层500于像素电路基板100的第二表面100b，使所述再布线层500与上述互连结构110电连接。

具体的，所述再布线层500可覆盖于像素电路基板100位于第二表面100b的介质层上，并与上述第一导电插塞111和第二导电插塞112接触电连接，从而使得再布线层500与互连结构110电连接。再布线层500的形成过程例如是先在像素电路基板100的第二表面100b利用物理气相沉积(PVD)、原子层沉积(ALD)或者化学气相沉积(CVD)等工艺沉积金属层，然后进行图形化处理以形成再布线层500。再布线层500也可以采用本领域的公开方法制作。

上述再布线层500进一步可包括再布线以及与所述再布线电连接的焊垫(I/Opad)，再布线层500可以根据设计要求对信号处理芯片200和像素电路基板100的电气连接进行重新布局。与所述再布线电连接的焊垫可用于再布线层与封装模块的外部信号或装置连接，以对再布线传输的电信号进行处理或控制。

在另一实施例中，要形成的是如图5所示的CMOS图像传感器封装模块，与上述CMOS图像传感器封装模块(如图4所示)的形成方法相比，主要不同在于：在接合信号处理芯片200与像素电路基板100之前，从像素电路基板100的第一表面100a一侧依次形成了第三导电插塞113和与之电连接的表面接触垫121，第三导电插塞113的另一端电连接读出电路的电路互连端101；在接合信号处理芯片200于第一表面100a上之后，在接合层300中形成暴露表面接触垫121和芯片互连端201接触垫的开口，继而利用电镀或化学镀工艺在该开口中形成电连接块122使其与表面接触垫121和芯片互连端201接触电连接；在形成封装层400之后，再在像素电路基板100中形成第一导电插塞111。所形成的互连结构110包括第一导电插塞111和电连接件120(具体包括表面接触垫121和电连接块122)，并且，互连结构110与信号处理芯片200的芯片互连端201、读出电路的电路互连端101以及再布线层500均电连接。

利用本实施例提供的CMOS图像传感器封装模块的形成方法，实现了信号处理芯片200与像素电路基板100的电气互连，可以增加像素电路基板100的设计余量，有利于缩小模块整体的尺寸。此外，信号处理芯片200为接合设置的芯片，一方面有利于提供更佳的运算能力以及成像质量，另一方面在与像素电路基板接合前即摒弃了信号处理晶圆上的缺陷芯片，相对于晶圆级键合方式工艺难度较低。

本发明实施例还提供一种摄像装置，具备本发明实施例所述的CMOS图像传感器封装模块。本发明实施例的摄像装置可以是微型相机、数码相机、也可以是具有微型相机功能的手机、平板、笔记本电脑、智能眼镜、数字头盔、监视器等各种电子设备。本发明实施例的摄像装置，由于采用了本发明实施例的CMOS图像传感器封装模块，有助于实现较小的尺寸以及较佳的图像质量。

本实施例中的方法和结构采用递进的方式描述，在后的方法和结构重点描述说明的是与在前的方法和结构的不同之处，相关之处可以参照理解。

上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (20)

1.一种CMOS图像传感器封装模块，其特征在于，包括：

像素电路基板，其中包括感光区和读出电路区，CMOS图像传感器的像素阵列设置于所述感光区，读出电路设置于所述读出电路区，所述读出电路具有电路互连端，所述像素电路基板包括相对的第一表面和第二表面；

接合层和信号处理芯片，所述接合层铺设于所述第一表面，所述信号处理芯片间隔所述接合层设置于所述第一表面上，所述信号处理芯片具有芯片互连端，所述信号处理芯片暴露出周围的所述第一表面的区域；

封装层，所述封装层设置于所述第一表面上，且覆盖所述信号处理芯片以及所述信号处理芯片周围的所述第一表面的区域；

互连结构，所述互连结构与所述芯片互连端和所述电路互连端均电连接；以及

再布线层，铺设于所述第二表面，所述再布线层与所述互连结构电连接。

2.如权利要求1所述的CMOS图像传感器封装模块，其特征在于，所述互连结构包括设置于所述像素电路基板中的第一导电插塞，所述第一导电插塞电连接所述电路互连端和所述再布线层。

3.如权利要求1所述的CMOS图像传感器封装模块，其特征在于，所述互连结构包括贯穿所述像素电路基板和所述接合层的第二导电插塞，所述第二导电插塞电连接所述芯片互连端和所述再布线层。

4.如权利要求1所述的CMOS图像传感器封装模块，其特征在于，所述互连结构包括设置于所述像素电路基板中的第三导电插塞和设置于所述第一表面上的电连接件，所述第三导电插塞电连接所述电路互连端和所述电连接件，所述电连接件与所述芯片互连端电连接。

5.如权利要求4所述的CMOS图像传感器封装模块，其特征在于，所述电连接件包括设置于所述第一表面的表面接触垫和叠加于所述表面接触垫上且位于所述接合层中的电连接块，所述第三导电插塞的两端分别与所述电路互连端和所述表面接触垫电连接，所述电连接块与所述表面接触垫和所述芯片互连端均电连接。

6.如权利要求1所述的CMOS图像传感器封装模块，其特征在于，所述信号处理芯片对应于所述读出电路区设置于所述第一表面上。

7.如权利要求1所述的CMOS图像传感器封装模块，其特征在于，所述封装层覆盖所述接合层以及所述信号处理芯片。

8.如权利要求7所述的CMOS图像传感器封装模块，其特征在于，还包括伪芯片，所述伪芯片间隔所述接合层设置于所述第一表面上，所述封装层还覆盖所述伪芯片。

9.如权利要求8所述的CMOS图像传感器封装模块，其特征在于，入射光被设定为从所述第二表面一侧进入所述像素阵列，所述伪芯片对应于所述感光区设置于所述第一表面上。

10.如权利要求1所述的CMOS图像传感器封装模块，其特征在于，所述CMOS图像传感器为背照式CMOS图像传感器。

11.如权利要求1所述的CMOS图像传感器封装模块，其特征在于，所述接合层包括胶黏材料。

12.如权利要求11所述的CMOS图像传感器封装模块，其特征在于，所述接合层的材料为干膜。

13.如权利要求1所述的CMOS图像传感器封装模块，其特征在于，所述再布线层包括再布线以及与所述再布线电连接的焊垫。

14.一种摄像装置，其特征在于，包括如权利要求1至13任一项所述的CMOS图像传感器封装模块。

15.一种CMOS图像传感器封装模块的形成方法，其特征在于，包括：

提供像素电路基板和信号处理芯片，所述像素电路基板包括感光区和读出电路区，CMOS图像传感器的像素阵列设置于所述感光区，读出电路设置于所述读出电路区，所述读出电路具有电路互连端，所述像素电路基板包括相对的第一表面和第二表面，所述信号处理芯片具有芯片互连端；

利用接合层接合所述信号处理芯片与所述像素电路基板，所述接合层铺设于所述第一表面，所述信号处理芯片暴露出周围的所述第一表面的区域；

形成互连结构，所述互连结构与所述芯片互连端和所述电路互连端均电连接；

在所述第一表面上形成封装层，所述封装层覆盖所述信号处理芯片以及所述信号处理芯片周围的所述第一表面的区域；以及

形成再布线层于所述第二表面，所述再布线层与所述互连结构电连接。

16.如权利要求15所述的CMOS图像传感器封装模块的形成方法，其特征在于，形成所述互连结构的方法包括：

在所述像素电路基板中形成第一导电插塞，以电连接所述电路互连端和所述再布线层。

17.如权利要求15所述的CMOS图像传感器封装模块的形成方法，其特征在于，形成所述互连结构的方法包括：

在所述像素电路基板和所述接合层中形成第二导电插塞，以电连接所述芯片互连端与所述再布线层。

18.如权利要求15所述的CMOS图像传感器封装模块的形成方法，其特征在于，所述封装层覆盖所述接合层和所述信号处理芯片。

19.如权利要求18所述的CMOS图像传感器封装模块的形成方法，其特征在于，在形成所述封装层之前，还利用所述接合层接合伪芯片与所述像素电路基板，所述封装层还覆盖所述伪芯片。

20.如权利要求19所述的CMOS图像传感器封装模块的形成方法，其特征在于，所述信号处理芯片对应于所述读出电路区接合于所述第一表面上，入射光被设定为从所述第二表面一侧进入所述像素阵列，所述伪芯片对应于所述感光区接合于所述第一表面上。