CN111613170A - 移位寄存单元及其驱动方法、栅极驱动电路、显示装置 - Google Patents

Abstract

本发明提供一种移位寄存单元及其驱动方法、栅极驱动电路、显示装置。移位寄存单元，包括：输入子电路、上拉子电路、下拉子电路、第一控制子电路、第二控制子电路和第三控制子电路；第一控制子电路配置为，响应于第二时钟信号端的控制，向正向扫描控制端的信号传输至下拉控制节点；以及响应于第三时钟信号端的控制，将反向扫描控制端的信号传输至下拉控制节点；第二控制子电路配置为，响应于下拉控制节点电位的控制，将第一电源端与下拉节点导通，以及响应于上拉控制节点电位的控制，将第二电源端与下拉节点导通；第三控制子电路配置为，响应于上拉节点电位的控制，将第一电源端与上拉控制节点导通、将下拉节点与第二电源端导通。

Description

移位寄存单元及其驱动方法、栅极驱动电路、显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种移位寄存单元及其驱动方法、栅极驱动电路和显示装置。

背景技术

阵列基板行驱动(Gate Driver On Array，简称GOA)是一种将栅极驱动电路集成在阵列基板上的技术，栅极驱动电路包括多个移位寄存单元，每个移位寄存单元对应一行栅线。目前的移位寄存单元在其工作的充电阶段，上拉节点和下拉节点会同时充电，导致上拉节点的电位升高时，又会被下拉节点所控制的下拉晶体管所拉低，从而导致移位寄寸单元的驱动能力下降。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种移位寄存单元及其驱动方法、栅极驱动电路和显示装置。

为了实现上述目的，本发明提供一种移位寄存单元，包括：输入子电路、上拉子电路、下拉子电路、第一控制子电路、第二控制子电路和第三控制子电路；所述输入子电路、所述第三控制子电路、所述上拉子电路连接于上拉节点，所述第二控制子电路、所述第三控制子电路和所述下拉子电路连接于下拉节点；所述第二控制子电路、所述第三控制子电路和所述下拉子电路连接于上拉控制节点；所述第一控制子电路和所述第二控制子电路连接于下拉控制节点；

所述输入子电路配置为，响应于第一输入端的信号的控制，将正向扫描控制端的信号传输至所述上拉节点，以及响应于第二输入端的信号的控制，将反向扫描控制端的信号传输至所述上拉节点；

所述上拉子电路配置为，响应于所述上拉节点的电位的控制，将第一时钟信号端与所述移位寄存单元的输出端导通；

所述第一控制子电路配置为，响应于第二时钟信号端的控制，向所述正向扫描控制端的信号传输至所述下拉控制节点；以及响应于第三时钟信号端的控制，将所述反向扫描控制端的信号传输至所述下拉控制节点；

所述第二控制子电路配置为，响应于所述下拉控制节点电位的控制，将第一电源端与所述下拉节点导通，以及响应于所述上拉控制节点电位的控制，将第二电源端与所述下拉节点导通；

所述第三控制子电路配置为，响应于所述上拉节点电位的控制，将所述第一电源端与所述上拉控制节点导通、将所述下拉节点与所述第二电源端导通；

所述下拉子电路配置为，响应于所述下拉节点电位的控制，对所述上拉控制节点的电位、所述移位寄存单元的输出端的电位进行下拉，并将所述上拉节点与所述上拉控制节点导通。

在一些实施例中，所述输入子电路包括：第一输入晶体管和第二输入晶体管，

所述第一输入晶体管的栅极连接所述第一输入端，所述第一输入晶体管的第一极连接所述正向扫描控制端，所述第一输入晶体管的第二极连接所述上拉节点；

所述第二输入晶体管的栅极连接所述第二输入端，所述第二输入晶体管的第一极连接所述上拉节点，所述第二输入晶体管的第二极连接所述反向扫描控制端。

在一些实施例中，所述上拉子电路包括：上拉晶体管和第一电容，

所述上拉晶体管的栅极连接所述上拉节点，所述上拉晶体管的第一极连接所述第一时钟信号端，所述上拉晶体管的第二极连接所述移位寄存单元的输出端；

所述第一电容的两端分别连接所述上拉节点和所述移位寄存单元的输出端。

在一些实施例中，所述第一控制子电路包括：第一控制晶体管和第二控制晶体管，

所述第一控制晶体管的栅极连接所述第二时钟信号端，所述第一控制晶体管的第一极连接所述正向扫描控制端，所述第一控制晶体管的第二极连接所述下拉控制节点；

所述第二控制晶体管的栅极连接所述第三时钟信号端，所述第二控制晶体管的第一极连接所述下拉控制节点，所述第二控制晶体管的第二极连接所述反向扫描控制端。

在一些实施例中，所述第二控制子电路包括：第三控制晶体管和第四控制晶体管，

所述第三控制晶体管的栅极连接所述上拉控制节点，所述第三控制晶体管的第一极连接所述下拉节点，所述第三控制晶体管的第二极连接所述第二电源端；

所述第四控制晶体管的栅极连接所述下拉控制节点，所述第四控制晶体管的第一极连接所述第一电源端，所述第四控制晶体管的第二极连接所述下拉节点。

在一些实施例中，所述第三控制子电路包括：第五控制晶体管和第六控制晶体管，

所述第五控制晶体管的栅极连接所述上拉节点，所述第五控制晶体管的第一极连接所述下拉节点，所述第五控制晶体管的第二极连接所述第二电源端；

所述第六控制晶体管的栅极连接所述上拉节点，所述第六控制晶体管的第一极连接所述第一电源端，所述第六控制晶体管的第二极连接所述上拉控制节点。

在一些实施例中，所述下拉子电路包括：第一下拉晶体管、第二下拉晶体管和第三下拉晶体管，

所述第一下拉晶体管的栅极连接所述下拉节点，所述第一下拉晶体管的第一极连接所述移位寄存单元的输出端，所述第一下拉晶体管的第二极连接所述第二电源端；

所述第二下拉晶体管的栅极连接所述下拉节点，所述第二下拉晶体管的第一极连接所述上拉控制节点，所述第二下拉晶体管的第二极连接所述第二电源端；

所述第三下拉晶体管的栅极连接所述下拉节点，所述第三下拉晶体管的第一极连接所述上拉节点，所述第三下拉晶体管的第二极连接所述上拉控制节点。

在一些实施例中，所述移位寄存单元还包括：

第四控制子电路，配置为响应于所述移位寄存单元的输出端的信号的控制，拉低所述下拉节点的电位。

在一些实施例中，所述第四控制子电路包括：第七控制晶体管，所述第七控制晶体管的栅极连接所述移位寄存单元的输出端，所述第七控制晶体管的第一极连接所述上拉节点，所述第七控制晶体管的第二极连接所述第二电源端。

在一些实施例中，所述移位寄存单元还包括：第二电容，所述第二电容的两端分别连接所述下拉节点和所述第二电源端。

本发明实施例还提供一种移位寄存单元的驱动方法，包括：

在正向扫描模式的充电阶段，向所述第一输入端和所述第二时钟信号端提供有效电平信号，以使所述输入子电路将正向扫描控制端的信号传输至所述上拉节点，所述第一控制子电路将所述正向扫描控制端的有效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述第一电源端与所述下拉节点导通，所述第三控制子电路将所述下拉节点与所述第二电源端导通，所述上拉节点与所述上拉控制节点之间、所述上拉控制节点与所述第二电源端之间均断开；

在正向扫描模式的下拉控制阶段，向所述第二时钟信号端提供无效电平信号，向所述第三时钟信号端提供有效电平信号，以使所述反向扫描控制端的无效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述下拉节点与所述第二电源端导通；

在正向扫描模式的输出阶段，向所述第一时钟信号端提供有效电平信号，以使所述上拉子电路将第一时钟信号端的信号传输至输出端；

在正向扫描模式的复位阶段，向所述第二输入端和所述第二时钟信号端提供有效电平信号，以使所述输入子电路将所述反向扫描控制端的无效电平信号传输至所述上拉节点，所述第一控制子电路将所述第二时钟信号端的有效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述第一电源端的电压传输至所述下拉节点，所述下拉子电路对所述输出端的电位进行下拉；

在反向扫描模式的充电阶段，向所述第二输入端和所述第三时钟信号端提供有效电平信号，以使所述输入子电路将反向扫描控制端的信号传输至所述上拉节点，所述第一控制子电路将所述反向扫描控制端的有效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述第一电源端与所述下拉节点导通，所述第三控制子电路将所述下拉节点与所述第二电源端导通，所述上拉节点与所述上拉控制节点之间、所述上拉控制节点与所述第二电源端之间均断开；

在反向扫描模式的下拉控制阶段，向所述第三时钟信号端提供无效电平信号，向所述第二时钟信号端提供有效电平信号，以使所述正向扫描控制端的无效电平信号传输至所述下拉控制节点，所述第二控制子电路将下拉节点与所述第二电源端导通；

在反向扫描模式的输出阶段，向所述第一时钟信号端提供有效电平信号，以使所述上拉子电路将第一时钟信号端的信号传输至输出端；

在反向扫描模式的复位阶段，向所述第一输入端和所述第三时钟信号端提供有效电平信号，以使所述输入子电路将所述正向扫描控制端的无效电平信号传输至所述上拉节点，所述第一控制子电路将所述第三时钟信号端的有效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述第一电源端的电压传输至所述下拉节点，所述下拉子电路对所述输出端的电位进行下拉。

本发明实施例还提供一种栅极驱动电路，包括上述的移位寄存单元。

本发明实施例还提供一种显示装置，包括上述的栅极驱动电路。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为相关技术中的一种移位寄存单元的结构示意图。

图2为图1所示的移位寄存单元的工作时序图。

图3为本发明实施例中提供的一种移位寄存单元的模块示意图。

图4为本发明实施例提供的一种移位寄存单元的具体电路示意图。

图5为本发明实施例中提供的移位寄存单元在正向扫描模式下的工作时序图。

图6为本发明实施例中提供的移位寄存单元在反向扫描模式下的工作时序图。

图7为本发明实施例提供的一种移位寄存单元在正向扫描模式的驱动方法流程图。

图8为本发明实施例提供的一种移位寄存单元在反向扫描模式的驱动方法流程图。

图9为本发明实施例提供的栅极驱动电路的示意图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

图1为相关技术中的一种移位寄存单元的结构示意图，图2为图1所示的移位寄存单元的工作时序图，如图1和图2所示，移位寄存单元包括：两个电容C1和C2、以及晶体管T1～T8。以正向扫描模式为例，在充电阶段，第一输入端IN_1和第二时钟信号端CKB提供高电平信号，第一时钟信号端CK提供低电平信号，此时，正向扫描控制端CN的高电平信号传输至上拉节点PU，从而为上拉节点PU充电；同时，晶体管T7导通，从而使第二时钟信号端CKB为下拉节点PD充电，从而使得晶体管T5和T6同时导通，晶体管T5的导通，会对上拉节点PU的电位进行下拉。在一些技术中，可以通过调节晶体管T5和T6的沟道大小，来使得上拉节点PU的电位上升，但是，仍无法实现下拉节点PD电位的完全拉低，从而导致上拉节点PU的电位无法良好上升，这样，在输出阶段，上拉节点PU的电位在电容C1的自举作用下也仅能上升到19.64V，输出端OUT的输出电压小于理想输出电压，从而导致移位寄存单元的驱动能力下降。

为了解决上述问题，本发明实施例提供一种移位寄存单元及其驱动方法、栅极驱动电路和显示装置，下面结合附图对本发明实施例中的移位寄存单元及其驱动方法、栅极驱动电路和显示装置进行描述。

需要说明的是，在本发明实施例中所涉及的各个晶体管可分别独立选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。在本发明中涉及到的“控制极”具体是指晶体管的栅极，“第一极”具体是指晶体管的源极，相应的“第二极”具体是指晶体管的漏极。当然，本领域的技术人员应该知晓的是，该“第一极”与“第二极”可进行互换。

另外，晶体管可以划分为N型晶体管和P型晶体管，本发明中的各晶体管可分别独立选自N型晶体管或P型晶体管；在下述实施例中将以显示驱动电路中的各晶体管均为N型晶体管为例进行示例性描述，此时显示驱动电路中的晶体管可采用相同的制备工艺得以同时制备。相应地，有效电平信号为高电平信号，无效电平信号为低电平信号。

图3为本发明实施例中提供的一种移位寄存单元的模块示意图，如图3所示，移位寄存单元包括：输入子电路10、上拉子电路20、下拉子电路30、第一控制子电路40、第二控制子电路50和第三控制子电路60。输入子电路10、第三控制子电路60、上拉子电路20连接于上拉节点PU，第二控制子电路50、第三控制子电路60和下拉子电路30连接于下拉节点PD；第二控制子电路50、第三控制子电路60和下拉子电路30连接于上拉控制节点PU_CN；第一控制子电路40和第二控制子电路50连接于下拉控制节点PD_CN。

输入子电路10连接上拉节点PU、第一输入端IN_1、第二输入端IN_2、正向扫描控制端CN和反向扫描控制端CNB，输入子电路10配置为响应于第一输入端IN_1的信号的控制，将正向扫描控制端CN的信号传输至上拉节点PU，以及响应于第二输入端IN_2的信号的控制，将反向扫描控制端CNB的信号传输至上拉节点PU。

上拉子电路20连接上拉节点PU、第一时钟信号端CLK1与移位寄存单元的输出端OUT，上拉子电路20配置为，响应于上拉节点PU的电位的控制，将第一时钟信号端CLK1与移位寄存单元的输出端OUT导通；

第一控制子电路40连接正向扫描控制端CN、反向扫描控制端CNB、第二时钟信号端CLK2、第三时钟信号端CLK3，第一控制子电路40配置为，响应于第二时钟信号端CLK2的控制，向正向扫描控制端CN的信号传输至下拉控制节点PD_CN；以及响应于第三时钟信号端CLK3的控制，将反向扫描控制端CNB的信号传输至下拉控制节点PD_CN。

第二控制子电路50连接下拉控制节点PD_CN、下拉节点PU、上拉控制节点PU_CN、第一电源端和第二电源端，第二控制子电路50配置为，响应于下拉控制节点PD_CN电位的控制，将第一电源端VGH与下拉节点PD导通，以及响应于上拉控制节点PU_CN电位的控制，将第二电源端VGL与下拉节点PD导通。

第三控制子电路60连接上拉节点PU、上拉控制节点PU_CN、下拉节点PD、第一电源端VGH、第二电源端VGL，配置为，响应于上拉节点电位的控制，将第一电源端与上拉控制节点导通、将下拉节点与第二电源端VGL导通。

下拉子电路30连接下拉节点PD、上拉节点PU、上拉控制节点PU_CN、第二电源端VGL、移位寄存单元的输出端OUT，下拉子电路30配置为，响应于下拉节点PD电位的控制，对上拉控制节点PU_CN的电位、移位寄存单元的输出端OUT的电位进行下拉，并将上拉节点PU与上拉控制节点PU_CN导通。

其中，第一电源端VGH可以为高电平电压端，第二电源端VGL可以为低电平电压端。

在本发明实施例中，在正向扫描模式的输入阶段，第一输入端IN_1和第二时钟信号端CLK2加载有效电平信号，输入子电路10将正向扫描控制端CN的有效电平信号传输至上拉节点PU，第一控制子电路将50将正向扫描控制端CN的有效电平信号传输至下拉控制节点PD_CN，在下拉控制节点PD_CN的控制作用下，第二控制子电路50将第一电源端VGH与下拉节点PD导通，第三控制子电路60将下拉节点PD与第二电源端VGL导通，从而使得下拉节点PD处于中间电位，下拉节点PD所控制的晶体管处于关闭状态，不会影响上拉节点PU的电位。同理，在反向扫描模式的输入阶段，第二输入端IN_1和第三时钟信号端CLK3加载有效电平信号，同样可以防止下拉节点PD对上拉节点PU的电位造成干扰，从而有利于上拉节点PU在输出阶段上拉至足够高的电位，进而有利于提高移位寄存单元的驱动能力。

另外，移位寄存单元的工作过程还可以包括：在正向扫描模式的下拉控制阶段，第二时钟信号端CLK2加载无效电平信号，第三时钟信号端CLK3加载有效电平信号，此时，反向扫描控制端CNB的无效电平信号传输至下拉控制节点PD_CN，第二控制子电路50将下拉节点PD与第二电源端VGL导通，从而使下拉节点PD保持在低电平电位，保证上拉节点PU维持在高电平电位。在正向扫描模式的输出阶段，第一时钟信号端CLK1加载有效电平信号，此时，上拉子电路20将第一时钟信号端CLK1的信号传输至输出端OUT。在正向扫描模式的复位阶段，第二输入端IN_2和第二时钟信号端CLK2加载有效电平信号，此时，输入子电路10将反向扫描控制端CNB的无效电平信号传输至上拉节点PU，第一控制子电路40将第二时钟信号端CLK2的有效电平信号传输至下拉控制节点PD_CN，第二控制子电路50将第一电源端VGH的电压传输至下拉节点PD，从而使下拉子电路30对输出端OUT的电位进行下拉。在反向扫描模式的下拉控制阶段，第三时钟信号端CLK3加载无效电平信号，第二时钟信号端CLK2加载有效电平信号，此时，正向扫描控制端CN的无效电平信号传输至下拉控制节点PD_CN，第二控制子电路50将下拉节点PD与第二电源端VGL导通，从而使下拉节点PD保持在低电平电位，保证上拉节点PU维持在高电平电位。在反向扫描模式的输出阶段，第一时钟信号端CLK1加载有效电平信号，此时，上拉子电路20将第一时钟信号端CLK1的信号传输至输出端OUT。在反向扫描模式的复位阶段，第二输入端IN_2和第三时钟信号端CLK3加载有效电平信号，此时，输入子电路10将正向扫描控制端CN的无效电平信号传至上拉节点PU，第一控制子电路40将第三时钟信号端CLK3的有效电平信号传输至下拉控制节点PD_CN，第二控制子电路50将第一电源端VGH的电压传输至下拉节点PD，从而使下拉子电路30对输出端OUT的电位进行下拉。

在一些实施例中，移位寄存单元还包括：第四控制子电路70，第四控制子电路70连接移位寄存单元的输出端OUT、下拉节点PD和第二电源端VGL，第四控制子电路70配置为响应于所述移位寄存单元的输出端OUT的信号的控制，拉低下拉节点PD的电位，从而在输出端输出有效电平信号时，保证下拉节点PD处于无效电平状态，防止输出端OUT的电位被拉低。

图4为本发明实施例提供的一种移位寄存单元的具体电路示意图，图4所示的移位寄存单元为图3所示的移位寄存单元的一种具体化实现方案。

如图4所示，输入子电路10包括：第一输入晶体管T1和第二输入晶体管T2。第一输入晶体管T1的栅极连接第一输入端IN_1，第一输入晶体管T1的第一极连接正向扫描控制端CN，第一输入晶体管T1的第二极连接上拉节点PU。第二输入晶体管T2的栅极连接第二输入端IN_2，第二输入晶体管T2的第一极连接上拉节点PU，第二输入晶体管T2的第二极连接反向扫描控制端CNB。

上拉子电路20包括：上拉晶体管T3和第一电容C1，上拉晶体管T3的栅极连接上拉节点，上拉晶体管T3的第一极连接第一时钟信号端CLK1，上拉晶体管T3的第二极连接移位寄存单元的输出端OUT。第一电容C1的两端分别连接上拉节点PU和移位寄存单元的输出端OUT。

第一控制子电路40包括：第一控制晶体管T10和第二控制晶体管T9，第一控制晶体管T10的栅极连接第二时钟信号端CLK2，第一控制晶体管T10的第一极连接正向扫描控制端CN，第一控制晶体管T10的第二极连接下拉控制节点PD_CN。第二控制晶体管T9的栅极连接第三时钟信号端CLK3，第二控制晶体管T9的第一极连接下拉控制节点PD_CN，第二控制晶体管T10的第二极连接反向扫描控制端CNB。

第二控制子电路50包括：第三控制晶体管T6和第四控制晶体管T7，第三控制晶体管T6的栅极连接上拉控制节点PU_CN，第三控制晶体管T6的第一极连接下拉节点PD，第三控制晶体管T6的第二极连接第二电源端VGL；第四控制晶体管T7的栅极连接下拉控制节点PD_CN，第四控制晶体管T7的第一极连接第一电源端VGH，第四控制晶体管T7的第二极连接下拉节点PD。

第三控制子电路60包括：第五控制晶体管T11和第六控制晶体管T12，第五控制晶体管T11的栅极连接上拉节点PU，第五控制晶体管T11的第一极连接下拉节点PD，第五控制晶体管T11的第二极连接第二电源端VGL；第六控制晶体管T12的栅极连接上拉节点PU，第六控制晶体管T12的第一极连接第一电源端VGH，第六控制晶体管T12的第二极连接上拉控制节点PU_CN。

下拉子电路30包括：第一下拉晶体管T4、第二下拉晶体管T5和第三下拉晶体管T13。第一下拉晶体管T4的栅极连接下拉节点PD，第一下拉晶体管T4的第一极连接移位寄存单元的输出端OUT，第一下拉晶体管T4的第二极连接第二电源端VGL。第二下拉晶体管T5的栅极连接下拉节点，第二下拉晶体管T5的第一极连接上拉控制节点PU_CN，第二下拉晶体管T5的第二极连接第二电源端VGL。第三下拉晶体管T13的栅极连接下拉节点PD，第三下拉晶体管T13的第一极连接上拉节点PU，第三下拉晶体管T13的第二极连接上拉控制节点PU_CN。

第四控制子电路70包括：第七控制晶体管T8，第七控制晶体管T8的栅极连接移位寄存单元的输出端OUT，第七控制晶体管T8的第一极连接上拉节点PU，第七控制晶体管T8的第二极连接第二电源端VGL。

在一些实施例中，移位寄存单元还包括第二电容C2，其两端分别连接下拉节点PD和第二电源端VGL。

图5为本发明实施例中提供的移位寄存单元在正向扫描模式下的工作时序图，下面结合图4和图5对移位寄存单元的正向扫描模式的工作过程进行介绍。在正向扫描模式下，移位寄存单元的工作过程包括：充电阶段t1、下拉控制阶段t2、输出阶段t3和复位阶段t4。其中，在正向扫描模式下，向正向扫描控制端CN提供有效电平信号，向反向扫描控制端CNB提供无效电平信号。

在充电阶段t1，向第一输入端IN_1、第二时钟信号端CLK2提供有效电平信号，向第二输入端IN_2、第一时钟信号端CLK1、第三时钟信号端CLK3提供无效电平信号。

此时，第一输入晶体管T1导通，正向扫描控制端CN的有效电平信号传输至上拉节点PU，上拉节点PU的电位被拉高；同时，由于第二时钟信号端CLK2为有效电平电位，因此，第一控制晶体管T10导通，下拉控制节点PD_CN的电位拉高，从而使第四控制晶体管T7导通；另外，由于上拉节点PU的电位被拉高，因此，第五控制晶体管T11和第六控制晶体管T12导通，在第四控制晶体管T7、第五控制晶体管T11和第六控制晶体管T12的作用下，下拉节点PD处于中间电平。由于第一下拉晶体管T4的第二极和第二下拉晶体管T5的第二极连接第二电源端VGL，该第二电源端VGL的电压较低，从而使得第一下拉晶体管T4的栅极与第二极之间的电压可以高于阈值电压，第二下拉晶体管T5的栅极与第二极之间的电压也高于其阈值电压，进而使得第一下拉晶体管T4、第二下拉晶体管T5导通，从而使上拉控制节点PU_CN达到中间电平。例如，第一电源端VGH的电压为8V，第二电源端VGL的电压为-8V，下拉节点PD的电位达到-4V，此时，第二下拉晶体管T5的栅源电压Vgs＝Vg-Vs＝-4-(-8)＝4V，从而使第二下拉晶体管T5导通。而由于第三下拉晶体管T13的栅极与第二极之间的压差较小(第三下拉晶体管T13的栅极电位为-4V，第二极电位Vs＝4V，栅源电压Vgs＝-8V)，因此第三下拉晶体管T13关断。由于第三下拉晶体管T13关断，因此，可以保证上拉节点PU上升良好。在上拉节点PU的高电平电位的控制下，上拉晶体管T3导通，第一时钟信号端CLK1的无效电平信号输出至输出端OUT。

在下拉控制阶段t2，向第三时钟信号端CLK3提供有效电平信号，向所述第一输入端IN_1、第二输入端IN_2、第一时钟信号端CLK1和第二时钟信号端CLK2提供提供无效电平信号。

此时，由于第二时钟信号端CLK2提供无效电平信号，因此，第一控制晶体管T10关闭；由于第三时钟信号端CLK3提供有效电平信号，因此，第二控制晶体管T9导通，下拉控制节点PD_CN接收到反向扫描控制端CNB的无效电平信号，从而使第四控制晶体管T7关闭。上拉节点PU保持充电阶段的高电平电位，因此，第五控制晶体管T11和第六控制晶体管T12导通，从而使下拉节点PD被第五控制晶体管T11拉低至低电平，上拉控制节点PU_CN被第六控制晶体管T12上拉至高电平。由于下拉节点PD处于无效电平电位，因此，第二下拉晶体管T5关断。

在输出阶段t3，向第一时钟信号端CLK1提供有效电平信号，向第一输入端IN_1、第二输入端IN_2、第二时钟信号端CLK2和第三时钟信号端CLK3均提供提供无效电平信号。

此时，在第一电容C1的自举作用下，上拉节点PU的电位进一步升高，上拉晶体管T3导通，第一时钟信号端CLK1的有效电平信号传输至输出端OUT。由于第二时钟信号端CLK2和第三时钟信号端CLK3均提供无效电平信号，因此，第二控制晶体管T9和第一控制晶体管T10均关断，下拉控制节点PD_CN保持上一阶段的无效电平电位，从而使得第四控制晶体管T7关断。由于输出端OUT输出有效电平信号，因此，第七控制晶体管T8导通，下拉节点PD与第二电源端VGL导通，从而达到无效电平电位。由于下拉节点PD达到无效电平电位，因此，第二下拉晶体管T5关断，且第六控制晶体管T12在上拉节点PU的有效电平电位的控制下导通，从而使得上拉控制节点PU_CN接收到第一电源端VGH的高电平信号，进而使第三控制晶体管T6导通，保证下拉节点PD的电位被拉低。

在复位阶段t4，向第二输入端IN_2、第二时钟信号端CLK2提供有效电平信号，向第一输入端IN_1、第一时钟信号端CLK1、第三时钟信号端CLK3提供无效电平信号。

此时，第二输入晶体管T2导通，从而使上拉节点PU与反向扫描控制端CNB导通，第一电容C1放电，上拉节点PU的电位被拉低。在第二时钟信号端CLK2的有效电平信号的控制下，第一控制晶体管T10导通，下拉控制节点PD_CN接收到正向扫描控制端CN的有效电平信号。第四控制晶体管T7在下拉控制节点PD_CN的有效电平电位的控制下导通，从而使下拉节点PD被上拉至有效电平电位。在下拉节点PD的有效电平电位的控制下，第二下拉晶体管T5、第一下拉晶体管T4导通，从而将上拉控制节点PU_CN、输出端OUT的电位被拉低。同时，第三下拉晶体管T13在下拉节点PD的有效电平电位的控制下导通，从而保证上拉节点PU的电位被拉低。

图6为本发明实施例中提供的移位寄存单元在反向扫描模式下的工作时序图，下面结合图4和图6对移位寄存单元的反向扫描模式的工作过程进行介绍。在反向扫描模式下，移位寄存单元的工作过程包括：充电阶段t1’、下拉控制阶段t2’、输出阶段t3’和复位阶段t4’。其中，在反向扫描模式下，向反向扫描控制端CNB提供有效电平信号，向正向扫描控制端CN提供无效电平信号。

在充电阶段t1’，向第二输入端IN_2、第三时钟信号端CLK3提供有效电平信号，向第一输入端IN_1、第一时钟信号端CLK1、第二时钟信号端CLK2提供无效电平信号。

此时，第二输入晶体管T2导通，反向扫描控制端CNB的有效电平信号传输至上拉节点PU，上拉节点PU的电位被拉高；同时，由于第三时钟信号端CLK2为有效电平电位，因此，第二控制晶体管T9导通，下拉控制节点PD_CN的电位拉高，从而使第四控制晶体管T7导通；另外，由于上拉节点PU的电位被拉高，因此，第五控制晶体管T11和第六控制晶体管T12导通，在第四控制晶体管T7、第五控制晶体管T11和第六控制晶体管T12的作用下，下拉节点PD处于中间电平。此时，参见上文描述，上拉控制节点PU_CN处于中间电平，第一下拉晶体管T4、第二下拉晶体管T5导通，而第三下拉晶体管T13关断。由于第三下拉晶体管T13关断，因此，可以保证上拉节点PU上升良好。在上拉节点PU的高电平电位的控制下，上拉晶体管T3导通，第一时钟信号端CLK1的无效电平信号输出至输出端OUT。

在下拉控制阶段t2’，向第二时钟信号端CLK2提供有效电平信号，向所述第一输入端IN_1、第二输入端IN_2、第一时钟信号端CLK1和第三时钟信号端CLK3提供提供无效电平信号。

此时，由于第三时钟信号端CLK3提供无效电平信号，因此，第二控制晶体管T9关闭；由于第二时钟信号端CLK2提供有效电平信号，因此，第一控制晶体管T10导通，下拉控制节点PD_CN接收到正向扫描控制端CN的无效电平信号，从而使第四控制晶体管T7关闭。上拉节点PU保持充电阶段的高电平电位，因此，第五控制晶体管T11和第六控制晶体管T12导通，从而使下拉节点PD被第五控制晶体管T11拉低至低电平，上拉控制节点PU_CN被第六控制晶体管T12上拉至高电平。由于下拉节点PD处于无效电平电位，因此，第二下拉晶体管T5关断。

在输出阶段t3’，向第一时钟信号端CLK1提供有效电平信号，向第一输入端IN_1、第二输入端IN_2、第二时钟信号端CLK2和第三时钟信号端CLK3均提供提供无效电平信号。

此时，在第一电容C1的自举作用下，上拉节点PU的电位进一步升高，上拉晶体管T3导通，第一时钟信号端CLK1的有效电平信号传输至输出端OUT。由于第二时钟信号端CLK2和第三时钟信号端CLK3均提供无效电平信号，因此，第二控制晶体管T9和第一控制晶体管T10均关断，下拉控制节点PD_CN保持上一阶段的无效电平电位，从而使得第四控制晶体管T7关断。由于输出端OUT输出有效电平信号，因此，第七控制晶体管T8导通，下拉节点PD与第二电源端VGL导通，从而达到无效电平电位。由于下拉节点PD达到无效电平电位，因此，第二下拉晶体管T5关断，且第六控制晶体管T12在上拉节点PU的有效电平电位的控制下导通，从而使得上拉控制节点PU_CN接收到第一电源端VGH的高电平信号，进而使第三控制晶体管T6导通，保证下拉节点PD的电位被拉低。

在复位阶段t4’，向第一输入端IN_2、第三时钟信号端CLK3提供有效电平信号，向第二输入端IN_1、第一时钟信号端CLK1、第二时钟信号端CLK2提供无效电平信号。

此时，第一输入晶体管T1导通，从而使上拉节点PU与正向扫描控制端CN导通，第一电容C1放电，上拉节点PU的电位被拉低。在第三时钟信号端CLK3的有效电平信号的控制下，第二控制晶体管T9导通，下拉控制节点PD_CN接收到反向扫描控制端CNB的有效电平信号。第四控制晶体管T7在下拉控制节点PD_CN的有效电平电位的控制下导通，从而使下拉节点PD被上拉至有效电平电位。在下拉节点PD的有效电平电位的控制下，第二下拉晶体管T5、第一下拉晶体管T4导通，从而将上拉控制节点PU_CN、输出端OUT的电位被拉低。同时，第三下拉晶体管T13在下拉节点PD的有效电平电位的控制下导通，从而保证上拉节点PU的电位被拉低。

图7为本发明实施例提供的一种移位寄存单元在正向扫描模式的驱动方法流程图，图8为本发明实施例提供的一种移位寄存单元在反向扫描模式的驱动方法流程图，所述移位寄存单元为上述任一实施例所提供的移位寄存单元。如图7所示，该驱动方法包括在正向扫描模式下的以下步骤：

S11、在正向扫描模式的充电阶段，向所述第一输入端和所述第二时钟信号端提供有效电平信号，以使所述输入子电路将正向扫描控制端的信号传输至所述上拉节点，所述第一控制子电路将所述正向扫描控制端的有效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述第一电源端与所述下拉节点导通，所述第三控制子电路将所述下拉节点与所述第二电源端导通，所述上拉节点与所述上拉控制节点之间、所述上拉控制节点与所述第二电源端之间均断开。

S12、在正向扫描模式的下拉控制阶段，向所述第二时钟信号端提供无效电平信号，向所述第三时钟信号端提供有效电平信号，以使所述反向扫描控制端的无效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述下拉节点与所述第二电源端导通。

S13、在正向扫描模式的输出阶段，向所述第一时钟信号端提供有效电平信号，以使所述上拉子电路将第一时钟信号端的信号传输至输出端。

S14、在正向扫描模式的复位阶段，向所述第二输入端和所述第二时钟信号端提供有效电平信号，以使所述输入子电路将所述反向扫描控制端的无效电平信号传输至所述上拉节点，所述第一控制子电路将所述第二时钟信号端的有效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述第一电源端的电压传输至所述下拉节点，所述下拉子电路对所述输出端的电位进行下拉。

如图8所示，所述移位寄存单元的驱动方法还包括在反向扫描模式下的以下步骤：

S21、在反向扫描模式的充电阶段，向所述第二输入端和所述第三时钟信号端提供有效电平信号，以使所述输入子电路将反向扫描控制端的信号传输至所述上拉节点，所述第一控制子电路将所述反向扫描控制端的有效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述第一电源端与所述下拉节点导通，所述第三控制子电路将所述下拉节点与所述第二电源端导通，所述上拉节点与所述上拉控制节点之间、所述上拉控制节点与所述第二电源端之间均断开。

S22、在反向扫描模式的下拉控制阶段，向所述第三时钟信号端提供无效电平信号，向所述第二时钟信号端提供有效电平信号，以使所述正向扫描控制端的无效电平信号传输至所述下拉控制节点，所述第二控制子电路将下拉节点与所述第二电源端导通。

S23、在反向扫描模式的输出阶段，向所述第一时钟信号端提供有效电平信号，以使所述上拉子电路将第一时钟信号端的信号传输至输出端。

S24、在反向扫描模式的复位阶段，向所述第一输入端和所述第三时钟信号端提供有效电平信号，以使所述输入子电路将所述正向扫描控制端的无效电平信号传输至所述上拉节点，所述第一控制子电路将所述第三时钟信号端的有效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述第一电源端的电压传输至所述下拉节点，所述下拉子电路对所述输出端的电位进行下拉。

对于上述步骤S11～S14、步骤S21～S24的具体描述，可参见上述实施例中相应内容，此处不再赘述。

以上为对本发明提供的移位寄存单元及其驱动方法的描述，可见，在本发明中，移位寄存单元的上拉节点和下拉节点不再直接相互调节，实现上拉节点拉高时，下拉节点电位被拉低，消除了上拉节点和下拉节点之间的竞争，使上拉节点上升良好，提高了移位寄存单元的驱动能力。

图9为本发明实施例提供的栅极驱动电路的示意图，如图9所示，栅极驱动电路包括多个级联的移位寄存单元，其中，移位寄存单元为上述任一实施例中的移位寄存单元。

如图9所示，在连续的三级移位寄存单元GOA(N-1)、GOA(N)、GOA(N+1)中，中间一级移位寄存单元GOA(N)的输出端与下一级移位寄存单元GOA(N+1)的第一输入端连接，并与上一级移位寄存单元GOAGOA(N-1)的第二输入端连接。

本发明实施例还提供一种显示装置，该显示装置包括上述栅极驱动电路。本发明实施例中的显示装置可以为电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (13)

1.一种移位寄存单元，其特征在于，包括：输入子电路、上拉子电路、下拉子电路、第一控制子电路、第二控制子电路和第三控制子电路；所述输入子电路、所述第三控制子电路、所述上拉子电路连接于上拉节点，所述第二控制子电路、所述第三控制子电路和所述下拉子电路连接于下拉节点；所述第二控制子电路、所述第三控制子电路和所述下拉子电路连接于上拉控制节点；所述第一控制子电路和所述第二控制子电路连接于下拉控制节点；

所述输入子电路配置为，响应于第一输入端的信号的控制，将正向扫描控制端的信号传输至所述上拉节点，以及响应于第二输入端的信号的控制，将反向扫描控制端的信号传输至所述上拉节点；

所述上拉子电路配置为，响应于所述上拉节点的电位的控制，将第一时钟信号端与所述移位寄存单元的输出端导通；

所述第一控制子电路配置为，响应于第二时钟信号端的控制，向所述正向扫描控制端的信号传输至所述下拉控制节点；以及响应于第三时钟信号端的控制，将所述反向扫描控制端的信号传输至所述下拉控制节点；

所述第二控制子电路配置为，响应于所述下拉控制节点电位的控制，将第一电源端与所述下拉节点导通，以及响应于所述上拉控制节点电位的控制，将第二电源端与所述下拉节点导通；

所述第三控制子电路配置为，响应于所述上拉节点电位的控制，将所述第一电源端与所述上拉控制节点导通、将所述下拉节点与所述第二电源端导通；

所述下拉子电路配置为，响应于所述下拉节点电位的控制，对所述上拉控制节点的电位、所述移位寄存单元的输出端的电位进行下拉，并将所述上拉节点与所述上拉控制节点导通。

2.根据权利要求1所述的移位寄存单元，其特征在于，所述输入子电路包括：第一输入晶体管和第二输入晶体管，

所述第一输入晶体管的栅极连接所述第一输入端，所述第一输入晶体管的第一极连接所述正向扫描控制端，所述第一输入晶体管的第二极连接所述上拉节点；

所述第二输入晶体管的栅极连接所述第二输入端，所述第二输入晶体管的第一极连接所述上拉节点，所述第二输入晶体管的第二极连接所述反向扫描控制端。

3.根据权利要求1所述移位寄存单元，其特征在于，所述上拉子电路包括：上拉晶体管和第一电容，

所述上拉晶体管的栅极连接所述上拉节点，所述上拉晶体管的第一极连接所述第一时钟信号端，所述上拉晶体管的第二极连接所述移位寄存单元的输出端；

所述第一电容的两端分别连接所述上拉节点和所述移位寄存单元的输出端。

4.根据权利要求1所述的移位寄存单元，其特征在于，所述第一控制子电路包括：第一控制晶体管和第二控制晶体管，

所述第一控制晶体管的栅极连接所述第二时钟信号端，所述第一控制晶体管的第一极连接所述正向扫描控制端，所述第一控制晶体管的第二极连接所述下拉控制节点；

所述第二控制晶体管的栅极连接所述第三时钟信号端，所述第二控制晶体管的第一极连接所述下拉控制节点，所述第二控制晶体管的第二极连接所述反向扫描控制端。

5.根据权利要求1所述的移位寄存单元，其特征在于，所述第二控制子电路包括：第三控制晶体管和第四控制晶体管，

所述第三控制晶体管的栅极连接所述上拉控制节点，所述第三控制晶体管的第一极连接所述下拉节点，所述第三控制晶体管的第二极连接所述第二电源端；

所述第四控制晶体管的栅极连接所述下拉控制节点，所述第四控制晶体管的第一极连接所述第一电源端，所述第四控制晶体管的第二极连接所述下拉节点。

6.根据权利要求1所述的移位寄存单元，其特征在于，所述第三控制子电路包括：第五控制晶体管和第六控制晶体管，

所述第五控制晶体管的栅极连接所述上拉节点，所述第五控制晶体管的第一极连接所述下拉节点，所述第五控制晶体管的第二极连接所述第二电源端；

所述第六控制晶体管的栅极连接所述上拉节点，所述第六控制晶体管的第一极连接所述第一电源端，所述第六控制晶体管的第二极连接所述上拉控制节点。

7.根据权利要求1所述的移位寄存单元，其特征在于，所述下拉子电路包括：第一下拉晶体管、第二下拉晶体管和第三下拉晶体管，

所述第一下拉晶体管的栅极连接所述下拉节点，所述第一下拉晶体管的第一极连接所述移位寄存单元的输出端，所述第一下拉晶体管的第二极连接所述第二电源端；

所述第二下拉晶体管的栅极连接所述下拉节点，所述第二下拉晶体管的第一极连接所述上拉控制节点，所述第二下拉晶体管的第二极连接所述第二电源端；

所述第三下拉晶体管的栅极连接所述下拉节点，所述第三下拉晶体管的第一极连接所述上拉节点，所述第三下拉晶体管的第二极连接所述上拉控制节点。

8.根据权利要求1至7中任意一项所述的移位寄存单元，其特征在于，所述移位寄存单元还包括：

第四控制子电路，配置为响应于所述移位寄存单元的输出端的信号的控制，拉低所述下拉节点的电位。

9.根据权利要求8所述的移位寄存单元，其特征在于，所述第四控制子电路包括：第七控制晶体管，所述第七控制晶体管的栅极连接所述移位寄存单元的输出端，所述第七控制晶体管的第一极连接所述上拉节点，所述第七控制晶体管的第二极连接所述第二电源端。

10.根据权利要求1至7中任意一项所述的移位寄存单元，其特征在于，所述移位寄存单元还包括：第二电容，所述第二电容的两端分别连接所述下拉节点和所述第二电源端。

11.一种移位寄存单元的驱动方法，其特征在于，包括：

在正向扫描模式的充电阶段，向所述第一输入端和所述第二时钟信号端提供有效电平信号，以使所述输入子电路将正向扫描控制端的信号传输至所述上拉节点，所述第一控制子电路将所述正向扫描控制端的有效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述第一电源端与所述下拉节点导通，所述第三控制子电路将所述下拉节点与所述第二电源端导通，所述上拉节点与所述上拉控制节点之间、所述上拉控制节点与所述第二电源端之间均断开；

在正向扫描模式的下拉控制阶段，向所述第二时钟信号端提供无效电平信号，向所述第三时钟信号端提供有效电平信号，以使所述反向扫描控制端的无效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述下拉节点与所述第二电源端导通；

在正向扫描模式的输出阶段，向所述第一时钟信号端提供有效电平信号，以使所述上拉子电路将第一时钟信号端的信号传输至输出端；

在正向扫描模式的复位阶段，向所述第二输入端和所述第二时钟信号端提供有效电平信号，以使所述输入子电路将所述反向扫描控制端的无效电平信号传输至所述上拉节点，所述第一控制子电路将所述第二时钟信号端的有效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述第一电源端的电压传输至所述下拉节点，所述下拉子电路对所述输出端的电位进行下拉；

在反向扫描模式的充电阶段，向所述第二输入端和所述第三时钟信号端提供有效电平信号，以使所述输入子电路将反向扫描控制端的信号传输至所述上拉节点，所述第一控制子电路将所述反向扫描控制端的有效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述第一电源端与所述下拉节点导通，所述第三控制子电路将所述下拉节点与所述第二电源端导通，所述上拉节点与所述上拉控制节点之间、所述上拉控制节点与所述第二电源端之间均断开；

在反向扫描模式的下拉控制阶段，向所述第三时钟信号端提供无效电平信号，向所述第二时钟信号端提供有效电平信号，以使所述正向扫描控制端的无效电平信号传输至所述下拉控制节点，所述第二控制子电路将下拉节点与所述第二电源端导通；

在反向扫描模式的输出阶段，向所述第一时钟信号端提供有效电平信号，以使所述上拉子电路将第一时钟信号端的信号传输至输出端；

在反向扫描模式的复位阶段，向所述第一输入端和所述第三时钟信号端提供有效电平信号，以使所述输入子电路将所述正向扫描控制端的无效电平信号传输至所述上拉节点，所述第一控制子电路将所述第三时钟信号端的有效电平信号传输至所述下拉控制节点，所述第二控制子电路将所述第一电源端的电压传输至所述下拉节点，所述下拉子电路对所述输出端的电位进行下拉。

12.一种栅极驱动电路，其特征在于，包括权利要求1至10中任意一项所述的移位寄存单元。

13.一种显示装置，其特征在于，包括权利要求12所述的栅极驱动电路。

Images